JP3988239B2 - 固体撮像素子及びその製造方法 - Google Patents
固体撮像素子及びその製造方法 Download PDFInfo
- Publication number
- JP3988239B2 JP3988239B2 JP07083698A JP7083698A JP3988239B2 JP 3988239 B2 JP3988239 B2 JP 3988239B2 JP 07083698 A JP07083698 A JP 07083698A JP 7083698 A JP7083698 A JP 7083698A JP 3988239 B2 JP3988239 B2 JP 3988239B2
- Authority
- JP
- Japan
- Prior art keywords
- layer
- shunt wiring
- polycrystalline silicon
- transfer electrode
- wiring layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 238000003384 imaging method Methods 0.000 title claims description 36
- 238000004519 manufacturing process Methods 0.000 title claims description 10
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 70
- 229910052751 metal Inorganic materials 0.000 claims description 51
- 239000002184 metal Substances 0.000 claims description 51
- 229910021332 silicide Inorganic materials 0.000 claims description 29
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 claims description 29
- 238000000151 deposition Methods 0.000 claims description 6
- 239000010410 layer Substances 0.000 description 256
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 11
- 229910052721 tungsten Inorganic materials 0.000 description 11
- 239000010937 tungsten Substances 0.000 description 11
- 229920005591 polysilicon Polymers 0.000 description 7
- 238000000034 method Methods 0.000 description 5
- 229910052782 aluminium Inorganic materials 0.000 description 3
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 3
- 238000002844 melting Methods 0.000 description 3
- 230000008018 melting Effects 0.000 description 3
- 239000004065 semiconductor Substances 0.000 description 3
- 239000000758 substrate Substances 0.000 description 3
- 150000001875 compounds Chemical class 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 239000011229 interlayer Substances 0.000 description 2
- 239000003870 refractory metal Substances 0.000 description 2
- 150000003377 silicon compounds Chemical class 0.000 description 2
- WQJQOUPTWCFRMM-UHFFFAOYSA-N tungsten disilicide Chemical compound [Si]#[W]#[Si] WQJQOUPTWCFRMM-UHFFFAOYSA-N 0.000 description 2
- 229910021342 tungsten silicide Inorganic materials 0.000 description 2
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 230000015556 catabolic process Effects 0.000 description 1
- 238000005229 chemical vapour deposition Methods 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 230000035945 sensitivity Effects 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
- H01L27/144—Devices controlled by radiation
- H01L27/146—Imager structures
- H01L27/14601—Structural or functional details thereof
- H01L27/1462—Coatings
- H01L27/14623—Optical shielding
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
- H01L27/144—Devices controlled by radiation
- H01L27/146—Imager structures
- H01L27/14601—Structural or functional details thereof
- H01L27/14603—Special geometry or disposition of pixel-elements, address-lines or gate-electrodes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
- H01L27/144—Devices controlled by radiation
- H01L27/146—Imager structures
- H01L27/14601—Structural or functional details thereof
- H01L27/14625—Optical elements or arrangements associated with the device
- H01L27/14627—Microlenses
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
- H01L27/144—Devices controlled by radiation
- H01L27/146—Imager structures
- H01L27/14683—Processes or apparatus peculiar to the manufacture or treatment of these devices or parts thereof
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
- H01L27/144—Devices controlled by radiation
- H01L27/146—Imager structures
- H01L27/148—Charge coupled imagers
- H01L27/14806—Structural or functional details thereof
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L31/02—Details
- H01L31/0216—Coatings
- H01L31/02161—Coatings for devices characterised by at least one potential jump barrier or surface barrier
- H01L31/02162—Coatings for devices characterised by at least one potential jump barrier or surface barrier for filtering or shielding light, e.g. multicolour filters for photodetectors
- H01L31/02164—Coatings for devices characterised by at least one potential jump barrier or surface barrier for filtering or shielding light, e.g. multicolour filters for photodetectors for shielding light, e.g. light blocking layers, cold shields for infrared detectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L31/02—Details
- H01L31/0224—Electrodes
- H01L31/022408—Electrodes for devices characterised by at least one potential jump barrier or surface barrier
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
- H01L27/144—Devices controlled by radiation
- H01L27/146—Imager structures
- H01L27/14601—Structural or functional details thereof
- H01L27/1462—Coatings
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
- H01L27/144—Devices controlled by radiation
- H01L27/146—Imager structures
- H01L27/14601—Structural or functional details thereof
- H01L27/14625—Optical elements or arrangements associated with the device
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10S257/00—Active solid-state devices, e.g. transistors, solid-state diodes
- Y10S257/929—PN junction isolated integrated circuit with isolation walls having minimum dopant concentration at intermediate depth in epitaxial layer, e.g. diffused from both surfaces of epitaxial layer
Landscapes
- Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Electromagnetism (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Solid State Image Pick-Up Elements (AREA)
- Transforming Light Signals Into Electric Signals (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は、転送電極上にシャント配線層を形成して成る固体撮像素子及びその製造方法に係わる。
【０００２】
【従来の技術】
固体撮像素子の転送電極には、一般に多結晶シリコンが用いられている。
このとき、転送電極の多結晶シリコンの抵抗が高いため、伝搬遅延が起こり、撮像素子の高速駆動が困難であった。
【０００３】
また、このとき撮像素子を大きくしようすると、端の画素からの転送に長い時間がかかるため、撮像素子の大面積化も困難であった。
【０００４】
上述の問題を解決するため、転送電極上に絶縁膜を介して抵抗の低い金属からなる配線層いわゆるシャント配線層を形成し、このシャント配線層をコンタクト部を介して転送電極に接続した構成が提案されている。このような構成を採ることにより低抵抗のシャント配線層を通じて伝搬がなされるため、駆動の高速化が図られる。
【０００５】
シャント配線層を形成した固体撮像素子の一例としてＣＣＤ固体撮像素子の受光部付近の断面図を図５に示す。
このＣＣＤ固体撮像素子５０は、半導体基板５１の表面に図示しないがフォトダイオード等から成る受光部、電荷が転送される垂直電荷転送部、受光部と垂直電荷転送部の間で信号電荷の読み出しを行う読み出し部、隣接する画素との分離をするチャネルストップ領域が形成され、受光部以外の領域上に絶縁膜５４を介して転送電極５３が形成される。図５は、転送電極５３が絶縁膜５４を介して２層重なっている箇所の断面を示している。
【０００６】
そして、転送電極５３上には絶縁膜５４を介して例えばアルミニウム等の金属により形成されたシャント配線層５５が配置される。
シャント配線層５５の上には絶縁膜５４を介して全体を覆う遮光層５６が形成される。この遮光層５６は受光部上に開口５２が形成され、開口５２以外の撮像領域を覆って形成される。
【０００７】
このＣＣＤ固体撮像素子５０においては、シャント配線層５５を転送電極５３に接続することにより、転送電極５３の低抵抗化を図り伝搬速度を向上することができる。
【０００８】
【発明が解決しようとする課題】
しかしながら、上述の転送電極にシャント配線層を接続した構成では、転送電極の仕事関数の変化によって、チャネルポテンシャに変化が生じることや、転送電極とシャント配線層とのコンタクト部におけるコンタクト抵抗が高くなること等の問題が生じている。
【０００９】
上述した問題の解決のために、本発明においては、高速駆動が可能で転送電極の仕事関数の変動が少ない固体撮像素子及びその製造方法を提供するものである。
【００１０】
【課題を解決するための手段】
本発明の固体撮像素子は、転送電極と金属層から成るシャント配線層との間に金属シリサイド層を含む緩衝層が形成され、転送電極の全体及びシャント配線層の全体を覆う遮光層が形成されて成る。
【００１１】
本発明の固体撮像素子の製造方法は、転送電極を覆って第１の絶縁膜を形成し、この第１の絶縁膜にコンタクト用の開口を形成した後に、多結晶シリコン層を堆積し、これの上に金属シリサイド層を堆積して緩衝層を形成する工程と、この緩衝層の上層にコンタクト用の開口を有する第２の絶縁膜を介してシャント配線層を形成する工程と、転送電極の全体及びシャント配線層の全体を覆って遮光層を形成する工程を有する固体撮像素子の製造方法である。
【００１２】
上述の本発明の固体撮像素子によれば、転送電極とシャント配線層との間に金属シリサイド層を含む緩衝層が形成されていることにより、転送電極の仕事関数の変動を抑制することができる。
【００１３】
上述の本発明製法によれば、多結晶シリコン層と金属シリサイド層からなる緩衝層を形成して、転送電極の仕事関数の変動を抑制できる緩衝層を形成することができる。
【００１４】
【発明の実施の形態】
本発明は、金属層から成るシャント配線層を有し、転送電極とシャント配線層との間に金属シリサイド層を含む緩衝層が形成され、転送電極の全体及びシャント配線層の全体を覆う遮光層が形成されて成る固体撮像素子である。
【００１５】
また本発明は、上記固体撮像素子において、金属シリサイド層が、シャント配線層を構成する金属と同一の金属を含んで成る構成とする。
【００１６】
また本発明は、上記固体撮像素子において、転送電極が多結晶シリコン層から成り、緩衝層が多結晶シリコン層と金属シリサイド層の２層膜から成る構成とする。
【００１７】
また本発明は、上記固体撮像素子において、金属シリサイド層が、シャント配線層を構成する金属と同一の金属を含んで成る構成とする。
【００１８】
本発明は、転送電極を形成し、これを覆って第１の絶縁膜を形成する工程と、第１の絶縁膜にコンタクト用の開口を形成した後に、多結晶シリコン層を堆積し、多結晶シリコン層の上に金属シリサイド層を堆積して緩衝層を形成する工程と、緩衝層の上層に、コンタクト用の開口を有する第２の絶縁膜を介してシャント配線層を形成する工程と、転送電極の全体及びシャント配線層の全体を覆って遮光層を形成する工程を有する固体撮像素子の製造方法である。
【００１９】
転送電極としては、例えば多結晶シリコン層にて形成することができ、シャント配線層としては、例えばアルミニウムや高融点金属、例えばタングステン等の金属層にて形成することができる。
【００２０】
緩衝層は、例えば多結晶シリコン層と、金属のシリコン化合物、例えばタングステンシリサイド等の高融点金属シリサイドとからなるポリサイド層とによって２層構造に形成することができる。この場合、ポリサイド層の多結晶シリコン層と転送電極の多結晶シリコン層とを接続し、ポリサイドにおける金属のシリコン化合物層とシャント配線とを接続する。
【００２１】
そして、転送電極と緩衝層とは、これらの間の絶縁膜に開口したコンタクト孔により接続し、かつ緩衝層とシャント配線層とはこれらの間の絶縁膜に開口したコンタクト孔により接続する。この場合、転送電極と緩衝層とのコンタクト部と、緩衝層とシャント配線とのコンタクト部は、互いに異なる離れた位置に形成するのがよい。
【００２２】
図１〜図４は、本発明の一実施の形態に係る固体撮像素子の概略構成図（平面図）を示す。
図１〜図４に示す実施の形態は、フレームインターライン型のＣＣＤ固体撮像素子に本発明を適用した場合である。
【００２３】
このＣＣＤ固体撮像素子１０は、４相による駆動がなされ、２層の多結晶シリコン層が転送電極として機能する。即ち、第１層目の多結晶シリコン層には第１相のクロック信号φａもしくは第３相のクロック信号φｃの信号が、第２層目の多結晶シリコン層には第２相のクロック信号φｂの信号もしくは第４相のクロック信号φｄがそれぞれシャント配線層及び緩衝層を介して与えられる。
【００２４】
まず、図１を参照してレイアウトについて説明する。図中Ｖ（垂直）方向が電荷の転送方向であり、図中Ｈ（水平）方向が図示しない水平レジスタの転送方向となる。尚図１ではシャント配線層７は図示していない。
Ｖ方向には略直線状のパターンで緩衝層１ａ，１ｂ，１ｃ，１ｄが順に複数設けられ、これら緩衝層１ａ，１ｂ，１ｃ，１ｄの下方、転送電極３（３ａ，３ｃ），４（４ｂ，４ｄ）の下に垂直ＣＣＤレジスタを構成する垂直電荷転送部（図示せず）が配置される。各緩衝層１ａ，１ｂ，１ｃ，１ｄの上に夫々略直線状のパターンでシャント配線７が形成される。
【００２５】
垂直電荷転送部の間には、各画素毎に区切られたセンサ部２が形成される。センサ部２は例えばフォトダイオードから成り、そのセンサ部２上にはＶ方向を長手方向とする矩形状に開口した遮光層８の窓部１２がそれぞれ設けられる。
そして、各センサ部２の図中右側にはチャネルストップ領域（図示せず）が形成され、各センサ部２の図中左側にはチャネルストップ領域及び読み出し部（図示せず）が形成される。
【００２６】
このＣＣＤ固体撮像素子１０において、転送電極３，４は、第１層目の多結晶シリコン層３ａ，３ｃと第２層目の多結晶シリコン層４ｂ，４ｄとより構成される。これら第１及び第２層目の多結晶シリコン層３ａ，３ｃ，４ｂ，４ｄは，それぞれＨ方向を長手方向として延在されており、垂直電荷転送部上で拡がり、センサ部２同士の間の領域では細くされるパターンに形成されている。
【００２７】
Ｖ方向では、第１層目の多結晶シリコン層３ａ、第２層目の多結晶シリコン層４ｂ、第１層目の多結晶シリコン層３ｃ、第２層目の多結晶シリコン層４ｄが、センサ部２を囲むように巡回して形成され、これら第１層目の多結晶シリコン層３ａ，３ｃと第２層目の多結晶シリコン層４ｂ，４ｄは、センサ部２同士の間の領域や垂直電荷転送部上の一部で２層の多結晶シリコン層３，４の端部同士が平面上重なるように配置されている（図２参照）。
【００２８】
第１層目の多結晶シリコン層３ａには、シャント配線層７及び緩衝層１ａを介して第１相のクロック信号φａが供給され、第２層目の多結晶シリコン層４ｂにはシャント配線層７及び緩衝層１ｂを介して第２相のクロック信号φｂが供給される。また、第１層目の多結晶シリコン層３ｃにはシャント配線層７及び緩衝層１ｃを介して第３相のクロック信号φｃが供給され、第２層目の多結晶シリコン層４ｄにはシャント配線層７及び緩衝層１ｄを介して第４相のクロック信号φｄが供給される。
【００２９】
図１において、第１層目の多結晶シリコン層３ａ，３ｃもしくは第２層目の多結晶シリコン層４ｂ，４ｄによる転送電極と緩衝層１の接続は、コンタクトホール５ａ，５ｂ，５ｃ，５ｄをそれぞれ介して行われ、緩衝層１と図示しないシャント配線層７との接続は、コンタクトホール６ａ，６ｂ，６ｃ，６ｄをそれぞれ介して行われる。
【００３０】
図１に示すように、平面上では、転送電極３，４と緩衝層１とのコンタクトホール５ａ，５ｂ，５ｃ，５ｄの位置は、斜めに並んだ配置となり、１つの垂直電荷転送部だけＨ方向にずれた場合、１転送電極分だけＶ方向にずれる。
また、緩衝層１とシャント配線層７とのコンタクトホール６ａ，６ｂ，６ｃ，６ｄの位置は、同じ緩衝層１に対応する転送電極３，４と緩衝層１とのコンタクトホール５ａ，５ｂ，５ｃ，５ｄからおよそ２転送電極分だけずれたものとされ、同様に斜めに並んだものとなっている。
【００３１】
さらに、図２〜図４を参照してこのＣＣＤ固体撮像素子１０の構造を詳しく説明する。図２は図１の２つの垂直電荷転送部に相当する要部の拡大図、図３は図２におけるＡ−Ａ断面図、図４は図２におけるＢ−Ｂ断面図である。
【００３２】
図２に示す２つの垂直電荷転送部２１，２２の間には、センサ部２が設けられている。図３及び図４に示すように、垂直電荷転送部２１，２２上には、絶縁膜３１を介して転送電極が設けられている。この転送電極は、第１相のクロック信号φａが供給される第１層目の多結晶シリコン層３ａ、第２相のクロック信号φｂが印加される第２層目の多結晶シリコン層４ｂ、第３相のクロック信号φｃが印加される第１層目の多結晶シリコン層３ｃ、第４相のクロック信号φｄが印加される第２層目の多結晶シリコン層４ｄから成る。
尚、第１層目の多結晶シリコン層３ａ，３ｃとセンサ部２の間の領域が読み出し部となる。
【００３３】
第１層目の多結晶シリコン層３ａ，３ｃと第２層目の多結晶シリコン層４ｂ，４ｄは、垂直電荷転送部２１，２２の電荷転送方向に沿って絶縁膜３２を介しながら交互に形成されており、第１層目の多結晶シリコン層３ａ，３ｃのそれぞれ電荷転送方向の端部では、第２層目の多結晶シリコン層４ｂ，４ｄが上に重なって設けられている。
【００３４】
そして、緩衝層１ａ，１ｄは、各垂直電荷転送部２２，２１上だけで垂直方向（転送方向に該当する）延在された略直線状のパターンとされており、絶縁膜３２に形成されたコンタクトホール５ａ，５ｄを介して、第１層目の多結晶シリコン層３ａ、第２層目の多結晶シリコン層４ｄにそれぞれ接続されている。
即ち、転送電極とされる第１層目の多結晶シリコン３ａや第２層目の多結晶シリコン層４ｄと、シャント配線層７とは直接に接続されず、緩衝層１ａ，１ｄを介して接続される。
【００３５】
そして、これら緩衝層１ａ，１ｄは、層間絶縁膜３３，３４を開口したコンタクトホール６ａ，６ｄを介して夫々のシャント配線層７ａ，７ｄに接続される。その結果、シャント配線層７ａから第１相のクロック信号φａが緩衝層１ａを介して第１層目の多結晶シリコン層３ａに供給され、シャント配線層７ｄから第４相のクロック信号φｄが緩衝層１ｄを介して第２層目の多結晶シリコン層４ｄに供給される。尚、第２相と第３相のクロック信号φｂ，φｃについても同様である。
【００３６】
尚、シャント配線層７は、例えばアルミニウムやタングステン等の金属等により形成され、好ましくは高融点の金属により形成する。
【００３７】
特にシャント配線層７をタングステンにより形成したときには、タングステンの融点が高いため、層間絶縁膜の形成温度を高くすることができ、かつタングステンはカバレッジや耐圧がよいため、シャント配線層７を薄く形成することができる。
これにより、撮像素子の総厚を薄くすることができ、その結果、感度シェーディング等が改善される。
【００３８】
このタングステンによりシャント配線層７を形成した場合、遮光層８の材料は特に限定されないが、遮光層８をシャント配線層７より先に形成する場合には、融点の高い金属、例えばシャント配線層７と同じタングステン等を用いるのが好ましい。
【００３９】
また、緩衝層１は、多結晶シリコンと金属との化合物である金属シリサイド層を含んで形成する。
これにより、転送電極３，４の仕事関数の変動を抑制することができる。
【００４０】
そして、好ましくは例えば図３及び図４に示すように、例えば多結晶シリコン層１５と金属シリサイド層１６との２層構造（いわゆるポリサイド）等により形成し、多結晶シリコン層から成る転送電極３，４と緩衝層１の多結晶シリコン層１５とのコンタクト抵抗が充分小さくなるようにする。
【００４１】
より好ましくは、緩衝層１を構成する金属シリサイド層１６を、多結晶シリコンとシャント配線層７に用いる金属との化合物とする。
このようにすれば、より効果的に転送電極３，４の仕事関数の変動を抑制することができると共に、シャント配線層７と金属シリサイド層１６とのコンタクト抵抗が充分小さくなる。
【００４２】
上述の実施の形態によれば、金属層から成るシャント配線層７を転送電極３，４に接続して設けることにより、転送電極を低抵抗化して、伝搬遅延を低減することができる。
このように伝搬遅延が低減されるため、固体撮像素子の駆動を高速化することができ、長い距離の転送も可能となるので撮像素子の大面積化を達成することができる。
【００４３】
また、シャント配線層７を転送電極３、４に直接接続するのではなく、緩衝層１を通じて接続することにより、転送電極３，４の仕事関数の変動を抑制して、チャネルポテンシャルのシフトを低減することができる。
【００４４】
また、特にシャント配線層７をタングステンにより形成した場合には、多結晶シリコン層からなる転送電極３、４とシャント配線層７とを直接接続するとコンタクト抵抗が大きくなる。
ここで、多結晶シリコン層のみから成る緩衝層を介してシャント配線層と転送電極とを接続すると、多結晶シリコン層から成る緩衝層と、タングステンからなるシャント配線層とのコンタクト抵抗が大きくなる。
【００４５】
従って、金属シリサイド層を含む緩衝層、好ましくは、上述のように下層が多結晶シリコン層１５、上層が金属シリサイド層１６の２層構造の緩衝層１を介して接続することにより、シャント配線層７と転送電極３，４との間のコンタクト抵抗を低減することができる。
【００４６】
このコンタクト抵抗を低減する効果を充分発揮するためには、金属シリサイド層１６をシャント配線層７と同じ金属を含んで構成することが好ましい。即ち、タングステンからなるシャント配線層７に対しては、金属シリサイド層１６にタングステンシリサイドを用いるのが好ましい。
【００４７】
尚、上述の実施の形態では、転送クロックを４相として説明したが、２相以上の多相であればよく、特に限定されるものではない。また、固体撮像素子を用いる撮像装置は、フレームインターライン型に限定されず、インターライン型でもよい。
【００４８】
また、緩衝層１とシャント配線層７とのコンタクト部６は、緩衝層１上に接続して形成されれば良く、緩衝層１と転送電極３，４との間のコンタクト部５上に形成される構成、即ち２つのコンタクト部５，６が平面的には同一の位置であっても良い。
【００４９】
上述の２層構造の緩衝層１を有する固体撮像素子１０は、例えば次のように形成する。
まず、半導体基板３１を覆った絶縁膜３１上に第１層目の多結晶シリコン層を堆積し、これを所定のパターンにパターニングして第１層目の多結晶シリコン層から成る転送電極３を形成する。
【００５０】
次に、この第１層目の多結晶シリコン層から成る転送電極３を覆って絶縁膜３２を形成した後、第２層目の多結晶シリコン層を堆積し、これを所定のパターンにパターニングして第２層目の多結晶シリコン層から成る転送電極４を形成する。
【００５１】
この第２層目の多結晶シリコン層から成る転送電極４を覆って絶縁膜３２を形成する。
そして、この絶縁膜３２の各転送電極３ａ，４ｂ，３ｃ，４ｄ上の位置にコンタクト部５用の開口を形成する。
【００５２】
次に、コンタクト部５用の開口も覆って多結晶シリコン層１５を堆積する。
さらに、多結晶シリコン層１５の上に、化学的気相成長法等により金属シリサイド層１６を堆積し、これらを図１に示すような直線状にパターニングして緩衝層１を形成する。
【００５３】
次に、緩衝層１を覆って絶縁膜３３を形成し、この絶縁膜３３の緩衝層１上の上記コンタクト部５より離れた位置にコンタクト部６用の開口を形成する。
【００５４】
次に、コンタクト部６用の開口も覆って、例えばタングステン等の金属層を形成し、これを緩衝層１と同様の直線状にパターニングして、シャント配線層７を形成する。
【００５５】
次に、シャント配線層７を覆って絶縁膜３４を形成した後、絶縁膜３４上に遮光層８を形成する。
遮光層８は、センサ部２上に開口を形成し、センサ部のみに光が入射するようにする。
さらに、遮光層８上には、これを覆って絶縁膜３５を形成する。
【００５６】
この後は、必要に応じて上面の平坦化のための平坦化層、色フィルター、オンチップレンズ等の部品を形成してＣＣＤ固体撮像素子１０を製造することができる。
【００５７】
このようにして、転送電極４とシャント配線層７との間に、金属シリサイド層から成る緩衝層１を有する構成を容易に製造することができる。
【００５８】
上述の実施の形態では、シャント配線層７を遮光層８の下方に形成したが、遮光層８の上層に形成する構成としても良い。この場合には、シャント配線層７と緩衝層１との接続ができるように、これらのコンタクト部６周辺は遮光層８を除くパターンにする。
【００５９】
本発明の固体撮像素子及びその製造方法は、上述の実施の形態に限定されるものではなく、本発明の要旨を逸脱しない範囲でその他様々な構成が取り得る。
【００６０】
【発明の効果】
上述の本発明によれば、シャント配線層を設けることにより、転送電極の低抵抗化によって伝搬遅延が減少するので、駆動が高速化される。
また、転送距離が長くなっても伝搬遅延が大きくならないため、大面積の固体撮像素子を構成することができるようになる。
【００６１】
また、本発明によりシャント配線層と転送電極との間に金属シリサイド層を含む緩衝層が形成されるため、転送電極における仕事関数の変動が抑制され、転送電極でのチャネルポテンシャルシフトを防止することができる。
【００６２】
特に、緩衝層を多結晶シリコン層と金属シリサイド層の２層構造としたときには、多結晶シリコン層からなる転送電極と金属層からなるシャント配線層間のコンタクト抵抗を低減することができる。
【００６３】
また、本発明製法により、多結晶シリコン層を堆積し、これの上に金属シリサイド層を堆積して緩衝層を形成することにより、容易に上述の緩衝層を有する固体撮像素子を形成することができる。
【図面の簡単な説明】
【図１】本発明の固体撮像素子の実施の形態の概略構成図（平面図）である。
【図２】図１の要部の拡大図である。
【図３】図２のＡ−Ａにおける断面図である。
【図４】図２のＢ−Ｂにおける断面図である。
【図５】シャント配線層を形成したＣＣＤ固体撮像素子の受光部周辺の断面図である。
【符号の説明】
１，１ａ，１ｂ，１ｃ，１ｄ 緩衝層、２ センサ部、３，３ａ，３ｃ １層目の転送電極、４，４ｂ，４ｄ ２層目の転送電極、５，５ａ，５ｂ，５ｃ，５ｄ，６，６ａ，６ｂ，６ｃ，６ｄ コンタクト部、７，７ａ，７ｂ，７ｃ，７ｄ シャント配線層、８ 遮光層、１０ ＣＣＤ固体撮像素子、１２ 遮光層の窓部、１５ 多結晶シリコン層、１６ 金属シリサイド層、２１，２２ 垂直電荷転送部、３１，３２，３３，３４，３５ 絶縁膜、５０ ＣＣＤ固体撮像素子、５１ 半導体基板、５２ 開口、５３ 転送電極、５４ 絶縁膜、５５ シャント配線層、５６ 遮光層、Ｖ 垂直方向、Ｈ 水平方向
【発明の属する技術分野】
本発明は、転送電極上にシャント配線層を形成して成る固体撮像素子及びその製造方法に係わる。
【０００２】
【従来の技術】
固体撮像素子の転送電極には、一般に多結晶シリコンが用いられている。
このとき、転送電極の多結晶シリコンの抵抗が高いため、伝搬遅延が起こり、撮像素子の高速駆動が困難であった。
【０００３】
また、このとき撮像素子を大きくしようすると、端の画素からの転送に長い時間がかかるため、撮像素子の大面積化も困難であった。
【０００４】
上述の問題を解決するため、転送電極上に絶縁膜を介して抵抗の低い金属からなる配線層いわゆるシャント配線層を形成し、このシャント配線層をコンタクト部を介して転送電極に接続した構成が提案されている。このような構成を採ることにより低抵抗のシャント配線層を通じて伝搬がなされるため、駆動の高速化が図られる。
【０００５】
シャント配線層を形成した固体撮像素子の一例としてＣＣＤ固体撮像素子の受光部付近の断面図を図５に示す。
このＣＣＤ固体撮像素子５０は、半導体基板５１の表面に図示しないがフォトダイオード等から成る受光部、電荷が転送される垂直電荷転送部、受光部と垂直電荷転送部の間で信号電荷の読み出しを行う読み出し部、隣接する画素との分離をするチャネルストップ領域が形成され、受光部以外の領域上に絶縁膜５４を介して転送電極５３が形成される。図５は、転送電極５３が絶縁膜５４を介して２層重なっている箇所の断面を示している。
【０００６】
そして、転送電極５３上には絶縁膜５４を介して例えばアルミニウム等の金属により形成されたシャント配線層５５が配置される。
シャント配線層５５の上には絶縁膜５４を介して全体を覆う遮光層５６が形成される。この遮光層５６は受光部上に開口５２が形成され、開口５２以外の撮像領域を覆って形成される。
【０００７】
このＣＣＤ固体撮像素子５０においては、シャント配線層５５を転送電極５３に接続することにより、転送電極５３の低抵抗化を図り伝搬速度を向上することができる。
【０００８】
【発明が解決しようとする課題】
しかしながら、上述の転送電極にシャント配線層を接続した構成では、転送電極の仕事関数の変化によって、チャネルポテンシャに変化が生じることや、転送電極とシャント配線層とのコンタクト部におけるコンタクト抵抗が高くなること等の問題が生じている。
【０００９】
上述した問題の解決のために、本発明においては、高速駆動が可能で転送電極の仕事関数の変動が少ない固体撮像素子及びその製造方法を提供するものである。
【００１０】
【課題を解決するための手段】
本発明の固体撮像素子は、転送電極と金属層から成るシャント配線層との間に金属シリサイド層を含む緩衝層が形成され、転送電極の全体及びシャント配線層の全体を覆う遮光層が形成されて成る。
【００１１】
本発明の固体撮像素子の製造方法は、転送電極を覆って第１の絶縁膜を形成し、この第１の絶縁膜にコンタクト用の開口を形成した後に、多結晶シリコン層を堆積し、これの上に金属シリサイド層を堆積して緩衝層を形成する工程と、この緩衝層の上層にコンタクト用の開口を有する第２の絶縁膜を介してシャント配線層を形成する工程と、転送電極の全体及びシャント配線層の全体を覆って遮光層を形成する工程を有する固体撮像素子の製造方法である。
【００１２】
上述の本発明の固体撮像素子によれば、転送電極とシャント配線層との間に金属シリサイド層を含む緩衝層が形成されていることにより、転送電極の仕事関数の変動を抑制することができる。
【００１３】
上述の本発明製法によれば、多結晶シリコン層と金属シリサイド層からなる緩衝層を形成して、転送電極の仕事関数の変動を抑制できる緩衝層を形成することができる。
【００１４】
【発明の実施の形態】
本発明は、金属層から成るシャント配線層を有し、転送電極とシャント配線層との間に金属シリサイド層を含む緩衝層が形成され、転送電極の全体及びシャント配線層の全体を覆う遮光層が形成されて成る固体撮像素子である。
【００１５】
また本発明は、上記固体撮像素子において、金属シリサイド層が、シャント配線層を構成する金属と同一の金属を含んで成る構成とする。
【００１６】
また本発明は、上記固体撮像素子において、転送電極が多結晶シリコン層から成り、緩衝層が多結晶シリコン層と金属シリサイド層の２層膜から成る構成とする。
【００１７】
また本発明は、上記固体撮像素子において、金属シリサイド層が、シャント配線層を構成する金属と同一の金属を含んで成る構成とする。
【００１８】
本発明は、転送電極を形成し、これを覆って第１の絶縁膜を形成する工程と、第１の絶縁膜にコンタクト用の開口を形成した後に、多結晶シリコン層を堆積し、多結晶シリコン層の上に金属シリサイド層を堆積して緩衝層を形成する工程と、緩衝層の上層に、コンタクト用の開口を有する第２の絶縁膜を介してシャント配線層を形成する工程と、転送電極の全体及びシャント配線層の全体を覆って遮光層を形成する工程を有する固体撮像素子の製造方法である。
【００１９】
転送電極としては、例えば多結晶シリコン層にて形成することができ、シャント配線層としては、例えばアルミニウムや高融点金属、例えばタングステン等の金属層にて形成することができる。
【００２０】
緩衝層は、例えば多結晶シリコン層と、金属のシリコン化合物、例えばタングステンシリサイド等の高融点金属シリサイドとからなるポリサイド層とによって２層構造に形成することができる。この場合、ポリサイド層の多結晶シリコン層と転送電極の多結晶シリコン層とを接続し、ポリサイドにおける金属のシリコン化合物層とシャント配線とを接続する。
【００２１】
そして、転送電極と緩衝層とは、これらの間の絶縁膜に開口したコンタクト孔により接続し、かつ緩衝層とシャント配線層とはこれらの間の絶縁膜に開口したコンタクト孔により接続する。この場合、転送電極と緩衝層とのコンタクト部と、緩衝層とシャント配線とのコンタクト部は、互いに異なる離れた位置に形成するのがよい。
【００２２】
図１〜図４は、本発明の一実施の形態に係る固体撮像素子の概略構成図（平面図）を示す。
図１〜図４に示す実施の形態は、フレームインターライン型のＣＣＤ固体撮像素子に本発明を適用した場合である。
【００２３】
このＣＣＤ固体撮像素子１０は、４相による駆動がなされ、２層の多結晶シリコン層が転送電極として機能する。即ち、第１層目の多結晶シリコン層には第１相のクロック信号φａもしくは第３相のクロック信号φｃの信号が、第２層目の多結晶シリコン層には第２相のクロック信号φｂの信号もしくは第４相のクロック信号φｄがそれぞれシャント配線層及び緩衝層を介して与えられる。
【００２４】
まず、図１を参照してレイアウトについて説明する。図中Ｖ（垂直）方向が電荷の転送方向であり、図中Ｈ（水平）方向が図示しない水平レジスタの転送方向となる。尚図１ではシャント配線層７は図示していない。
Ｖ方向には略直線状のパターンで緩衝層１ａ，１ｂ，１ｃ，１ｄが順に複数設けられ、これら緩衝層１ａ，１ｂ，１ｃ，１ｄの下方、転送電極３（３ａ，３ｃ），４（４ｂ，４ｄ）の下に垂直ＣＣＤレジスタを構成する垂直電荷転送部（図示せず）が配置される。各緩衝層１ａ，１ｂ，１ｃ，１ｄの上に夫々略直線状のパターンでシャント配線７が形成される。
【００２５】
垂直電荷転送部の間には、各画素毎に区切られたセンサ部２が形成される。センサ部２は例えばフォトダイオードから成り、そのセンサ部２上にはＶ方向を長手方向とする矩形状に開口した遮光層８の窓部１２がそれぞれ設けられる。
そして、各センサ部２の図中右側にはチャネルストップ領域（図示せず）が形成され、各センサ部２の図中左側にはチャネルストップ領域及び読み出し部（図示せず）が形成される。
【００２６】
このＣＣＤ固体撮像素子１０において、転送電極３，４は、第１層目の多結晶シリコン層３ａ，３ｃと第２層目の多結晶シリコン層４ｂ，４ｄとより構成される。これら第１及び第２層目の多結晶シリコン層３ａ，３ｃ，４ｂ，４ｄは，それぞれＨ方向を長手方向として延在されており、垂直電荷転送部上で拡がり、センサ部２同士の間の領域では細くされるパターンに形成されている。
【００２７】
Ｖ方向では、第１層目の多結晶シリコン層３ａ、第２層目の多結晶シリコン層４ｂ、第１層目の多結晶シリコン層３ｃ、第２層目の多結晶シリコン層４ｄが、センサ部２を囲むように巡回して形成され、これら第１層目の多結晶シリコン層３ａ，３ｃと第２層目の多結晶シリコン層４ｂ，４ｄは、センサ部２同士の間の領域や垂直電荷転送部上の一部で２層の多結晶シリコン層３，４の端部同士が平面上重なるように配置されている（図２参照）。
【００２８】
第１層目の多結晶シリコン層３ａには、シャント配線層７及び緩衝層１ａを介して第１相のクロック信号φａが供給され、第２層目の多結晶シリコン層４ｂにはシャント配線層７及び緩衝層１ｂを介して第２相のクロック信号φｂが供給される。また、第１層目の多結晶シリコン層３ｃにはシャント配線層７及び緩衝層１ｃを介して第３相のクロック信号φｃが供給され、第２層目の多結晶シリコン層４ｄにはシャント配線層７及び緩衝層１ｄを介して第４相のクロック信号φｄが供給される。
【００２９】
図１において、第１層目の多結晶シリコン層３ａ，３ｃもしくは第２層目の多結晶シリコン層４ｂ，４ｄによる転送電極と緩衝層１の接続は、コンタクトホール５ａ，５ｂ，５ｃ，５ｄをそれぞれ介して行われ、緩衝層１と図示しないシャント配線層７との接続は、コンタクトホール６ａ，６ｂ，６ｃ，６ｄをそれぞれ介して行われる。
【００３０】
図１に示すように、平面上では、転送電極３，４と緩衝層１とのコンタクトホール５ａ，５ｂ，５ｃ，５ｄの位置は、斜めに並んだ配置となり、１つの垂直電荷転送部だけＨ方向にずれた場合、１転送電極分だけＶ方向にずれる。
また、緩衝層１とシャント配線層７とのコンタクトホール６ａ，６ｂ，６ｃ，６ｄの位置は、同じ緩衝層１に対応する転送電極３，４と緩衝層１とのコンタクトホール５ａ，５ｂ，５ｃ，５ｄからおよそ２転送電極分だけずれたものとされ、同様に斜めに並んだものとなっている。
【００３１】
さらに、図２〜図４を参照してこのＣＣＤ固体撮像素子１０の構造を詳しく説明する。図２は図１の２つの垂直電荷転送部に相当する要部の拡大図、図３は図２におけるＡ−Ａ断面図、図４は図２におけるＢ−Ｂ断面図である。
【００３２】
図２に示す２つの垂直電荷転送部２１，２２の間には、センサ部２が設けられている。図３及び図４に示すように、垂直電荷転送部２１，２２上には、絶縁膜３１を介して転送電極が設けられている。この転送電極は、第１相のクロック信号φａが供給される第１層目の多結晶シリコン層３ａ、第２相のクロック信号φｂが印加される第２層目の多結晶シリコン層４ｂ、第３相のクロック信号φｃが印加される第１層目の多結晶シリコン層３ｃ、第４相のクロック信号φｄが印加される第２層目の多結晶シリコン層４ｄから成る。
尚、第１層目の多結晶シリコン層３ａ，３ｃとセンサ部２の間の領域が読み出し部となる。
【００３３】
第１層目の多結晶シリコン層３ａ，３ｃと第２層目の多結晶シリコン層４ｂ，４ｄは、垂直電荷転送部２１，２２の電荷転送方向に沿って絶縁膜３２を介しながら交互に形成されており、第１層目の多結晶シリコン層３ａ，３ｃのそれぞれ電荷転送方向の端部では、第２層目の多結晶シリコン層４ｂ，４ｄが上に重なって設けられている。
【００３４】
そして、緩衝層１ａ，１ｄは、各垂直電荷転送部２２，２１上だけで垂直方向（転送方向に該当する）延在された略直線状のパターンとされており、絶縁膜３２に形成されたコンタクトホール５ａ，５ｄを介して、第１層目の多結晶シリコン層３ａ、第２層目の多結晶シリコン層４ｄにそれぞれ接続されている。
即ち、転送電極とされる第１層目の多結晶シリコン３ａや第２層目の多結晶シリコン層４ｄと、シャント配線層７とは直接に接続されず、緩衝層１ａ，１ｄを介して接続される。
【００３５】
そして、これら緩衝層１ａ，１ｄは、層間絶縁膜３３，３４を開口したコンタクトホール６ａ，６ｄを介して夫々のシャント配線層７ａ，７ｄに接続される。その結果、シャント配線層７ａから第１相のクロック信号φａが緩衝層１ａを介して第１層目の多結晶シリコン層３ａに供給され、シャント配線層７ｄから第４相のクロック信号φｄが緩衝層１ｄを介して第２層目の多結晶シリコン層４ｄに供給される。尚、第２相と第３相のクロック信号φｂ，φｃについても同様である。
【００３６】
尚、シャント配線層７は、例えばアルミニウムやタングステン等の金属等により形成され、好ましくは高融点の金属により形成する。
【００３７】
特にシャント配線層７をタングステンにより形成したときには、タングステンの融点が高いため、層間絶縁膜の形成温度を高くすることができ、かつタングステンはカバレッジや耐圧がよいため、シャント配線層７を薄く形成することができる。
これにより、撮像素子の総厚を薄くすることができ、その結果、感度シェーディング等が改善される。
【００３８】
このタングステンによりシャント配線層７を形成した場合、遮光層８の材料は特に限定されないが、遮光層８をシャント配線層７より先に形成する場合には、融点の高い金属、例えばシャント配線層７と同じタングステン等を用いるのが好ましい。
【００３９】
また、緩衝層１は、多結晶シリコンと金属との化合物である金属シリサイド層を含んで形成する。
これにより、転送電極３，４の仕事関数の変動を抑制することができる。
【００４０】
そして、好ましくは例えば図３及び図４に示すように、例えば多結晶シリコン層１５と金属シリサイド層１６との２層構造（いわゆるポリサイド）等により形成し、多結晶シリコン層から成る転送電極３，４と緩衝層１の多結晶シリコン層１５とのコンタクト抵抗が充分小さくなるようにする。
【００４１】
より好ましくは、緩衝層１を構成する金属シリサイド層１６を、多結晶シリコンとシャント配線層７に用いる金属との化合物とする。
このようにすれば、より効果的に転送電極３，４の仕事関数の変動を抑制することができると共に、シャント配線層７と金属シリサイド層１６とのコンタクト抵抗が充分小さくなる。
【００４２】
上述の実施の形態によれば、金属層から成るシャント配線層７を転送電極３，４に接続して設けることにより、転送電極を低抵抗化して、伝搬遅延を低減することができる。
このように伝搬遅延が低減されるため、固体撮像素子の駆動を高速化することができ、長い距離の転送も可能となるので撮像素子の大面積化を達成することができる。
【００４３】
また、シャント配線層７を転送電極３、４に直接接続するのではなく、緩衝層１を通じて接続することにより、転送電極３，４の仕事関数の変動を抑制して、チャネルポテンシャルのシフトを低減することができる。
【００４４】
また、特にシャント配線層７をタングステンにより形成した場合には、多結晶シリコン層からなる転送電極３、４とシャント配線層７とを直接接続するとコンタクト抵抗が大きくなる。
ここで、多結晶シリコン層のみから成る緩衝層を介してシャント配線層と転送電極とを接続すると、多結晶シリコン層から成る緩衝層と、タングステンからなるシャント配線層とのコンタクト抵抗が大きくなる。
【００４５】
従って、金属シリサイド層を含む緩衝層、好ましくは、上述のように下層が多結晶シリコン層１５、上層が金属シリサイド層１６の２層構造の緩衝層１を介して接続することにより、シャント配線層７と転送電極３，４との間のコンタクト抵抗を低減することができる。
【００４６】
このコンタクト抵抗を低減する効果を充分発揮するためには、金属シリサイド層１６をシャント配線層７と同じ金属を含んで構成することが好ましい。即ち、タングステンからなるシャント配線層７に対しては、金属シリサイド層１６にタングステンシリサイドを用いるのが好ましい。
【００４７】
尚、上述の実施の形態では、転送クロックを４相として説明したが、２相以上の多相であればよく、特に限定されるものではない。また、固体撮像素子を用いる撮像装置は、フレームインターライン型に限定されず、インターライン型でもよい。
【００４８】
また、緩衝層１とシャント配線層７とのコンタクト部６は、緩衝層１上に接続して形成されれば良く、緩衝層１と転送電極３，４との間のコンタクト部５上に形成される構成、即ち２つのコンタクト部５，６が平面的には同一の位置であっても良い。
【００４９】
上述の２層構造の緩衝層１を有する固体撮像素子１０は、例えば次のように形成する。
まず、半導体基板３１を覆った絶縁膜３１上に第１層目の多結晶シリコン層を堆積し、これを所定のパターンにパターニングして第１層目の多結晶シリコン層から成る転送電極３を形成する。
【００５０】
次に、この第１層目の多結晶シリコン層から成る転送電極３を覆って絶縁膜３２を形成した後、第２層目の多結晶シリコン層を堆積し、これを所定のパターンにパターニングして第２層目の多結晶シリコン層から成る転送電極４を形成する。
【００５１】
この第２層目の多結晶シリコン層から成る転送電極４を覆って絶縁膜３２を形成する。
そして、この絶縁膜３２の各転送電極３ａ，４ｂ，３ｃ，４ｄ上の位置にコンタクト部５用の開口を形成する。
【００５２】
次に、コンタクト部５用の開口も覆って多結晶シリコン層１５を堆積する。
さらに、多結晶シリコン層１５の上に、化学的気相成長法等により金属シリサイド層１６を堆積し、これらを図１に示すような直線状にパターニングして緩衝層１を形成する。
【００５３】
次に、緩衝層１を覆って絶縁膜３３を形成し、この絶縁膜３３の緩衝層１上の上記コンタクト部５より離れた位置にコンタクト部６用の開口を形成する。
【００５４】
次に、コンタクト部６用の開口も覆って、例えばタングステン等の金属層を形成し、これを緩衝層１と同様の直線状にパターニングして、シャント配線層７を形成する。
【００５５】
次に、シャント配線層７を覆って絶縁膜３４を形成した後、絶縁膜３４上に遮光層８を形成する。
遮光層８は、センサ部２上に開口を形成し、センサ部のみに光が入射するようにする。
さらに、遮光層８上には、これを覆って絶縁膜３５を形成する。
【００５６】
この後は、必要に応じて上面の平坦化のための平坦化層、色フィルター、オンチップレンズ等の部品を形成してＣＣＤ固体撮像素子１０を製造することができる。
【００５７】
このようにして、転送電極４とシャント配線層７との間に、金属シリサイド層から成る緩衝層１を有する構成を容易に製造することができる。
【００５８】
上述の実施の形態では、シャント配線層７を遮光層８の下方に形成したが、遮光層８の上層に形成する構成としても良い。この場合には、シャント配線層７と緩衝層１との接続ができるように、これらのコンタクト部６周辺は遮光層８を除くパターンにする。
【００５９】
本発明の固体撮像素子及びその製造方法は、上述の実施の形態に限定されるものではなく、本発明の要旨を逸脱しない範囲でその他様々な構成が取り得る。
【００６０】
【発明の効果】
上述の本発明によれば、シャント配線層を設けることにより、転送電極の低抵抗化によって伝搬遅延が減少するので、駆動が高速化される。
また、転送距離が長くなっても伝搬遅延が大きくならないため、大面積の固体撮像素子を構成することができるようになる。
【００６１】
また、本発明によりシャント配線層と転送電極との間に金属シリサイド層を含む緩衝層が形成されるため、転送電極における仕事関数の変動が抑制され、転送電極でのチャネルポテンシャルシフトを防止することができる。
【００６２】
特に、緩衝層を多結晶シリコン層と金属シリサイド層の２層構造としたときには、多結晶シリコン層からなる転送電極と金属層からなるシャント配線層間のコンタクト抵抗を低減することができる。
【００６３】
また、本発明製法により、多結晶シリコン層を堆積し、これの上に金属シリサイド層を堆積して緩衝層を形成することにより、容易に上述の緩衝層を有する固体撮像素子を形成することができる。
【図面の簡単な説明】
【図１】本発明の固体撮像素子の実施の形態の概略構成図（平面図）である。
【図２】図１の要部の拡大図である。
【図３】図２のＡ−Ａにおける断面図である。
【図４】図２のＢ−Ｂにおける断面図である。
【図５】シャント配線層を形成したＣＣＤ固体撮像素子の受光部周辺の断面図である。
【符号の説明】
１，１ａ，１ｂ，１ｃ，１ｄ 緩衝層、２ センサ部、３，３ａ，３ｃ １層目の転送電極、４，４ｂ，４ｄ ２層目の転送電極、５，５ａ，５ｂ，５ｃ，５ｄ，６，６ａ，６ｂ，６ｃ，６ｄ コンタクト部、７，７ａ，７ｂ，７ｃ，７ｄ シャント配線層、８ 遮光層、１０ ＣＣＤ固体撮像素子、１２ 遮光層の窓部、１５ 多結晶シリコン層、１６ 金属シリサイド層、２１，２２ 垂直電荷転送部、３１，３２，３３，３４，３５ 絶縁膜、５０ ＣＣＤ固体撮像素子、５１ 半導体基板、５２ 開口、５３ 転送電極、５４ 絶縁膜、５５ シャント配線層、５６ 遮光層、Ｖ 垂直方向、Ｈ 水平方向
Claims (5)
- 金属層から成るシャント配線層を有し、
転送電極と上記シャント配線層との間に金属シリサイド層を含む緩衝層が形成され、上記転送電極の全体及び上記シャント配線層の全体を覆う遮光層が形成されて成る
ことを特徴とする固体撮像素子。 - 上記金属シリサイド層が、上記シャント配線層を構成する上記金属と同一の金属を含んで成ることを特徴とする請求項１に記載の固体撮像素子。
- 上記転送電極が多結晶シリコン層から成り、上記緩衝層が多結晶シリコン層と上記金属シリサイド層の２層膜から成ることを特徴とする請求項１に記載の固体撮像素子。
- 上記金属シリサイド層が、上記シャント配線層を構成する上記金属と同一の金属を含んで成ることを特徴とする請求項３に記載の固体撮像素子。
- 転送電極を形成し、これを覆って第１の絶縁膜を形成する工程と、
上記第１の絶縁膜にコンタクト用の開口を形成した後に、多結晶シリコン層を堆積し、該多結晶シリコン層の上に金属シリサイド層を堆積して緩衝層を形成する工程と、
上記緩衝層の上層に、コンタクト用の開口を有する第２の絶縁膜を介してシャント配線層を形成する工程と、
上記転送電極の全体及び上記シャント配線層の全体を覆って遮光層を形成する工程を有する
ことを特徴とする固体撮像素子の製造方法。
Priority Applications (5)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP07083698A JP3988239B2 (ja) | 1998-03-19 | 1998-03-19 | 固体撮像素子及びその製造方法 |
| US09/268,339 US6867438B1 (en) | 1998-03-19 | 1999-03-16 | Solid-state imaging device and manufacturing method thereof |
| US11/073,865 US7105867B2 (en) | 1998-03-19 | 2005-03-08 | Solid-state imaging device and manufacturing method thereof |
| US11/074,041 US7087939B2 (en) | 1998-03-19 | 2005-03-08 | Solid-state imaging device and manufacturing method thereof |
| US11/491,901 US7352013B2 (en) | 1998-03-19 | 2006-07-25 | Solid-state imaging device and manufacturing method thereof |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP07083698A JP3988239B2 (ja) | 1998-03-19 | 1998-03-19 | 固体撮像素子及びその製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH11274445A JPH11274445A (ja) | 1999-10-08 |
| JP3988239B2 true JP3988239B2 (ja) | 2007-10-10 |
Family
ID=13443061
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP07083698A Expired - Fee Related JP3988239B2 (ja) | 1998-03-19 | 1998-03-19 | 固体撮像素子及びその製造方法 |
Country Status (2)
| Country | Link |
|---|---|
| US (4) | US6867438B1 (ja) |
| JP (1) | JP3988239B2 (ja) |
Families Citing this family (24)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3988239B2 (ja) * | 1998-03-19 | 2007-10-10 | ソニー株式会社 | 固体撮像素子及びその製造方法 |
| KR100382817B1 (ko) * | 1999-01-20 | 2003-05-09 | 엘지.필립스 엘시디 주식회사 | 생체감지패턴 및 이를 이용한 박막트랜지스터형 광센서 |
| JP2001068658A (ja) * | 1999-08-27 | 2001-03-16 | Sony Corp | 固体撮像装置及びその製造方法 |
| US6483030B1 (en) * | 1999-12-08 | 2002-11-19 | Amkor Technology, Inc. | Snap lid image sensor package |
| US6483101B1 (en) | 1999-12-08 | 2002-11-19 | Amkor Technology, Inc. | Molded image sensor package having lens holder |
| US7059040B1 (en) | 2001-01-16 | 2006-06-13 | Amkor Technology, Inc. | Optical module with lens integral holder fabrication method |
| KR100401020B1 (ko) * | 2001-03-09 | 2003-10-08 | 앰코 테크놀로지 코리아 주식회사 | 반도체칩의 스택킹 구조 및 이를 이용한 반도체패키지 |
| US7146106B2 (en) * | 2002-08-23 | 2006-12-05 | Amkor Technology, Inc. | Optic semiconductor module and manufacturing method |
| JP2004179629A (ja) * | 2002-11-14 | 2004-06-24 | Sony Corp | 固体撮像素子及びその製造方法 |
| US7187019B2 (en) * | 2003-09-26 | 2007-03-06 | Sony Corporation | Solid state image pickup device and method of fabricating the same |
| US20060261458A1 (en) * | 2003-11-12 | 2006-11-23 | Amkor Technology, Inc. | Semiconductor package and manufacturing method thereof |
| JP4725049B2 (ja) * | 2004-07-29 | 2011-07-13 | ソニー株式会社 | 固体撮像装置およびその製造方法 |
| US7359579B1 (en) | 2004-10-08 | 2008-04-15 | Amkor Technology, Inc. | Image sensor package and its manufacturing method |
| JP2006261229A (ja) * | 2005-03-15 | 2006-09-28 | Fuji Photo Film Co Ltd | 固体撮像素子およびその製造方法 |
| US20070210246A1 (en) * | 2005-04-14 | 2007-09-13 | Amkor Technology, Inc. | Stacked image sensor optical module and fabrication method |
| US7227236B1 (en) | 2005-04-26 | 2007-06-05 | Amkor Technology, Inc. | Image sensor package and its manufacturing method |
| US20070272827A1 (en) * | 2005-04-27 | 2007-11-29 | Amkor Technology, Inc. | Image sensor package having mount holder attached to image sensor die |
| US8018015B2 (en) * | 2005-06-29 | 2011-09-13 | Micron Technology, Inc. | Buried conductor for imagers |
| US7576401B1 (en) | 2005-07-07 | 2009-08-18 | Amkor Technology, Inc. | Direct glass attached on die optical module |
| JP2007048893A (ja) * | 2005-08-09 | 2007-02-22 | Fujifilm Corp | 固体撮像素子およびその製造方法 |
| US20080237824A1 (en) * | 2006-02-17 | 2008-10-02 | Amkor Technology, Inc. | Stacked electronic component package having single-sided film spacer |
| US7675180B1 (en) | 2006-02-17 | 2010-03-09 | Amkor Technology, Inc. | Stacked electronic component package having film-on-wire spacer |
| US7633144B1 (en) | 2006-05-24 | 2009-12-15 | Amkor Technology, Inc. | Semiconductor package |
| TW202101527A (zh) * | 2019-03-15 | 2021-01-01 | 日商索尼半導體解決方案公司 | 攝像裝置及攝像裝置之製造方法以及半導體裝置 |
Family Cites Families (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5057448A (en) * | 1988-02-26 | 1991-10-15 | Hitachi, Ltd. | Method of making a semiconductor device having DRAM cells and floating gate memory cells |
| US5286669A (en) * | 1989-07-06 | 1994-02-15 | Kabushiki Kaisha Toshiba | Solid-state imaging device and method of manufacturing the same |
| US5194751A (en) * | 1989-07-17 | 1993-03-16 | Sony Corporation | Structure of solid-state image sensing devices |
| JPH03184375A (ja) | 1989-12-13 | 1991-08-12 | Mitsubishi Electric Corp | 固体撮像素子 |
| JP2853785B2 (ja) | 1992-01-30 | 1999-02-03 | 松下電子工業株式会社 | 固体撮像装置及びその製造方法 |
| JPH06268192A (ja) * | 1993-03-12 | 1994-09-22 | Toshiba Corp | 固体撮像装置 |
| JP3394308B2 (ja) | 1994-01-25 | 2003-04-07 | 株式会社日立製作所 | 固体撮像装置 |
| JP2943714B2 (ja) * | 1996-08-22 | 1999-08-30 | 日本電気株式会社 | 固体撮像装置 |
| JP3019797B2 (ja) * | 1997-02-07 | 2000-03-13 | 日本電気株式会社 | 固体撮像素子とその製造方法 |
| JP3060979B2 (ja) | 1997-02-10 | 2000-07-10 | 日本電気株式会社 | 半導体装置およびその製造方法 |
| JP3988239B2 (ja) * | 1998-03-19 | 2007-10-10 | ソニー株式会社 | 固体撮像素子及びその製造方法 |
| JP4482982B2 (ja) * | 1999-11-08 | 2010-06-16 | ソニー株式会社 | 固体撮像素子及びその製造方法 |
-
1998
- 1998-03-19 JP JP07083698A patent/JP3988239B2/ja not_active Expired - Fee Related
-
1999
- 1999-03-16 US US09/268,339 patent/US6867438B1/en not_active Expired - Fee Related
-
2005
- 2005-03-08 US US11/074,041 patent/US7087939B2/en not_active Expired - Fee Related
- 2005-03-08 US US11/073,865 patent/US7105867B2/en not_active Expired - Fee Related
-
2006
- 2006-07-25 US US11/491,901 patent/US7352013B2/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| US7352013B2 (en) | 2008-04-01 |
| US7105867B2 (en) | 2006-09-12 |
| US20060261369A1 (en) | 2006-11-23 |
| US20050151162A1 (en) | 2005-07-14 |
| US6867438B1 (en) | 2005-03-15 |
| US7087939B2 (en) | 2006-08-08 |
| JPH11274445A (ja) | 1999-10-08 |
| US20050151157A1 (en) | 2005-07-14 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3988239B2 (ja) | 固体撮像素子及びその製造方法 | |
| US7230288B2 (en) | Solid-state image pickup device and fabrication method thereof | |
| US6717190B2 (en) | Solid-state image pick-up device | |
| JP4482982B2 (ja) | 固体撮像素子及びその製造方法 | |
| JP2878546B2 (ja) | 固体撮像装置及びその製造方法 | |
| JP4281613B2 (ja) | 固体撮像素子、固体撮像素子の製造方法、及び固体撮像素子の駆動方法 | |
| JP2764942B2 (ja) | 固体撮像装置 | |
| JP3426935B2 (ja) | 固体撮像素子及び固体撮像素子の製造方法 | |
| JP3022637B2 (ja) | 固体撮像装置 | |
| JP2008166845A (ja) | 固体撮像素子及び固体撮像素子の駆動方法 | |
| JPH0888344A (ja) | 固体撮像装置 | |
| JP3890381B2 (ja) | 固体撮像装置 | |
| JPH09121045A (ja) | 固体撮像装置 | |
| JPH03184375A (ja) | 固体撮像素子 | |
| JP2002076320A (ja) | 固体撮像素子 | |
| JP3394878B2 (ja) | 固体撮像装置の製造方法 | |
| JP2002110959A (ja) | 固体撮像装置およびその製造方法 | |
| JPH0749809Y2 (ja) | 固体撮像素子 | |
| JP2002076322A (ja) | 固体撮像装置および製造方法 | |
| JPH11345958A (ja) | Ｃｃｄ固体撮像素子 | |
| JP2009238875A (ja) | 固体撮像装置 | |
| JP2003243641A (ja) | 固体撮像装置 | |
| JPH1126743A (ja) | 固体撮像装置およびその製造方法 | |
| JP2000114505A (ja) | Ｃｃｄ固体撮像素子 | |
| JPH0697410A (ja) | 固体撮像装置およびその製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20050113 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20070209 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20070220 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070420 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20070626 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20070709 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100727 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100727 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110727 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120727 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130727 Year of fee payment: 6 |
|
| LAPS | Cancellation because of no payment of annual fees |