JPH0697298A - 半導体装置の絶縁膜の形成方法 - Google Patents
半導体装置の絶縁膜の形成方法Info
- Publication number
- JPH0697298A JPH0697298A JP24501492A JP24501492A JPH0697298A JP H0697298 A JPH0697298 A JP H0697298A JP 24501492 A JP24501492 A JP 24501492A JP 24501492 A JP24501492 A JP 24501492A JP H0697298 A JPH0697298 A JP H0697298A
- Authority
- JP
- Japan
- Prior art keywords
- sog
- wiring
- film
- filler
- solution
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Formation Of Insulating Films (AREA)
Abstract
(57)【要約】
【目的】 半導体装置の製造方法、より詳しくは、半導
体装置の下側配線と上側配線とを絶縁しかつ平坦化を図
る層間絶縁膜の形成方法に関し、平坦化塗布材料（ＳＯ
Ｇ膜）の下地パターン依存性を小さくし、配線上のＳＯ
Ｇ膜厚をより均一にすることのできる絶縁膜形成方法を
提供する。 【構成】 半導体基板上の絶縁層２と、該絶縁層上に形
成された配線３、４とを覆う絶縁膜を形成する方法にお
いて、ＳＯＧ膜のソース溶液５に、配線の高さの２分の
１以上から1.５倍以下の径のセラミック・フィラー７を
混合し、該混合溶液を塗布して絶縁膜を形成するように
構成する。混合溶液をスピンコータあるいはロールコー
ターによって塗布し、その際にセラミック・フィラーを
配線３、４上には存在させないようにする。
体装置の下側配線と上側配線とを絶縁しかつ平坦化を図
る層間絶縁膜の形成方法に関し、平坦化塗布材料（ＳＯ
Ｇ膜）の下地パターン依存性を小さくし、配線上のＳＯ
Ｇ膜厚をより均一にすることのできる絶縁膜形成方法を
提供する。 【構成】 半導体基板上の絶縁層２と、該絶縁層上に形
成された配線３、４とを覆う絶縁膜を形成する方法にお
いて、ＳＯＧ膜のソース溶液５に、配線の高さの２分の
１以上から1.５倍以下の径のセラミック・フィラー７を
混合し、該混合溶液を塗布して絶縁膜を形成するように
構成する。混合溶液をスピンコータあるいはロールコー
ターによって塗布し、その際にセラミック・フィラーを
配線３、４上には存在させないようにする。
Description
【０００１】
【産業上の利用分野】本発明は、半導体装置の製造方
法、より詳しくは、半導体装置の下側配線と上側配線と
を絶縁しかつ平坦化を図る層間絶縁膜の形成方法に関す
る。
法、より詳しくは、半導体装置の下側配線と上側配線と
を絶縁しかつ平坦化を図る層間絶縁膜の形成方法に関す
る。
【０００２】
【従来の技術】ＬＳＩ、ＶＬＳＩなどの半導体装置では
多層配線構造が用いられており、配線間の絶縁性を保つ
だけでなく、凹凸のある下地を滑らかに覆って平坦化す
る絶縁膜（層間絶縁膜）の形成が重要である。近年の平
坦化技術では、この絶縁膜にＳＯＧ（Spin On Glass)膜
を使用することが多くなっている。ＳＯＧ膜は、基本的
には、SiOx を溶媒に溶解した溶液をスピンコート法で
基板上に塗布し、乾燥し、加熱して酸化シリコンに変化
させることで形成されている。
多層配線構造が用いられており、配線間の絶縁性を保つ
だけでなく、凹凸のある下地を滑らかに覆って平坦化す
る絶縁膜（層間絶縁膜）の形成が重要である。近年の平
坦化技術では、この絶縁膜にＳＯＧ（Spin On Glass)膜
を使用することが多くなっている。ＳＯＧ膜は、基本的
には、SiOx を溶媒に溶解した溶液をスピンコート法で
基板上に塗布し、乾燥し、加熱して酸化シリコンに変化
させることで形成されている。
【０００３】
【発明が解決しようとする課題】しかしながら、ＳＯＧ
膜はスピンコートによる塗布形成膜のために、下地配線
パターンの粗密によって、膜厚のばらつきが生じる。例
えば、半導体基板の絶縁層の上に予めアルミニウムの各
種パターン（４×４μｍの小パターン〜１２８×１２８
μｍの大パターン）を形成しておいて、その上に一般的
なＳＯＧをスピンコートし、熱処理して、パターン上の
ＳＯＧ膜の厚さを測定し、下地パターン依存率として算
出した結果が図１に示すように得られる。
膜はスピンコートによる塗布形成膜のために、下地配線
パターンの粗密によって、膜厚のばらつきが生じる。例
えば、半導体基板の絶縁層の上に予めアルミニウムの各
種パターン（４×４μｍの小パターン〜１２８×１２８
μｍの大パターン）を形成しておいて、その上に一般的
なＳＯＧをスピンコートし、熱処理して、パターン上の
ＳＯＧ膜の厚さを測定し、下地パターン依存率として算
出した結果が図１に示すように得られる。
【０００４】なお、下地パターン依存性＝パターン上膜
厚／平板上膜厚×１００〔％〕このことを図解したの
が、図２であり、半導体基板１上の絶縁層２の上に大き
なパターン３と小さなパターン４とがあり、全体をＳＯ
Ｇ膜５が覆っている。そして、大パターン３上のＳＯＧ
膜は小パターン４上のＳＯＧ膜よりも厚くなっている。
厚／平板上膜厚×１００〔％〕このことを図解したの
が、図２であり、半導体基板１上の絶縁層２の上に大き
なパターン３と小さなパターン４とがあり、全体をＳＯ
Ｇ膜５が覆っている。そして、大パターン３上のＳＯＧ
膜は小パターン４上のＳＯＧ膜よりも厚くなっている。
【０００５】図１および図２からも分かるように、広い
パターン上には厚く塗布形成され、孤立した狭いパター
ン上には薄く塗布形成されるという膜厚の不均一が生じ
てしまうのが欠点である。このような下地パターンによ
る配線上の膜厚の違いは、その後のリソグラフィーにお
けるフォーカス深度、コンタクトホール形成エッチング
時でのアンダーエッチングあるいはオーバーエッチン
グ、層間容量のばらつきといった障害を招く。
パターン上には厚く塗布形成され、孤立した狭いパター
ン上には薄く塗布形成されるという膜厚の不均一が生じ
てしまうのが欠点である。このような下地パターンによ
る配線上の膜厚の違いは、その後のリソグラフィーにお
けるフォーカス深度、コンタクトホール形成エッチング
時でのアンダーエッチングあるいはオーバーエッチン
グ、層間容量のばらつきといった障害を招く。
【０００６】高平坦化性を考慮してＳＯＧ膜を厚くする
場合には、下地パターン依存性はますます助長されて大
きくなってしまうので、この依存性を解消することが求
められている。そこで、ＳＯＧ膜の下地依存性を小さく
する方法として、次のようなもの（１）〜（４）が考え
られる。
場合には、下地パターン依存性はますます助長されて大
きくなってしまうので、この依存性を解消することが求
められている。そこで、ＳＯＧ膜の下地依存性を小さく
する方法として、次のようなもの（１）〜（４）が考え
られる。
【０００７】（１）ＳＯＧ膜形成後、広いパターン上で
厚くなった部分をエッチングし、膜厚差をできるだけ小
さくする方法。 （２）配線の間にダミー配線パターンを配置して、パタ
ーン粗密自身を無くす方法。 （３）全体に塗布膜厚を薄くし、下地パターン依存性を
抑える方法。
厚くなった部分をエッチングし、膜厚差をできるだけ小
さくする方法。 （２）配線の間にダミー配線パターンを配置して、パタ
ーン粗密自身を無くす方法。 （３）全体に塗布膜厚を薄くし、下地パターン依存性を
抑える方法。
【０００８】（４）ＳＯＧ溶液に微粉末を添加して流動
性を抑える方法。 しかしながら、（１）および（２）の方法は有効である
が、工程が複雑化してしまう。特に、（２）の方法では
配線容量に問題が生じてしまう。（３）の方法では、平
坦化の働きを犠牲にすることであり、段差の大きな場合
には採用できない。そして、（４）の方法は平坦化には
効果があるが、下地パターン依存性にはほとんど効果が
ない。
性を抑える方法。 しかしながら、（１）および（２）の方法は有効である
が、工程が複雑化してしまう。特に、（２）の方法では
配線容量に問題が生じてしまう。（３）の方法では、平
坦化の働きを犠牲にすることであり、段差の大きな場合
には採用できない。そして、（４）の方法は平坦化には
効果があるが、下地パターン依存性にはほとんど効果が
ない。
【０００９】本発明の目的は、上述した方法よりも平坦
化塗布材料（ＳＯＧ膜）の下地パターン依存性を小さく
し、配線上のＳＯＧ膜厚をより均一にすることのできる
絶縁膜形成方法を提供することであり、そのことによっ
て、層間容量、コンタクトホール形成、リソグラフィー
におけるフォーカス深度などでの信頼性を高めることで
ある。
化塗布材料（ＳＯＧ膜）の下地パターン依存性を小さく
し、配線上のＳＯＧ膜厚をより均一にすることのできる
絶縁膜形成方法を提供することであり、そのことによっ
て、層間容量、コンタクトホール形成、リソグラフィー
におけるフォーカス深度などでの信頼性を高めることで
ある。
【００１０】
【課題を解決するための手段】上述の目的が、半導体基
板上の絶縁層と、該絶縁層上に形成された配線とを覆う
絶縁膜を形成する方法において、ＳＯＧ膜のソース溶液
に、配線の高さの２分の１以上から1.５倍以下の径のセ
ラミック・フィラーを混合し、該混合溶液を塗布して絶
縁膜を形成することを特徴とする半導体装置の絶縁膜の
形成方法によって達成される。
板上の絶縁層と、該絶縁層上に形成された配線とを覆う
絶縁膜を形成する方法において、ＳＯＧ膜のソース溶液
に、配線の高さの２分の１以上から1.５倍以下の径のセ
ラミック・フィラーを混合し、該混合溶液を塗布して絶
縁膜を形成することを特徴とする半導体装置の絶縁膜の
形成方法によって達成される。
【００１１】混合溶液をスピンコート法によって塗布
し、その際にセラミック・フィラーを配線上には存在さ
せないようにし、そのために、混合溶液におけるフィラ
ーとＳＯＧ膜のソース溶液との割合を９：１〜７：３に
することが好ましい。また、混合溶液をロールコーター
を用いて塗布し、その際にセラミック・フィラーを配線
上には存在させないようにすることが好ましい。
し、その際にセラミック・フィラーを配線上には存在さ
せないようにし、そのために、混合溶液におけるフィラ
ーとＳＯＧ膜のソース溶液との割合を９：１〜７：３に
することが好ましい。また、混合溶液をロールコーター
を用いて塗布し、その際にセラミック・フィラーを配線
上には存在させないようにすることが好ましい。
【００１２】そして、セラミック・フィラーにシリカま
たはボロンナイトライドを用いるのが好ましい。
たはボロンナイトライドを用いるのが好ましい。
【００１３】
【作用】本発明に係る方法では、セラミック・フィラー
を混合したＳＯＧ溶液を用いているが、配線間の凹所の
みにセラミック・フィラーを配置して、配線上にはセラ
ミック・フィラーを存在させない。このセラミック・フ
ィラーは平坦化だけでなく、小さい配線パターンでのＳ
ＯＧ膜を従来よりも厚く形成するのに寄与する。そのた
めに、セラミック・フィラーの径は、配線高さ（段差）
の１／２〜1.５倍であり、１／２よりも小さいと、凹部
のＳＯＧの溜り量が少なくなり、平坦性が悪化し、一
方、1.５倍よりも大きいと、このフィラーが新たな段差
を招きかつ同じく平坦性が悪化する。
を混合したＳＯＧ溶液を用いているが、配線間の凹所の
みにセラミック・フィラーを配置して、配線上にはセラ
ミック・フィラーを存在させない。このセラミック・フ
ィラーは平坦化だけでなく、小さい配線パターンでのＳ
ＯＧ膜を従来よりも厚く形成するのに寄与する。そのた
めに、セラミック・フィラーの径は、配線高さ（段差）
の１／２〜1.５倍であり、１／２よりも小さいと、凹部
のＳＯＧの溜り量が少なくなり、平坦性が悪化し、一
方、1.５倍よりも大きいと、このフィラーが新たな段差
を招きかつ同じく平坦性が悪化する。
【００１４】セラミック・フィラーを混合したＳＯＧ溶
液を塗布するには、スピンコート法を採用することがで
きるが、セラミック・フィラーとＳＯＧ溶液との割合を
適切に設定しないと、配線上にフィラーが付着してしま
うことになるので、９：１〜７：３の範囲が好ましい。
また、セラミック・フィラーを混合したＳＯＧ溶液を塗
布するには、ロールコータを使用してフィラーを配線上
から押し出しながら行えば良い。
液を塗布するには、スピンコート法を採用することがで
きるが、セラミック・フィラーとＳＯＧ溶液との割合を
適切に設定しないと、配線上にフィラーが付着してしま
うことになるので、９：１〜７：３の範囲が好ましい。
また、セラミック・フィラーを混合したＳＯＧ溶液を塗
布するには、ロールコータを使用してフィラーを配線上
から押し出しながら行えば良い。
【００１５】セラミック・フィラーの材料としては、ア
ルミナ、チタニア、シリカ、ボロンナイトライドなどを
用いることが可能であるが、ＳＯＧ溶液との馴染み、低
誘電率であることを考慮してシリカおよびボロンナイト
ライドが好ましい。さらに、ボロンナイトライドは熱伝
導性が良く、かつ誘電率がより低いので望ましい。
ルミナ、チタニア、シリカ、ボロンナイトライドなどを
用いることが可能であるが、ＳＯＧ溶液との馴染み、低
誘電率であることを考慮してシリカおよびボロンナイト
ライドが好ましい。さらに、ボロンナイトライドは熱伝
導性が良く、かつ誘電率がより低いので望ましい。
【００１６】
【実施例】以下、添付図面を参照して、本発明の実施態
様例および比較例によって本発明を詳細に説明する。 例１（スピンコーティング法の場合） 先ず、ＳＯＧ膜のソース溶液（アルコキシシランの加水
分解物アルコール溶液）とセラミック・フィラー（テト
ラエトキシシランより製造したセラミック・フィラー）
と用意し、フィラーをソース溶液に混合する。その混合
割合を下記表１のようにする。
様例および比較例によって本発明を詳細に説明する。 例１（スピンコーティング法の場合） 先ず、ＳＯＧ膜のソース溶液（アルコキシシランの加水
分解物アルコール溶液）とセラミック・フィラー（テト
ラエトキシシランより製造したセラミック・フィラー）
と用意し、フィラーをソース溶液に混合する。その混合
割合を下記表１のようにする。
【００１７】
【表１】
【００１８】フィラー混合ＳＯＧ溶液をスピンコーティ
ングする基板として、図３（ａ）〜（ｃ）に示すよう
に、通常工程にしたがって、シリコン半導体基板１を熱
酸化して絶縁層（SiO2層）２を形成し、その上にアルミ
ニウム配線の大パターン３および小パターン４を形成し
たものを用意する。該基板を回転させながら、フィラー
混合ＳＯＧ溶液を基板上に滴下する。滴下当初は回転速
度が遅いので、図３（ａ）に示すように、フィラー７お
よびＳＯＧ溶液５が全面に塗布される。所定の回転速度
にした時に、図３（ｂ）に示すように、配線パターン３
および４の上からフィラー７を遠心力で飛ばして除く。
配線パターンの間の凹所にはフィラー７がＳＯＧ溶液５
と共に残っている。そして、滴下を停止かつ基板の回転
も停止すると、図３（ｃ）に示すように、配線パターン
３および４の上にＳＯＧ溶液５のみが残り、配線パター
ン間にフィラー７およびＳＯＧ溶液５が残る。そして、
大パターン３上のＳＯＧ溶液厚さと小パターン４上のＳ
ＯＧ溶液厚さとはほぼ等しくなっている。次に、乾燥
し、熱処理（４００〜７００℃）を施して、ＳＯＧ膜を
形成することになる。このようにして、層間絶縁膜の平
坦化および配線パターン上の均一性が達成できる。
ングする基板として、図３（ａ）〜（ｃ）に示すよう
に、通常工程にしたがって、シリコン半導体基板１を熱
酸化して絶縁層（SiO2層）２を形成し、その上にアルミ
ニウム配線の大パターン３および小パターン４を形成し
たものを用意する。該基板を回転させながら、フィラー
混合ＳＯＧ溶液を基板上に滴下する。滴下当初は回転速
度が遅いので、図３（ａ）に示すように、フィラー７お
よびＳＯＧ溶液５が全面に塗布される。所定の回転速度
にした時に、図３（ｂ）に示すように、配線パターン３
および４の上からフィラー７を遠心力で飛ばして除く。
配線パターンの間の凹所にはフィラー７がＳＯＧ溶液５
と共に残っている。そして、滴下を停止かつ基板の回転
も停止すると、図３（ｃ）に示すように、配線パターン
３および４の上にＳＯＧ溶液５のみが残り、配線パター
ン間にフィラー７およびＳＯＧ溶液５が残る。そして、
大パターン３上のＳＯＧ溶液厚さと小パターン４上のＳ
ＯＧ溶液厚さとはほぼ等しくなっている。次に、乾燥
し、熱処理（４００〜７００℃）を施して、ＳＯＧ膜を
形成することになる。このようにして、層間絶縁膜の平
坦化および配線パターン上の均一性が達成できる。
【００１９】図３（ａ）〜（ｃ）の場合は、本発明に係
る方法に沿った塗布であったが、ＳＯＧ溶液の割合が高
くなる（６：４以上）と、表１に示すように、配線パタ
ーン上にフィラーが付着存在することになる。このよう
な状態では、ＳＯＧ膜の平坦化が図れない。 例２（ロールコーターによる塗布の場合） 例１と同じ基板を用いて、塗布装置としてスピンコータ
の代わりにローラコータを使用する。図４（ａ）に示す
ように、ロール９を回転させながら、該ロール前方に滴
下したフィラー混合ＳＯＧ溶液を押し伸ばし、フィラー
７をロール９前方へ押し、ＳＯＧ溶液５をロール後方で
大パターン３上の残す。配線パターン３および４間で、
図３（ｂ）に示すように、フィラー７およびＳＯＧ溶液
５を凹所に埋め込む。そして、基板全体にわたってロー
ルにより、図３（ｃ）に示すように、配線パターン上に
はフィラーなしで凹所のみにフィラー７を存在させてＳ
ＯＧ溶液を塗布する。この場合も、大パターン３上のＳ
ＯＧ溶液厚さと小パターン４上のＳＯＧ溶液厚さとはほ
ぼ等しくなっている。次に、乾燥し、熱処理（４００〜
７００℃）を施して、ＳＯＧ膜を形成することになる。
このようにして、層間絶縁膜の平坦化および配線パター
ン上の均一性が達成できる。
る方法に沿った塗布であったが、ＳＯＧ溶液の割合が高
くなる（６：４以上）と、表１に示すように、配線パタ
ーン上にフィラーが付着存在することになる。このよう
な状態では、ＳＯＧ膜の平坦化が図れない。 例２（ロールコーターによる塗布の場合） 例１と同じ基板を用いて、塗布装置としてスピンコータ
の代わりにローラコータを使用する。図４（ａ）に示す
ように、ロール９を回転させながら、該ロール前方に滴
下したフィラー混合ＳＯＧ溶液を押し伸ばし、フィラー
７をロール９前方へ押し、ＳＯＧ溶液５をロール後方で
大パターン３上の残す。配線パターン３および４間で、
図３（ｂ）に示すように、フィラー７およびＳＯＧ溶液
５を凹所に埋め込む。そして、基板全体にわたってロー
ルにより、図３（ｃ）に示すように、配線パターン上に
はフィラーなしで凹所のみにフィラー７を存在させてＳ
ＯＧ溶液を塗布する。この場合も、大パターン３上のＳ
ＯＧ溶液厚さと小パターン４上のＳＯＧ溶液厚さとはほ
ぼ等しくなっている。次に、乾燥し、熱処理（４００〜
７００℃）を施して、ＳＯＧ膜を形成することになる。
このようにして、層間絶縁膜の平坦化および配線パター
ン上の均一性が達成できる。
【００２０】
【発明の効果】以上説明したように、本発明に係る層間
絶縁膜（ＳＯＧ膜）の形成方法では、セラミック・フィ
ラーを配線パターン間の凹所内のみに配置して平坦化を
良くするだけでなく、配線の小（狭い）パターンの上の
ＳＯＧ膜厚を大（広い）パターン上のＳＯＧ膜厚程度に
厚くすることが可能となる。従って、従来の塗布平坦化
材料での下地パターン依存性は解消され、配線の幅（サ
イズ）にかかわりなく配線上にほぼ均一厚さの層間絶縁
膜（ＳＯＧ膜）を形成することができる。リソグラフィ
ーにおけるフォーカス深度、コンタクトホール形成の安
定化が図れる。また、セラミック・フィラーに低誘電率
の材料を用いることができ、半導体装置の性能および信
頼性向上も図れる。
絶縁膜（ＳＯＧ膜）の形成方法では、セラミック・フィ
ラーを配線パターン間の凹所内のみに配置して平坦化を
良くするだけでなく、配線の小（狭い）パターンの上の
ＳＯＧ膜厚を大（広い）パターン上のＳＯＧ膜厚程度に
厚くすることが可能となる。従って、従来の塗布平坦化
材料での下地パターン依存性は解消され、配線の幅（サ
イズ）にかかわりなく配線上にほぼ均一厚さの層間絶縁
膜（ＳＯＧ膜）を形成することができる。リソグラフィ
ーにおけるフォーカス深度、コンタクトホール形成の安
定化が図れる。また、セラミック・フィラーに低誘電率
の材料を用いることができ、半導体装置の性能および信
頼性向上も図れる。
【図面の簡単な説明】
【図１】ＳＯＧ膜の下地パターン依存性を示すグラフで
ある。
ある。
【図２】従来のスピンコート法でのＳＯＧ塗膜を有する
半導体基板の概略断面図出ある。
半導体基板の概略断面図出ある。
【図３】（ａ）は本発明に係る形成方法でのフィラー混
合ＳＯＧ溶液の滴下当初の半導体基板の概略断面図であ
り、（ｂ）は回転で配線パターン上のフィラーを飛ばし
ている状態の半導体基板の概略断面図であり、（ｃ）は
塗布終了時のＳＯＧ膜を有する半導体基板の概略断面図
である。
合ＳＯＧ溶液の滴下当初の半導体基板の概略断面図であ
り、（ｂ）は回転で配線パターン上のフィラーを飛ばし
ている状態の半導体基板の概略断面図であり、（ｃ）は
塗布終了時のＳＯＧ膜を有する半導体基板の概略断面図
である。
【図４】（ａ）は本発明に係る形成方法でのロールコー
タによるフィラー混合ＳＯＧ溶液からロール回転で配線
パターン上のフィラーを押し出している状態の半導体基
板の概略断面図であり、（ｂ）はロール回転で配線パタ
ーン凹所にフィラーおよびＳＯＧ溶液を充填している状
態の半導体基板の概略断面図であり、（ｃ）は塗布終了
時のＳＯＧ膜を有する半導体基板の概略断面図である。
タによるフィラー混合ＳＯＧ溶液からロール回転で配線
パターン上のフィラーを押し出している状態の半導体基
板の概略断面図であり、（ｂ）はロール回転で配線パタ
ーン凹所にフィラーおよびＳＯＧ溶液を充填している状
態の半導体基板の概略断面図であり、（ｃ）は塗布終了
時のＳＯＧ膜を有する半導体基板の概略断面図である。
１…半導体基板 ２…絶縁層 ３…大パターン ４…小パターン ５…ＳＯＧ溶液 ７…フィラー ９…ロール
Claims (5)
- 【請求項１】 半導体基板上の絶縁層と、該絶縁層上に
形成された配線とを覆う絶縁膜を形成する方法におい
て、ＳＯＧ膜のソース溶液に、前記配線の高さの２分の
１以上から1.５倍以下の径のセラミック・フィラーを混
合し、該混合溶液を塗布して絶縁膜を形成することを特
徴とする半導体装置の絶縁膜の形成方法。 - 【請求項２】 前記混合溶液をスピンコート法によって
塗布し、その際に前記セラミック・フィラーを前記配線
上には存在させないことを特徴とする請求項１記載の方
法。 - 【請求項３】 前記混合溶液におけるフィラーとＳＯＧ
膜のソース溶液との割合が９：１〜７：３であることを
特徴とする請求項２記載の方法。 - 【請求項４】 前記混合溶液をロールコーターを用いて
塗布し、その際に前記セラミック・フィラーを前記配線
上には存在させないことを特徴とする請求項１記載の方
法。 - 【請求項５】 前記セラミック・フィラーにシリカまた
はボロンナイトライドを用いることを特徴とする請求項
１記載の方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP24501492A JPH0697298A (ja) | 1992-09-14 | 1992-09-14 | 半導体装置の絶縁膜の形成方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP24501492A JPH0697298A (ja) | 1992-09-14 | 1992-09-14 | 半導体装置の絶縁膜の形成方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0697298A true JPH0697298A (ja) | 1994-04-08 |
Family
ID=17127297
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP24501492A Withdrawn JPH0697298A (ja) | 1992-09-14 | 1992-09-14 | 半導体装置の絶縁膜の形成方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0697298A (ja) |
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0644590A2 (en) * | 1993-09-20 | 1995-03-22 | Fujitsu Limited | Method for planarizing a semiconductor surface and devices manufactured by the method |
| US5801092A (en) * | 1997-09-04 | 1998-09-01 | Ayers; Michael R. | Method of making two-component nanospheres and their use as a low dielectric constant material for semiconductor devices |
| WO1998050945A3 (en) * | 1997-05-07 | 1999-03-11 | Daniel J Skamser | Low density film for low dielectric constant applications |
| US6218318B1 (en) * | 1997-02-05 | 2001-04-17 | Fujitsu Limited | Semiconductor device having a porous insulation film |
| KR100326813B1 (ko) * | 1999-12-30 | 2002-03-04 | 박종섭 | 반도체소자의 층간절연막 형성방법 |
| JP2006215086A (ja) * | 2005-02-01 | 2006-08-17 | Sharp Corp | アクティブマトリクス基板およびそれを備えた表示装置 |
| JP2012009820A (ja) * | 2010-05-21 | 2012-01-12 | Napura:Kk | 電子デバイス及びその製造方法 |
-
1992
- 1992-09-14 JP JP24501492A patent/JPH0697298A/ja not_active Withdrawn
Cited By (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0644590A2 (en) * | 1993-09-20 | 1995-03-22 | Fujitsu Limited | Method for planarizing a semiconductor surface and devices manufactured by the method |
| EP0644590A3 (en) * | 1993-09-20 | 1996-03-13 | Fujitsu Ltd | Method for planarizing the semiconductor surface and devices produced by this method. |
| US6218318B1 (en) * | 1997-02-05 | 2001-04-17 | Fujitsu Limited | Semiconductor device having a porous insulation film |
| WO1998050945A3 (en) * | 1997-05-07 | 1999-03-11 | Daniel J Skamser | Low density film for low dielectric constant applications |
| US5801092A (en) * | 1997-09-04 | 1998-09-01 | Ayers; Michael R. | Method of making two-component nanospheres and their use as a low dielectric constant material for semiconductor devices |
| KR100326813B1 (ko) * | 1999-12-30 | 2002-03-04 | 박종섭 | 반도체소자의 층간절연막 형성방법 |
| JP2006215086A (ja) * | 2005-02-01 | 2006-08-17 | Sharp Corp | アクティブマトリクス基板およびそれを備えた表示装置 |
| JP2012009820A (ja) * | 2010-05-21 | 2012-01-12 | Napura:Kk | 電子デバイス及びその製造方法 |
| US9685394B2 (en) | 2010-05-21 | 2017-06-20 | Napra Co., Ltd. | Electronic device and manufacturing method therefor |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5633534A (en) | Integrated circuit with enhanced planarization | |
| US7557420B2 (en) | Low temperature process for polysilazane oxidation/densification | |
| US5883006A (en) | Method for making a semiconductor device using a flowable oxide film | |
| CN1218381C (zh) | 增加低介电层涂布能力的方法 | |
| EP0262024A1 (en) | Planarization method | |
| JPH0799237A (ja) | 集積回路の製造方法 | |
| US5453406A (en) | Aspect ratio independent coating for semiconductor planarization using SOG | |
| US5094900A (en) | Self-aligned sloped contact | |
| JP3152788B2 (ja) | 半導体装置の製造方法 | |
| US5517062A (en) | Stress released VLSI structure by the formation of porous intermetal layer | |
| JPH0697298A (ja) | 半導体装置の絶縁膜の形成方法 | |
| US20030054616A1 (en) | Electronic devices and methods of manufacture | |
| US6020265A (en) | Method for forming a planar intermetal dielectric layer | |
| US6638878B2 (en) | Film planarization for low-k polymers used in semiconductor structures | |
| JP2003124309A (ja) | 銅デュアルダマシンプロセスにおけるビア及びトレンチの製造方法 | |
| JP3127983B2 (ja) | 半導体装置の製造方法 | |
| TW445586B (en) | Method to form metal interconnects of semiconductor | |
| JPH08222550A (ja) | 塗布絶縁膜の平坦化方法 | |
| JP4022790B2 (ja) | 絶縁膜及びその形成方法 | |
| JPH08316311A (ja) | 半導体集積回路装置の製造方法および製造装置 | |
| JPH0637069A (ja) | 半導体装置の製造方法 | |
| JPH0265256A (ja) | 半導体装置の製造方法 | |
| JPH1174348A (ja) | 半導体装置およびその製造方法 | |
| JPH0982799A (ja) | 配線基板およびその製造方法 | |
| JP4245446B2 (ja) | 半導体素子の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 19991130 |