JPH0696907A - Manufacture of chip varistor - Google Patents
Manufacture of chip varistorInfo
- Publication number
- JPH0696907A JPH0696907A JP4243449A JP24344992A JPH0696907A JP H0696907 A JPH0696907 A JP H0696907A JP 4243449 A JP4243449 A JP 4243449A JP 24344992 A JP24344992 A JP 24344992A JP H0696907 A JPH0696907 A JP H0696907A
- Authority
- JP
- Japan
- Prior art keywords
- glass
- sintered body
- chip varistor
- glass frit
- film thickness
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Abstract
Description
【０００１】[0001]
【産業上の利用分野】本発明は、電圧非直線抵抗体とし
て機能する積層型チップバリスタの製造方法に関し、詳
細には焼結体の表面にガラス膜を形成する際の膜厚を均
一化でき、ひいては不良品率を低減して品質に対する信
頼性を向上できるようにした製造方法に関する。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a method of manufacturing a laminated chip varistor functioning as a voltage non-linear resistor, and more specifically, it can uniformize the film thickness when forming a glass film on the surface of a sintered body. Furthermore, the present invention relates to a manufacturing method capable of reducing the defective product rate and improving the reliability of quality.
【０００２】[0002]
【従来の技術】近年、コンピュータ機器等の小型化，薄
型化が進むなかで、これに搭載されるバリスタ等の各種
電子部品においても小型化，ＳＭＴ（表面実装）化への
対応が要請されている。このような要請に対して、ディ
スク型バリスタでは、その構造上小型化，ＳＭＴ化に対
応できないことから、このディスク型に代わるものとし
て積層型のチップバリスタが提案されている（例えば、
特公昭58-23921号公報参照) 。ところでこのチップバリ
スタは、ＺｎＯ等を主成分とする半導体セラミックを高
温焼成してなる焼結体から構成されていることから、回
路基板に実装する際のフラックスや還元性雰囲気等によ
り焼結体の表面酸化膜が還元され易く、その結果表面リ
ークによる絶縁抵抗の劣化が問題となる。特に近年で
は、ＰＨの低い水溶性フラックスが多用されており、こ
の場合は焼結体の表面酸化膜が完全に溶解してしまうと
いう問題がある。2. Description of the Related Art In recent years, as computer equipment has become smaller and thinner, various electronic parts such as varistor mounted therein are required to be smaller and SMT (surface mount). There is. In response to such a request, a disc-type varistor cannot support downsizing and SMT due to its structure, and therefore a multilayer chip varistor has been proposed as an alternative to the disc-type varistor (for example,
(See Japanese Patent Publication No. 58-23921). By the way, since this chip varistor is composed of a sintered body obtained by firing a semiconductor ceramic containing ZnO or the like as a main component at a high temperature, the chip varistor may be changed by a flux or a reducing atmosphere when mounted on a circuit board. The surface oxide film is easily reduced, resulting in a problem of deterioration of insulation resistance due to surface leakage. Particularly in recent years, a water-soluble flux having a low PH is often used, and in this case, there is a problem that the surface oxide film of the sintered body is completely dissolved.
【０００３】このようなフラックスにより焼結体が還元
するのを防止するために本件発明者らは、先に上記焼結
体の表面に耐還元特性に優れたガラス膜を形成すること
を提案した（例えば、特願平１−313904号参照) 。これ
は、焼結体とガラスフリットとをポット内に収容し、こ
のポットを回転させながらガラスの軟化点以上の温度に
加熱することにより、上記ガラスフリットを焼結体の表
面部分に浸透拡散させる方法である。このガラス膜によ
ってフラックスに対する耐環境性を向上でき、表面リー
クによる絶縁抵抗の劣化を防止できる。In order to prevent the sintered body from being reduced by such a flux, the present inventors have previously proposed to form a glass film having excellent reduction resistance on the surface of the sintered body. (See, for example, Japanese Patent Application No. 1-313904). This is because the sintered body and the glass frit are housed in a pot, and the pot is rotated and heated to a temperature equal to or higher than the softening point of the glass so that the glass frit permeates and diffuses into the surface portion of the sintered body. Is the way. This glass film can improve the environmental resistance to the flux and prevent the deterioration of the insulation resistance due to the surface leak.
【０００４】[0004]
【発明が解決しようとする課題】しかしながら、上記従
来の製造方法によるチップバリスタでは、ガラス膜の膜
厚にばらつきがあることから、この膜厚の薄い部分が還
元されて表面リークが生じ易くなっており、それだけ不
良品率が増えることから、品質に対する信頼性が低いと
いう問題点があり、この点での改善が要請されている。However, in the chip varistor according to the above-mentioned conventional manufacturing method, since the film thickness of the glass film varies, the thin film portion is reduced and surface leakage easily occurs. However, there is a problem that the reliability of quality is low because the defective product rate increases accordingly, and improvement in this respect is required.
【０００５】本発明は上記従来の問題点を解決するため
になされたもので、ガラス膜の膜厚を均一化でき、ひい
ては不良品率を低減して品質に対する信頼性を向上でき
るチップバリスタの製造方法を提供することを目的とし
ている。The present invention has been made in order to solve the above-mentioned conventional problems, and manufactures a chip varistor capable of uniformizing the film thickness of the glass film, reducing the defective product rate, and improving the reliability of quality. It is intended to provide a way.
【０００６】[0006]
【課題を解決するための手段】本件発明者らは、ガラス
膜の膜厚が不均一になる原因について検討したところ、
従来方法ではガラスフリットの粒子にばらつきがあり、
これが焼結体表面に拡散浸透する際の膜厚に悪影響を与
えていることに着目した。そこでガラスフリットを分級
してその効果を確認するための実験を行ったところ、分
級したガラスフリットを用いた場合は従来の方法に比べ
て膜厚が均一化することが判明した。このことから、粒
子の大きさが揃ったガラスフリットを拡散させることに
よって上述の要請に応えられることに想到し、本発明を
成したものである。Means for Solving the Problems The inventors of the present invention have investigated the cause of the nonuniform film thickness of the glass film.
In the conventional method, there are variations in the particles of the glass frit,
We paid attention to the fact that this has an adverse effect on the film thickness when it diffuses and permeates the surface of the sintered body. Then, an experiment was conducted to classify the glass frit and confirm the effect, and it was found that the film thickness becomes uniform when the classified glass frit is used as compared with the conventional method. From this, it is thought that the above-mentioned demand can be met by diffusing the glass frit having the uniform particle size, and the present invention has been accomplished.
【０００７】そこで本発明は、半導体セラミック層と内
部電極とを交互に積層した後一体焼結して焼結体を形成
し、該焼結体と、分級を行った均一な粒度からなるガラ
スフリットとを容器内に収容し、該容器を回転させつつ
上記ガラスフリットを加熱し、これにより上記焼結体の
外表面部分にガラス膜を形成したことを特徴とするチッ
プバリスタの製造方法である。In view of the above, the present invention provides a glass frit having a uniform particle size obtained by classifying semiconductor ceramic layers and internal electrodes alternately and then integrally sintering to form a sintered body. Is contained in a container, the glass frit is heated while the container is rotated, and thereby a glass film is formed on the outer surface portion of the sintered body, which is a method for manufacturing a chip varistor.
【０００８】ここで、上記ガラスフリットは、各メッシ
ュごとにふるい分けて分級することとなるが、この使用
する粒度の大きさについては特に限定するものではな
い。ちなみに、ガラスフリットの粒度が小さいほどガラ
スの膜厚は厚くなるが、この膜厚を大きくし過ぎると外
部電極と内部電極との接触不良が生じる場合がある。そ
の結果、制限電圧が上昇することから、採用するガラス
粉末の種類に応じて粒度を選定する必要がある。Here, the glass frit is classified by sieving for each mesh, but the size of the particles used is not particularly limited. Incidentally, the smaller the particle size of the glass frit, the thicker the film thickness of the glass, but if this film thickness is made too large, poor contact between the external electrode and the internal electrode may occur. As a result, the limiting voltage increases, so it is necessary to select the particle size according to the type of glass powder used.
【０００９】[0009]
【作用】本発明に係るチップバリスタの製造方法によれ
ば、分級を行ったガラスフリットと焼結体とを加熱し、
これによりガラス膜を形成したので、均一な粒度からな
るガラスフリットを焼結体に浸透拡散させることから、
ガラス膜の膜厚を均一化でき、ひいてはフラックス等に
よる還元を確実に防止できる。その結果、良品率を向上
でき、品質に対する信頼性を向上できる。According to the chip varistor manufacturing method of the present invention, the classified glass frit and the sintered body are heated,
Since the glass film is formed by this, since the glass frit having a uniform particle size is permeated and diffused into the sintered body,
The thickness of the glass film can be made uniform, and eventually reduction by flux or the like can be reliably prevented. As a result, the non-defective rate can be improved and the reliability of quality can be improved.
【００１０】[0010]
【実施例】以下、本発明の実施例を図について説明す
る。図１及び図２は本発明の一実施例による積層型チッ
プバリスタの製造方法及び該方法により得られたチップ
バリスタを説明するための図である。まず、本実施例の
チップバリスタの構造について説明する。図１におい
て、本実施例のチップバリスタ１は、直方体状のもの
で、半導体セラミック層２と内部電極３とを交互に積層
するとともに、これの上面，下面にダミー用セラミック
層６を重ねて積層体を形成し、該積層体を一体焼結して
焼結体４を形成して構成されている。Embodiments of the present invention will be described below with reference to the drawings. 1 and 2 are views for explaining a method of manufacturing a laminated chip varistor according to an embodiment of the present invention and a chip varistor obtained by the method. First, the structure of the chip varistor of this embodiment will be described. In FIG. 1, a chip varistor 1 of the present embodiment has a rectangular parallelepiped shape, and semiconductor ceramic layers 2 and internal electrodes 3 are alternately laminated, and dummy ceramic layers 6 are laminated on the upper and lower surfaces thereof. A sintered body 4 is formed by forming a body and integrally sintering the laminated body.
【００１１】また上記各内部電極３の一端面３ａは焼結
体４の左, 右端面４ａ，４ｂに交互に露出しており、他
の端面はセラミック層２の内側に位置して焼結体４内に
埋設されている。さらに、上記焼結体４の左, 右端面４
ａ，４ｂには外部電極５が形成されており、該外部電極
５は上記各内部電極３の一端面３ａに電気的に接続され
ている。Further, one end face 3a of each internal electrode 3 is alternately exposed to the left and right end faces 4a and 4b of the sintered body 4, and the other end faces are located inside the ceramic layer 2 and the sintered body is exposed. It is buried in 4. Furthermore, the left and right end faces 4 of the sintered body 4 are
External electrodes 5 are formed on a and 4b, and the external electrodes 5 are electrically connected to one end faces 3a of the internal electrodes 3.
【００１２】また、上記焼結体４の表面部分にはガラス
膜７が被覆形成されている。このガラス膜７は、ふるい
により分級された均一な粒子からなるガラスフリット
と、上記焼結体４とを円形磁器ポット内に収容し、この
ポットを回転させながら上記ガラスフリットの軟化点以
上の温度に加熱することによって形成されたものであ
る。これにより上記ガラス膜７は均一化した膜厚となっ
ている。The surface of the sintered body 4 is covered with a glass film 7. The glass film 7 contains a glass frit made of uniform particles classified by a sieve and the sintered body 4 in a circular porcelain pot, and while rotating the pot, a temperature not lower than the softening point of the glass frit. It is formed by heating to. As a result, the glass film 7 has a uniform film thickness.
【００１３】次に、本実施例のチップバリスタ１の一製
造方法について説明する。まず、原料として、純度99％
のＺｎＯ(97.5mol％) に、Ｂｉ2 Ｏ3 ，Ｃｏ2 Ｏ 3 ，Ｍ
ｎＯ，Ｓｂ2 Ｏ3 をそれぞれ0.5 mol ％,0.5mol ％,1.0
mol ％,0.5mol ％の割合で添加混合し、このセラミック
原料に純水を加えてボールミルで24時間混合する。次
に、これをろ過, 乾燥させて造粒した後、800 ℃で２時
間仮焼成し、この後再度粉砕して原料粉末を形成する。Next, one manufacture of the chip varistor 1 of this embodiment
The manufacturing method will be described. First, as raw material, purity 99%
ZnO (97.5mol%) with Bi2O3, Co2O 3, M
nO, Sb2O30.5 mol%, 0.5 mol%, 1.0
Add and mix mol% and 0.5mol% of this ceramic
Pure water is added to the raw material and mixed by a ball mill for 24 hours. Next
Then, after filtering, drying and granulating, it is at 800 ℃ for 2 hours.
It is calcined for a while and then pulverized again to form a raw material powder.
【００１４】次いで、上記原料粉末に純水を加えてボー
ルミルで微粉砕し、この微粉末をろ過, 乾燥させた後、
これをポリブチラール系バインダとともに溶媒中に分散
させてスラリーを形成する。このスラリーをドクターブ
レード法により厚さ50μm のセラミックグリーンシート
を形成し、このグリーンシートを所定寸法の大きさに打
ちぬいて複数のセラミック層２，６を形成する。Next, pure water was added to the above raw material powder and finely pulverized with a ball mill. The fine powder was filtered and dried,
This is dispersed in a solvent together with a polybutyral binder to form a slurry. A ceramic green sheet having a thickness of 50 μm is formed from this slurry by a doctor blade method, and this green sheet is punched into a predetermined size to form a plurality of ceramic layers 2 and 6.
【００１５】次に、Ａｇ−Ｐｄ（７：３）合金からなる
導電ペーストを作成し、このペーストを上記セラミック
層２の上面にスクリーン印刷して内部電極３を形成す
る。この内部電極３はこれの一端面３ａのみがセラミッ
ク層２の端縁まで延び、残りの端面はセラミック層２の
内側に位置するように形成する。Next, a conductive paste made of Ag-Pd (7: 3) alloy is prepared, and the paste is screen-printed on the upper surface of the ceramic layer 2 to form the internal electrodes 3. The internal electrode 3 is formed so that only one end surface 3a thereof extends to the end edge of the ceramic layer 2 and the remaining end surface is located inside the ceramic layer 2.
【００１６】次に、図２に示すように、上記セラミック
層２と内部電極３とが交互に重なり、かつ各内部電極３
の一端面３ａがセラミック層２の左, 右端縁に互い違い
に位置するよう積層し、さらにこれの上面，下面にダミ
ー用セラミック層６を重ねる。次いでこれの積層方向に
２ton/cm2 の圧力を加えて圧着して積層体を形成し、こ
の積層体を所定寸法にカットする。この後、この積層体
を900 ℃で２時間焼成して焼結体４を得る。Next, as shown in FIG. 2, the ceramic layers 2 and the internal electrodes 3 are alternately overlapped, and each internal electrode 3 is formed.
Are laminated so that one end surface 3a of the ceramic layer 2 is alternately located on the left and right end edges of the ceramic layer 2, and the dummy ceramic layers 6 are further laminated on the upper and lower surfaces thereof. Then, a pressure of 2 ton / cm 2 is applied in the stacking direction to perform pressure bonding to form a stack, and the stack is cut into a predetermined size. Then, this laminated body is fired at 900 ° C. for 2 hours to obtain a sintered body 4.
【００１７】次に、ホウケイ酸亜鉛ガラス粉末をふるい
にかけて各メッシュごとに分級する。例えば、＃140 以
上, ＃140 〜＃200,＃200 〜＃390,＃390 〜＃630,＃63
0 以下の５種類にふるい分ける。これら分級したガラス
粉末を円形磁器ポット内に入れるとともに、該ポット内
に上記焼結体４を収容する。そして磁器ポットを例えば
20rpm で回転させながら、上記ガラス粉末の軟化点以上
の800 ℃に所定時間加熱して熱処理を施す。すると、上
記ガラス粉末が焼結体４の表面部分に浸透拡散し、これ
により均一化した膜厚のガラス膜７が形成される。Then, zinc borosilicate glass powder is sieved to classify each mesh. For example, # 140 or above, # 140 to # 200, # 200 to # 390, # 390 to # 630, # 63
0 Sort into the following 5 types. The classified glass powder is put in a circular porcelain pot, and the sintered body 4 is placed in the pot. And the porcelain pot
While rotating at 20 rpm, heat treatment is performed by heating at 800 ° C., which is higher than the softening point of the above glass powder, for a predetermined time. Then, the above glass powder permeates and diffuses into the surface portion of the sintered body 4, thereby forming the glass film 7 having a uniform film thickness.
【００１８】最後に、上記焼結体４の左, 右端面４ａ，
４ｂにＡｇペーストを塗布した後、これを650 ℃で10分
間焼き付けて外部電極５を形成する。これにより、本実
施例の積層型チップバリスタ１が製造される。Finally, the left and right end surfaces 4a of the sintered body 4 are
After coating Ag paste on 4b, it is baked at 650 ° C. for 10 minutes to form the external electrode 5. As a result, the multilayer chip varistor 1 of this embodiment is manufactured.
【００１９】[0019]
【表１】 [Table 1]
【００２０】表１は、上述した製造方法により得られた
チップバリスタ１の効果を確認するために行った試験結
果を示す。この試験は、上記ホウケイ酸亜鉛ガラス粉末
を＃140 以上, ＃140 〜＃200,＃200 〜＃390,＃390 〜
＃630,＃630 以下の５種類に分級し、各分級ごとのガラ
ス膜からなるチップバリスタを製造した。そしてこの実
施例試料を、250 ℃に加熱した水溶性フラックス内に10
秒間浸漬した後、洗浄し、この処理前と処理後の絶縁抵
抗を測定して両者を比較した。この測定個数は各ロット
1000個で、このなかで絶縁抵抗が50％以上に低下した個
数を調べた。また、比較するために、ホウケイ酸亜鉛ガ
ラス粉末を分級しないでそのまま用いた試料についても
同様の試験を行った。さらにガラス膜をコーティングし
ていない試料についても同様の試験を行った。Table 1 shows the results of tests conducted to confirm the effect of the chip varistor 1 obtained by the above-mentioned manufacturing method. This test is based on the above zinc borosilicate glass powder # 140 or above, # 140 ~ # 200, # 200 ~ # 390, # 390 ~
# 630, # 630 Classifying into the following five types, a chip varistor made of a glass film for each classification was manufactured. Then, this example sample was placed in a water-soluble flux heated to 250 ° C.
After soaking for 2 seconds, the substrate was washed and the insulation resistance before and after this treatment was measured to compare the two. This measurement number is for each lot
With 1000 pieces, the number in which the insulation resistance decreased to 50% or more was examined. For comparison, a similar test was performed on a sample of zinc borosilicate glass powder which was used as it was without classification. Further, the same test was conducted on the sample not coated with the glass film.
【００２１】表１からも明らかなように、ガラスコート
をしない試料の場合は、すべての試料に絶縁抵抗劣化が
生じている。またガラス粉末を分級しないで用いた試料
の場合は、1000個中17個に絶縁抵抗劣化が生じており、
不良品率が２％となっている。これに対して、分級を行
ったガラス粉末を用いた本実施例試料の場合は、＃140
以上で２個、＃140 〜＃200,＃200 〜＃390 でそれぞれ
１個、＃390 〜＃630及び＃630 以下では０個となって
おり、不良品率が0.3 ％以下と大幅に低減できている。
このように、分級を行ったガラス粉末を用いることによ
りガラス膜７の膜厚を均一化でき、ひいてはフラックス
等による還元を防止でき、品質に対する信頼性を向上で
きることがわかる。As is clear from Table 1, in the case of the samples without glass coating, the insulation resistance was deteriorated in all the samples. Also, in the case of the sample used without classifying the glass powder, insulation resistance deterioration occurred in 17 out of 1000 pieces,
The defective product rate is 2%. On the other hand, in the case of the sample of this example using the classified glass powder, # 140
With the above, 2 pieces, 1 piece each for # 140 to # 200, # 200 to # 390, and 0 pieces for # 390 to # 630 and # 630 or less, the defect rate can be greatly reduced to 0.3% or less. ing.
As described above, it can be understood that the use of the classified glass powder makes it possible to make the film thickness of the glass film 7 uniform, prevent the reduction due to the flux or the like, and improve the reliability of the quality.
【００２２】[0022]
【発明の効果】以上のように本発明に係るチップバリス
タの製造方法によれば、分級を行ったガラスフリットと
焼結体とを加熱し、これにより焼結体の表面部分にガラ
ス膜を形成したので、ガラス膜の膜厚を均一化でき、ひ
いてはフラックス等による還元を確実に防止でき、それ
だけ品質に対する信頼性を向上できる効果がある。As described above, according to the method of manufacturing the chip varistor of the present invention, the classified glass frit and the sintered body are heated to form a glass film on the surface portion of the sintered body. Therefore, there is an effect that the film thickness of the glass film can be made uniform, and reduction by flux or the like can be surely prevented, and the reliability of the quality can be improved accordingly.
【図１】本発明の一実施例方法により得られたチップバ
リスタを示す断面図である。FIG. 1 is a sectional view showing a chip varistor obtained by a method according to an embodiment of the present invention.
【図２】上記実施例の製造方法を説明するための分解斜
視図である。FIG. 2 is an exploded perspective view for explaining the manufacturing method of the above embodiment.
１ チップバリスタ ２ セラミック層 ３ 内部電極 ４ 焼結体 ７ ガラス膜 1 Chip Varistor 2 Ceramic Layer 3 Internal Electrode 4 Sintered Body 7 Glass Film
───────────────────────────────────────────────────── フロントページの続き (72)発明者 米田 康信 京都府長岡京市天神２丁目26番10号 株式 会社村田製作所内 (72)発明者 後 外茂昭 京都府長岡京市天神２丁目26番10号 株式 会社村田製作所内 ─────────────────────────────────────────────────── ─── Continuation of the front page (72) Inventor Yasunobu Yoneda 2-26-10 Tenjin Tenjin, Nagaokakyo-shi, Kyoto Stock Company Murata Manufacturing Co., Ltd. (72) Inventor Shigeaki Gosou 2-26-10 Tenjin Nagaokakyo, Kyoto Stock Murata Manufacturing Co., Ltd.
Claims (1)
に積層した後一体焼結して焼結体を形成し、該焼結体
と、分級を行ったガラスフリットとを容器内に収容し、
該容器を回転させつつ上記ガラスフリットの軟化点以上
の温度で加熱することにより、上記焼結体の外表面部分
にガラス膜を形成したことを特徴とするチップバリスタ
の製造方法。1. A semiconductor ceramic layer and internal electrodes are alternately laminated and then integrally sintered to form a sintered body, and the sintered body and a classified glass frit are housed in a container,
A method for manufacturing a chip varistor, characterized in that a glass film is formed on an outer surface portion of the sintered body by heating the container at a temperature equal to or higher than the softening point of the glass frit while rotating the container.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4243449A JPH0696907A (en) | 1992-09-11 | 1992-09-11 | Manufacture of chip varistor |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4243449A JPH0696907A (en) | 1992-09-11 | 1992-09-11 | Manufacture of chip varistor |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0696907A true JPH0696907A (en) | 1994-04-08 |
Family
ID=17104051
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP4243449A Pending JPH0696907A (en) | 1992-09-11 | 1992-09-11 | Manufacture of chip varistor |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0696907A (en) |
Cited By (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0708457A1 (en) * | 1994-10-19 | 1996-04-24 | Matsushita Electric Industrial Co., Ltd. | Electronic component and method for fabricating the same |
| US6604276B2 (en) * | 2000-12-11 | 2003-08-12 | Amotech Co., Ltd. | Method for fabricating a chip-type varistor having a glass coating layer |
| JP2007242706A (en) * | 2006-03-06 | 2007-09-20 | Tdk Corp | Method of manufacturing ceramic electronic component |
| JP2007242995A (en) * | 2006-03-10 | 2007-09-20 | Matsushita Electric Ind Co Ltd | Laminated ceramic electronic component and its manufacturing method |
| KR100822932B1 (en) * | 2006-12-19 | 2008-04-17 | 주식회사 아모텍 | Low capacitance chip device and method of manufacturing the same |
| JP2008098300A (en) * | 2006-10-10 | 2008-04-24 | Koa Corp | Zinc oxide based laminated chip varistor, and manufacturing method thereof |
| JP2008513982A (en) * | 2004-09-15 | 2008-05-01 | エプコス アクチエンゲゼルシャフト | Barista |
| JP2008124514A (en) * | 2008-02-13 | 2008-05-29 | Taiyo Yuden Co Ltd | Ceramic element and manufacturing method of same |
| JP2010027730A (en) * | 2008-07-16 | 2010-02-04 | Tdk Corp | Ceramic multilayer electronic component and manufacturing method thereof |
| JP2012230973A (en) * | 2011-04-25 | 2012-11-22 | Kyocera Corp | Multilayer ceramic capacitor |
| JP2016122855A (en) * | 2011-12-16 | 2016-07-07 | エプコス アーゲーＥｐｃｏｓ Ａｇ | Electrical component and manufacturing method of the same |
| WO2024079963A1 (en) * | 2022-10-12 | 2024-04-18 | 株式会社村田製作所 | Electronic component and film forming method |
-
1992
- 1992-09-11 JP JP4243449A patent/JPH0696907A/en active Pending
Cited By (17)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0708457A1 (en) * | 1994-10-19 | 1996-04-24 | Matsushita Electric Industrial Co., Ltd. | Electronic component and method for fabricating the same |
| US5750264A (en) * | 1994-10-19 | 1998-05-12 | Matsushita Electric Industrial Co., Inc. | Electronic component and method for fabricating the same |
| US5866196A (en) * | 1994-10-19 | 1999-02-02 | Matsushita Electric Industrial Co., Ltd. | Electronic component and method for fabricating the same |
| US6604276B2 (en) * | 2000-12-11 | 2003-08-12 | Amotech Co., Ltd. | Method for fabricating a chip-type varistor having a glass coating layer |
| JP4755648B2 (en) * | 2004-09-15 | 2011-08-24 | エプコス アクチエンゲゼルシャフト | Barista |
| JP2008513982A (en) * | 2004-09-15 | 2008-05-01 | エプコス アクチエンゲゼルシャフト | Barista |
| US8130071B2 (en) | 2004-09-15 | 2012-03-06 | Epcos Ag | Varistor comprising an insulating layer produced from a loading base glass |
| JP2007242706A (en) * | 2006-03-06 | 2007-09-20 | Tdk Corp | Method of manufacturing ceramic electronic component |
| JP2007242995A (en) * | 2006-03-10 | 2007-09-20 | Matsushita Electric Ind Co Ltd | Laminated ceramic electronic component and its manufacturing method |
| JP2008098300A (en) * | 2006-10-10 | 2008-04-24 | Koa Corp | Zinc oxide based laminated chip varistor, and manufacturing method thereof |
| KR100822932B1 (en) * | 2006-12-19 | 2008-04-17 | 주식회사 아모텍 | Low capacitance chip device and method of manufacturing the same |
| JP2008124514A (en) * | 2008-02-13 | 2008-05-29 | Taiyo Yuden Co Ltd | Ceramic element and manufacturing method of same |
| JP4682214B2 (en) * | 2008-02-13 | 2011-05-11 | 太陽誘電株式会社 | Ceramic element and manufacturing method thereof |
| JP2010027730A (en) * | 2008-07-16 | 2010-02-04 | Tdk Corp | Ceramic multilayer electronic component and manufacturing method thereof |
| JP2012230973A (en) * | 2011-04-25 | 2012-11-22 | Kyocera Corp | Multilayer ceramic capacitor |
| JP2016122855A (en) * | 2011-12-16 | 2016-07-07 | エプコス アーゲーＥｐｃｏｓ Ａｇ | Electrical component and manufacturing method of the same |
| WO2024079963A1 (en) * | 2022-10-12 | 2024-04-18 | 株式会社村田製作所 | Electronic component and film forming method |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN108461292B (en) | Multilayer ceramic capacitor | |
| EP0156489B1 (en) | Ceramic glass material, capacitor made therefrom and method of making the same | |
| JPH0696907A (en) | Manufacture of chip varistor | |
| US6791163B2 (en) | Chip electronic component | |
| JP3254399B2 (en) | Multilayer chip varistor and method of manufacturing the same | |
| JP2001110232A (en) | Conductive paste and semiconductor ceramic electronic parts | |
| JPH03173402A (en) | Chip varistor | |
| JPH053131A (en) | Multilayer ceramic capacitor and manufacture thereof | |
| KR20040038782A (en) | Chip shaped electronic device and a method of producing the same | |
| JP2013115426A (en) | Multilayer ceramic electronic component and fabrication method thereof | |
| JP4111340B2 (en) | Chip-type electronic components | |
| JP3043826B2 (en) | Varistor ink composition | |
| JPH11307312A (en) | Laminated varistor and manufacture thereof | |
| JPH11340090A (en) | Manufacture of grain boundary insulated multilayer ceramic capacitor | |
| KR100385689B1 (en) | Sintered ferrite body and laminated ferrite component | |
| JP2021108325A (en) | Multilayer coil component | |
| JPH0547513A (en) | Manufacture of laminated type varistor | |
| JPH0536503A (en) | Laminated varistor | |
| KR20080001917A (en) | An electrode paste for lead free spot-welding and a method of thereof | |
| JP4466567B2 (en) | Semiconductor ceramic electronic component and manufacturing method thereof | |
| JPH0547209A (en) | Conductor composite and ceramic base using the same | |
| JPH11273995A (en) | Laminated ceramic electronic part and its manufacture | |
| US20220328230A1 (en) | Coil component | |
| JP3006208B2 (en) | Manufacturing method of chip type varistor | |
| JP2969666B2 (en) | Manufacturing method of multilayer ceramic capacitor |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20020326 |