JPH0691928A

JPH0691928A - 複数ビーム走査記録装置

Info

Publication number: JPH0691928A
Application number: JP4271219A
Authority: JP
Inventors: Hideki Morikawa; 秀樹森川
Original assignee: Dainippon Screen Manufacturing Co Ltd
Current assignee: Dainippon Screen Manufacturing Co Ltd
Priority date: 1992-09-14
Filing date: 1992-09-14
Publication date: 1994-04-05

Abstract

(57)【要約】【目的】マトリックス状に配置された各発光素子の駆
動タイミング制御を簡単に実現でき、しかも制御系の小
型化・簡易化を図る。【構成】８０本のビームの露光データＩＤは、ライト
アドレスカウンタ１４により、それぞれ対応する行の制
御部１００〜１０００のラインメモリに順次書き込まれ
る。露光データＩＤの読出しは、アウトスタート信号Ｏ
ＴＳＴ、リードクロックＲＣＫに基づき開始される。そ
の際、各制御部１００〜１０００のリードアドレスカウ
ンタは、オフセットアドレスからカウントを開始する。
その結果、２行目の露光データの読出し開始は１行目に
対して８クロックだけ遅延しており、１０行目は７２ク
ロック分遅延している。各行について、リードアドレス
カウンタはビーム８本の露光データＩＤを１クロック毎
に読出し、８個の列用ラッチに転送する。各露光データ
は、露光位置用クロックＥＴに応じて各レーザーダイオ
ードに印加される。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】この発明は、複数ビーム走査記録
装置に適用されるものであり、特に各ビームの駆動タイ
ミング制御に関するものである。

【０００２】

【従来の技術】画像データにより変調された光ビームを
感光材に走査・露光することにより画像データを記録す
る装置に於いては、記録速度向上の観点から、複数個の
レーザーダイオードを用意し、且つ複数のビームを同時
に走査する方法が利用されている。その様な装置におい
て利用される複数ビームの配列（レーザーダイオードの
配置）や各ビームの駆動方法としては、特開昭５４−３
８１３０号公報に開示された技術がある。

【０００３】本従来技術では、各記録スポット間に隙間
が生じない様にするため、主走査方向に対してある角度
（０°、９０°、１８０°を除く）をなす直線上に、し
かも隣接する様に、各ビームを配列している。係る配列
を採用した場合には、各ビームの出力タイミングを、当
該ビームと基準となるビーム間の主走査方向における位
置ズレ量に応じた遅延時間τだけ遅延させることが必要
となる。

【０００４】そこで、本従来技術では、各レーザーダイ
オードのドライブ回路毎に遅延回路を設け、この遅延回
路によって相当する遅延時間τを実現せしめている。

【０００５】

【発明が解決しようとする課題】従来技術で述べた様な
ビーム配列を有する複数ビーム走査記録装置において
は、各ビーム毎に遅延回路を設けて出力タイミングを遅
延させる方法が、一般的に行われている。この方法は簡
易であり、ビーム数が数本（＜１０本）と比較的少な
く、しかも各ビームの遅延量が数クロック（＜１０クロ
ック）程度と比較的少ない場合には、有用な技術であ
る。

【０００６】しかし、最近では、記録速度の更なる向上
の要請からビーム数が増大する傾向にあり、ビーム数が
数十本と多い場合には、それに対応して遅延回路の数も
数十個となる。しかも遅延量が多くなるため、遅延回路
自身も複雑化する。この様に、ビーム数（信号数）が増
大するにつれて遅延量は一層多くなり、遅延回路は膨大
なものとなる。従って、ビーム数が増加する場合には、
当該従来技術は十分に対応できなくなるという問題点が
発生していた。

【０００７】本発明は係る問題点を克服すべくなされた
ものであり、多数の発光素子（各発光素子の位置は、相
互にずれている）を備えた走査記録装置においても、各
発光素子の駆動タイミングの制御を簡単に実現でき、当
該制御部分の構造を肥大化させない実用的な技術を提供
しようとするものである。

【０００８】

【課題を解決するための手段】この発明の第１の構成
は、主走査方向に対して傾きを持つ直線（主走査方向に
平行及び垂直方向を除く。）上にビームが配列される様
に配置されたｍ個（ｍ≧２）の発光素子を備え、感光材
上へ主走査方向に当該発光素子より出射されたｍ個のビ
ームを走査して画像データを記録する複数ビーム走査記
録装置において、（ａ）ｍ個の発光素子毎に設けられた
書き込み可能なｍ個のメモリと、（ｂ）ｍ個の発光素子
にそれぞれ印加すべき画像データを、ｍ個のメモリに同
一のアドレスから順次に書き込むための書き込み制御手
段と、（ｃ）ｍ個のメモリ毎に設けられており、当該メ
モリに対応する発光素子とｍ個の発光素子の内で基準位
置に配置された発光素子との主走査方向の距離に相当す
るオフセットアドレスを記憶するオフセットアドレス記
憶手段と、（ｄ）タイミングパルスを発生する手段と、
（ｅ）オフセットアドレスに応じた値を初期値としてタ
イミングパルスをカウントし、当該カウント結果を読み
出しアドレスとして、ｍ個のメモリの内、該当するメモ
リから画像データを読出し当該発光素子に与える読出し
制御手段とを備えている。

【０００９】この発明の第２の構成は、主走査方向に対
して傾きを持つ直線（主走査方向に平行及び垂直方向を
除く。）上にビームが配列される様に配置されたｍ個
（ｍ≧２）の発光素子を備え、感光材上を主走査方向に
当該発光素子より出射されたｍ個のビームを走査して画
像データを記録する複数ビーム走査記録装置において、
（ａ）ｍ個の発光素子毎に設けられた書き込み可能なｍ
個のメモリと、（ｂ）ｍ個の発光素子にそれぞれ印加す
べき画像データを、ｍ個のメモリに順次に書き込むため
の指令を発する指令発生手段と、（ｃ）ｍ個のメモリ毎
に設けられており、当該メモリに対応する発光素子とｍ
個の発光素子の内で基準位置に配置された発光素子との
主走査方向の距離に相当するオフセットアドレスを記憶
しており、指令に応じて、当該メモリのアドレスのうち
当該オフセットアドレスに相当するアドレスから順次画
像データを書き込む書き込み制御手段と、（ｄ）ｍ個の
メモリの画像データ読出しを先頭のアドレスから同時に
開始してｍ個の発光素子へ画像データをそれぞれ供給す
る読出し制御手段とを備えている。

【００１０】

【作用】この発明の第１の構成では、ｍ個のメモリのそれぞ
れについて、次の動作が行われる。先ず、書き込み制御
手段は、対応する画像データを当該メモリの同一のアド
レスから順次書き込む。一方、読出し制御手段は、基準
位置に配された発光素子との主走査方向の距離に相当す
るオフセットアドレスを初期値としてタイミングパルス
のカウントを行い、そのカウント結果を読み出しアドレ
スとして、当該メモリから画像データを読出し、対応す
る発光素子に画像データを印加する。

【００１１】その結果、当該発光素子に画像データが印
加されるタイミングは、基準位置に配置された発光素子
にその画像データが印加されるタイミングと比較して、
当該オフセットアドレスに相当する時間だけ遅延するこ
とになる。

【００１２】上記動作が全てのメモリについて行われる
結果、ｍ個のビームを感光材上に照射した際に生じるｍ
個のビームスポットは、全て副走査方向（主走査方向に
垂直な方向）に一列に配列される。

【００１３】この発明の第２の構成では、ｍ個のメ
モリのそれぞれについて、次の動作が行われる。先ず、
指令発生手段が、メモリへ対応する画像を書き込む様に
指令を発する。この指令を受けて、書き込み制御手段
は、メモリ内のオフセットアドレスに相当するアドレス
内に当該画像データを記憶する。係る動作がｍ個のメモ
リ全てについて実行される。

【００１４】画像データの読出しは、読出し制御手段に
より、ｍ個のメモリ全てについて同時に開始される。従
って、オフセットアドレスが最も大きいメモリから基準
位置に配置された発光素子に対するメモリ（オフセット
アドレス最小）まで順次、画像データが読出される。そ
の結果、各発光素子に画像データが印加されるタイミン
グは、基準位置に配置された発光素子のタイミングと比
較して、当該オフセットアドレスに相当する時間だけ遅
延することになる。これにより、感光材上のｍ個のビー
ムスポットは、全て副走査方向に一列に配列される。

【００１５】

【実施例】

Ａ．複数ビーム走査記録装置の走査部図４は、複数ビーム走査記録装置の走査部の機械的構成
を模式的に示した平面図である。シリンダ３は、その中
心軸を回転軸として、主走査方向Ｘと逆方向−Ｘに回転
する。その回転駆動機構は、ここでは図示されていな
い。又、シリンダ３の回転軸の先端部にはロータリーエ
ンコーダ４が設置されており、シリンダ３の回転に同期
したｚパルスを出力する。又、シリンダ３の表面上に
は、感光材（フィルム）２が真空吸引により貼付されて
いる。

【００１６】一方、露光ヘッド２０は、ガイド５に沿っ
て副走査方向Ｙへ移動しつつ、感光材２を照射し、露光
する。ここで、露光ヘッド２０の副走査方向Ｙへの移動
は、シリンダ３の１回転に連動して行われる。当該露光
ヘッド２０は、後述する通り、８０個のレーザーダイオ
ードを備えている。従って、シリンダ３が１回転する毎
に、８０ライン分の画像データが感光材２上に記録され
ることとなる。

【００１７】Ｂ．光源の配置と遅延量前述の通り、本実施例では、８０個のレーザーダイオー
ドが露光ヘッド２０の光源を形成している。この様な多
数のレーザーダイオードを副走査方向Ｙに一列に配置す
ることは、現実的でない。何故ならば、露光に際して
は、各レーザーダイオードから出射されたレーザービー
ムを縮小光学系を介して所望のビーム径、ビーム間ピッ
チにまで縮小する必要があり、当該縮小光学系を構成す
るレンズ等の寸法にも自ずから限度があるためである。

【００１８】そこで、本実施例では、図９に示される光
源配置を採用している。この配置により、光源寸法の小
型化を図ることができ、実用に供し得る光源を実現でき
る。

【００１９】ここで図９は、８０個のレーザーダイオー
ドを有する光源ユニットの正面図を示しており、図中、
斜線を施した各丸０１〜８０は、それぞれレーザーダイ
オードＬＤ１〜ＬＤ８０ないしはその出射ビームｂ１〜
ｂ８０を表している。即ち、８０個の出射ビームｂ１〜
ｂ８０は、主走査方向Ｘに対して角度θだけ傾いた１０
行８列のマトリックスを形成している。しかも、同一列
内に属する両隣りのビーム間ピッチ（例えば、ビームｂ
１とｂ２）は、主走査方向Ｘに対してピッチΔｘ、副走
査方向Ｙに対してピッチΔｙである。

【００２０】ここで両ピッチΔｙ、Δｘは、Δｙ：Δｘ
＝１：２ⁿ（ｎ≧０）の関係を満足する様に設定され
る。ｎの値については、原理上、０以上の整数であれば
いかなる値でも良いこととなるが、各レーザーダイオー
ドＬＤ１〜ＬＤ８０の駆動タイミング制御を考慮すれ
ば、ｎ＝２（１：４）、ｎ＝３（１：８）又はｎ＝４
（１：１６）が適当である。特に、光源部全体の寸法
（縮小光学系のレンズ径、倍率等を含む）や、一般的な
データ転送バスが８ｂｉｔを基本としている点等を考え
合わせると、ｎ＝３（１：８）が最適であると考えられ
る。よって、本実施例では、Δｙ：Δｘ＝１：８となる
様に光源が構成されている。

【００２１】但し、この様な構成を用いることにより、
次の様な問題が生じる。即ち、同一行内に属する８個の
レーザーダイオードに関しては、同時に駆動しても各ビ
ームは副走査方向Ｙに等ピッチで感光材２上に投影され
るが、異なる行に属するレーザーダイオード同士（例え
ば、ビームｂ１とｂ２）を同時に駆動した場合には、副
走査方向Ｙに一列に投影されないことになる。そのた
め、各行毎に各レーザーダイオードの駆動タイミングを
変える必要が生じる。具体的には、次の通りである。

【００２２】第１行目の各レーザーダイオードを主走査
方向Ｘの基準とすれば、第２行目の各レーザーダイオー
ドについては第１行目のレーザーダイオードよりも８ク
ロックだけ遅延して駆動する必要がある。第３行目、第
４行目、…についても同様に考えれば良く、結局、第１
０行目のレーザーダイオードについては７２クロック分
だけ遅延させれば良いこととなる。この様な遅延量を実
現し得る部分が後述する「駆動タイミング制御部」であ
り、本発明の核心部分である。

【００２３】尚、図９の光源ユニットは、次の通り組立
てられる。同図において、基台ブロック２１の両側に
は、それぞれ２組の位置決めピン２２、２３（１０個／
組）が設けられている。しかも、各位置決めピン２２、
２３は、共に、ピッチΔｙ、Δｘで、傾きθの直線上と
なる様に設定されている。又、１０個のステー２４が用
意される。各ステー２４には等ピッチで８個の孔が設け
られており、各孔中にレーザーダイオードが組み込まれ
ている。従って、１０個のステー２４をそれぞれ位置決
めピン２２、２３を介して基台ブロック２１に取付けて
ゆくことにより、角度θで傾いた１０×８のマトリック
ス状ビーム配列が構成されることとなる。

【００２４】Ｃ．駆動タイミング制御部の構成図１は、駆動タイミング制御部１０と露光ヘッド２
０との関係を示したブロック図である。ワークステーシ
ョン１（ＲＩＰ等でも良い）からは、露光データＩＤ
（パラレル信号）の他、転送開始信号ＬＳＴやデータス
トローブ信号ＳＴＢ等の制御信号が駆動タイミング制御
部１０へ送信される。露光データＩＤは、１ライン（ビ
ーム１本）についてのＯＮ／ＯＦＦ信号（ビートマップ
データ）であり、８ｂｉｔ単位で送られる。一方、転送
開始信号ＬＳＴ及びデータストローブ信号ＳＴＢは、露
光データＩＤを駆動タイミング制御部１０に書き込む際
に用いられるクロックである。

【００２５】又、ロータリーエンコーダ４のｚパルス信
号が駆動タイミング制御部１０に入力される。

【００２６】駆動タイミング制御部１０は書き込まれた
露光データＩＤを読出し（この時点で、各レーザーダイ
オードＬＤ１〜ＬＤ８０毎に所望の遅延量が実現されて
いる）、上記露光位置用クロックのタイミングで駆動信
号Ｖ１〜Ｖ８０を対応する各ドライブ回路ＤＲＣ１〜Ｄ
ＲＣ８０へ出力する。各ドライブ回路ＤＲＣ１〜ＤＲＣ
８０は、それぞれレーザーダイオードＬＤ１〜ＬＤ８０
に接続されている。

【００２７】図２は、駆動タイミング制御部１０の
電気的構成を示すブロック図である。同図に示す通り、
駆動タイミング制御部１０は、更に各行毎に制御部１０
０〜１０００を有しており、後述する通り、送信されて
来る露光データＩＤは各行毎に対応する制御部１００〜
１０００に書き込まれる。

【００２８】一方、転送開始信号ＬＳＴ及びデータスト
ローブ信号ＳＴＢはシーケンスコントロール１３に入力
される。このシーケンスコントロール１３は、当該駆動
タイミング制御部１０内における動作（書き込み・読出
し・露光）を制御するための中心部分である。即ち、シ
ーケンスコントロール１３からは、露光データＩＤを書
き込むためのタイミング信号ＣＫ１がライトアドレスカ
ウンタ１４へ出力され、ライトアドレスカウンタ１４は
当該タイミング信号ＣＫ１に応じてライトアドレス信号
ＷＡを各行の制御部１００〜１０００へ出力する。

【００２９】一方、ｚパルス信号は露光タイミング発生
回路１５に於いて逓倍され、露光位置用クロックＥＴが
作成される。この露光位置用クロックＥＴは、一旦シー
ケンスコントロール１３に入力される。露光データＩＤ
の読出し時には、シーケンスコントロール１３はタイミ
ング信号ＣＫ２を露光タイミング発生回路１５へ発し、
露光タイミング発生回路１５は、当該タイミング信号Ｃ
Ｋ２に応じて、アウトスタート信号ＯＴＳＴ及び露光位
置用クロックＥＴを各行の制御部１００〜１０００へ出
力する。尚、露光位置用クロックＥＴは直接に各行の制
御部１００〜１０００に与えられる他、一旦１／８分周
器１６を介してリードクロックＲＣＫに分周した上で、
各制御部１００〜１０００へ与えられる。

【００３０】尚、ＣＰＵ１１は、メモリ１２に格納され
ている１０個のオフセットアドレスを、対応する各行の
制御部１００〜１０００へ入力するためのものである。

【００３１】図３は、１行目制御部１００の電気的
構成を示したブロック図である。２行目の制御部２００
〜１０行目制御部１０００についても、１行目制御部１
００と同様の構成を有しているため、ここでは１行目制
御部１００を代表して説明する。

【００３２】本制御部１００内において中核をなす部分
は、ラインメモリ１１０であり、ラインメモリ１１０
は、２つのラインメモリＬ１、Ｌ２（８ｂｉｔ構成）を
有している。これは、露光データの書き込み・読出しの
効率をアップするため、即ち、一方のラインメモリ（例
えばＬ１）に露光データＩＤ１（ここでは、１行目に属
する各レーザーダイオードの露光データをＩＤ１と記
す）を書き込んでいる間に、他方のラインメモリ（例え
ばＬ２）に書き込まれた露光データＩＤ１を読み出すこ
ととするためである。この結果、ラインメモリ１１０へ
の読み書きは完全に独立することとなる。各ラインメモ
リＬ１、Ｌ２は、アドレス端子Ａとしてライトアドレス
端子Ｗ、リードアドレス端子Ｒを有しており、切替信号
ＣＳによって、各ラインメモリＬ１、Ｌ２における書き
込みと読出しとが相互に切替えられる。

【００３３】一方、１行目リードアドレスカウンタ１２
０は、ラインメモリ１１０から露光データＩＤ１を読み
出すための制御部に該当しており、リードクロックＲＣ
Ｋ及びアウトスタート信号ＯＴＳＴが当該カウンタ１２
０に入力されている。又、当該カウンタ１２０には、オ
フセットアドレスレジスタ１２１が接続されている。こ
のオフセットアドレスレジスタ１２１は、ＣＰＵ１１よ
り与えられる１行目用のオフセットアドレスＯＳ１（Ｏ
Ｓ１：０）を保持している。尚、２行目制御部２００〜
１０行目制御部１０００内の各オフセットアドレスレジ
スタに格納されているオフセットアドレスＯＳ２〜ＯＳ
１０は、それぞれ−１〜−９である。

【００３４】ラインメモリ１１０の出力側には、８個の
ラッチ（１列目ラッチ１３１〜８列目ラッチ１３８）が
接続されており、各ラッチ１３１〜１３８は、１行目リ
ードアドレスカウンタ１２０より発せられるアドレスカ
ウンタ用クロックＡＣＫ１〜ＡＣＫ８（ラインメモリ１
１０から露光データＩＤ１を読み出すためのクロックで
もある）によって制御される。これらのラッチ１３１〜
１３８は、１行目に属する各列のレーザーダイオードＬ
１０、Ｌ２０、…、Ｌ８０用の露光データＩＤ１１０、
…、ＩＤ１８０を格納するためのものである。各ラッチ
１３１〜１３８の出力側には、更にパラレル信号からシ
リアル信号へと露出位置用クロックＥＴに同期して変換
することにより駆動信号Ｖ１０〜Ｖ８０を出力するレジ
スタ１４１〜１４８が接続されている。

【００３５】Ｄ．駆動タイミング制御部の動作露光データの書き込みワークステーション１からの転送指示に基づき、１ビー
ム毎の露光データＩＤが順次、各行の制御部内のライン
メモリ（ここでは、２つのメモリ中、ラインメモリＬ１
に書き込まれるとする）に格納されてゆく。この点を、
図５のタイミングチャートに基づき、詳細に説明する。
尚（ｄ）は時間軸ＴＩＭＥを示している。

【００３６】先ず、１ライン転送開始信号ＬＳＴが１ラ
イン毎に（ビーム１本分毎に）出力される（図５
（ａ））。この１ライン転送開始信号ＬＳＴがオンし
（時刻ｔ₁）、再びオンする（時刻ｔ₂）までの間に、
ビーム１本の露光データＩＤ_ij（ｉ：行番号、ｊ：ビー
ム番号）が８ｂｉｔ単位で同じくワークステーション１
より送信される。更に８ｂｉｔ単位の露光データＩＤ毎
に１パルスを有するストローブ信号ＳＴＢがワークステ
ーション１よりシーケンスコントロール１３へ送信され
る。このストローブ信号ＳＴＢは、当該信号がオンする
タイミング（時刻ｔ₁₁、ｔ₁₂、…）毎に露光データの書
き込みを行う様に指示する信号である。従って、シーケ
ンスコントロール１３は、ストローブ信号ＳＴＢのタイ
ミングに応じてタイミング信号ＣＫ１を出力し、ライト
アドレスカウンタ１４はライトアドレスをカウントアッ
プするとともに、書き込むべきラインメモリ（ビームｊ
が属する行ｉの制御部内のラインメモリＬ１）にライト
アドレス信号ＷＡを送信する。

【００３７】今、図５中、時刻ｔ₁〜ｔ₂の間にビーム
ｂ１の１ライン分の露光データＩＤが送信されて来たも
のとすると、係る時間内に、ビームｂ１の１ライン分の
露光データＩＤが１０行目制御部１０００のラインメモ
リＬ１内のアドレス０から順に書き込まれる。続いて時
刻ｔ₂後に、ビームｂ２の１ライン分の露光データＩＤ
が９行目制御部９００のラインメモリＬ１内のアドレス
０から順に書き込まれる。以下、ビームｂ３〜ｂ１０の
１ライン分の露光データＩＤが、各々８行目制御部８０
０〜１行目制御部１００のラインメモリＬ１内のアドレ
ス０から順に書き込まれる。次に、ビームｂ１１の１ラ
イン分の露光データが、再び１０行目制御部１０００の
ラインメモリＬ１内のアドレス１から順に書き込まれ
る。以下、ビームｂ１２〜ｂ２０の１ライン分の露光デ
ータＩＤが、各々９行目〜１行目制御部９００〜１００
のラインメモリＬ１内のアドレス１から順に書き込まれ
る。この様な書き込み動作がビームｂ８０まで順次行わ
れ、露光データＩＤの書き込みは終了する。

【００３８】従って、例えば、１行目制御部１００のラ
インメモリＬ１（１１０）の各アドレス０〜７には、そ
れぞれビームｂ１０、ｂ２０、ｂ３０、ｂ４０、ｂ５
０、ｂ６０、ｂ７０及びｂ８０の１ライン分の露光デー
タが書き込まれたこととなる。他の行のラインメモリＬ
１に関しても、各アドレス０〜７には、当該行内の各列
のビームの１ライン分の露光データが順次格納されたこ
ととなる。

【００３９】以上により、主走査方向Ｘにおける８０ラ
イン分の露光データＩＤが各ラインメモリＬ１に格納さ
れたので、ライトアドレスカウンタ１４より切替え信号
ＣＳが発せられ、各行目制御部１００、２００、…、１
０００のラインメモリＬ１とＬ２とが切替えられる。即
ち、ラインメモリＬ１のアドレス端子Ａはライトアドレ
ス端子Ｗからリードアドレス端子Ｒに切替えられ、読出
し状態となる一方、ラインメモリＬ２のアドレス端子Ａ
はライトアドレス端子Ｗへ切替えられ、書き込み可能状
態となる。その後、ラインメモリＬ２には、次の８０ラ
イン分の露光データＩＤ（露光ヘッド２０が副走査方向
Ｙへ１ステップ移動した後の主走査方向Ｘの露光デー
タ）が同様に書き込まれる。

【００４０】尚、参考として図７に、１ライン分の露光
データＩＤの概念を明らかとするための説明図を示す。

【００４１】露光データの読出し各ラインメモリに書き込まれた露光データの読出しは、
シーケンスコントロール１３から露光タイミング発生回
路１５を介して発せられるアウトスタート信号ＯＴＳＴ
によって開始される。その際、各行目制御部１００〜１
０００に記憶されているオフセットアドレス（０〜−
９）により、各行毎に必要な遅延量が実現される。以
下、図６のタイミングチャートを用いて、（各行の）ラ
インメモリＬ１に書き込まれた露光データＩＤ１〜ＩＤ
１０を読み出す場合について説明を進める。この場合、
他方のラインメモリＬ２には、新たな露光データＩＤの
書き込みが行われることは、前述した通りである。ま
た、（ｇ）は、時間軸ＴＩＭＥである。

【００４２】先ず、ラインメモリＬ１のアドレス端子Ａ
がリードアドレス端子Ｒに切替わった後、時刻Ｔ₀にお
いて、アウトスタート信号ＯＴＳＴがＨレベルからＬレ
ベルへ立下がる（図６（ａ）参照）。これにより、各行
のリードアドレスカウンタ（１２０、…）はスタンバイ
状態となる。

【００４３】次に、時刻Ｔ₁において、露光位置用クロ
ックＥＴが発する。この露光位置用クロックＥＴは１／
８分周された上で、リードクロックＲＣＫとして、各行
のリードアドレスカウンタ（１２０、…）に送信され
る。これは、各ラインメモリＬ２に書き込まれている露
光データＩＤ１〜ＩＤ１０が８ｂｉｔ単位（８個の描画
点情報を含んでいる）であることによる。尚、露光位置
用クロックＥＴの出力は、感光材２上の露光スタート点
から開始する。各行のリードアドレスカウンタ（１２
０、…）は、このリードクロックＲＣＫを受けてカウン
トを開始する。しかし、各リードアドレスカウンタ（１
２０、…）の動作はオフセットアドレスＯＳによって制
御されているため、各カウンタのカウント開始は次の通
りとなる。

【００４４】即ち、１行目制御部１００のオフセットア
ドレスＯＳ１は０であるから、１行目リードアドレスカ
ウンタ１２０は時刻Ｔ₁よりカウントを開始する。又、
２行目制御部２００のオフセットアドレスＯＳ２は−１
であるから、２行目リードアドレスカウンタは−１＝Ｆ
ＦＦＦ_Hからカウントを開始する。このオフセットアド
レスＯＳ２＝−１は、既述した遅延量、即ち、８クロッ
ク分に相当しているため、２行目リードアドレスカウン
タは図６の時刻Ｔ₂よりカウントを開始することとな
る。同様に３行目リードアドレスカウンタ以下もオフセ
ットアドレスＯＳ３＝−２、ＯＳ４＝−３…からカウン
トを開始する。結局、最後の１０行目リードアドレスカ
ウンタは−９＝ＦＦＦ７_Hからカウントを開始すること
となるので、１０行目制御部１０００内のラインメモリ
Ｌ１からの露光データＩＤ１０の読出しは、１行目リー
ドアドレスカウンタ１２０のカウント時刻Ｔ₁に対して
７２クロック分（１クロック分の時間は、露光位置用ク
ロックＥＴの１周期）遅延した時刻から開始されること
となる。以上のカウント制御によって、各行の所望の遅
延量が実現される。

【００４５】各行のラインメモリＬ１からの露光データ
ＩＤ１〜ＩＤ１０の読出しは、リードクロックＲＣＫの
立上り時刻から次の立上り時刻までの間に行う必要があ
る。又、各ラインメモリＬ１には８本分のビームの露光
データが格納されている。そのため、当該読出しは、当
該時間内に各リードアドレスカウンタ（１２０、…）か
ら出力される８個のアドレスカウンタ用クロックＡＣＫ
１〜ＡＣＫ８によって制御されている。これにより、各
ラインメモリＬ１に格納されている８本のビームの露光
データは順次読出され、各行毎に設けられた８個の列用
ラッチに格納される。

【００４６】例えば、１行目制御部１００における露光
データＩＤ１の読出しは、図６のフローチャートに基づ
けば次の通り行われる。即ち、時刻Ｔ₁₁において、１列
目用のアドレスカウンタ用クロックＡＣＫ１がラインメ
モリＬ１及び１列目ラッチ１３１に出力される。このア
ドレスカウンタ用ＡＣＫ１の立上がりに応じて、１行目
１列目のビームｂ１０の露光データＩＤ１１０（８ｂｉ
ｔ）がラインメモリＬ１のアドレス０番から読出され、
１列目ラッチ１３１に格納される。次に、時刻Ｔ₁₂にお
いては、２列目用のアドレスカウンタ用クロックＡＣＫ
２がラインメモリＬ１及び２列目ラッチ１３２に出力さ
れ、この結果、１行目２列目のビームｂ２０の露光デー
タＩＤ１２０（８ｂｉｔ）がラインメモリＬ１のアドレ
ス１番から読出された上、２列目ラッチ１３２に格納さ
れる。以下、３列目用〜８列目用のアドレスカウンタ用
クロックＡＣＫ３〜ＡＣＫ８が順次出力され、１行目３
列目のビームｂ３０〜１行目８列目のビームｂ８０の各
露光データＩＤ１３０〜ＩＤ１８０がそれぞれ３列目ラ
ッチ１３３〜８列目ラッチ１３８に順次格納される。こ
の様に、８本分の露光データＩＤ１（ＩＤ１１０〜ＩＤ
１８０）が１クロック毎にラインメモリより読出され、
８個のラッチ（レジスタ）１３１〜１３８に各々転送さ
れる。

【００４７】以上の説明は１行目制御部１００における
ものであるが、他の行の制御部２００〜１０００に於い
ても、同様の読出し・転送が行われている。例えば、２
行目制御部２００内では、時刻Ｔ₂₁に於いて１列目アド
レスカウンタ用クロックＡＣＫ１が２行目リードアドレ
スカウンタより出力され、２行目１列目のビームｂ９の
露光データが読出され、１列目ラッチに転送される。
尚、各行のリードアドレスカウンタ（１２０、…）より
出力されるアドレスカウンタ用クロックＡＣＫ１〜ＡＣ
Ｋ８は、各々同期している。従って、前述のカウント制
御によって実現された各行の露光データＩＤ１〜ＩＤ１
０の遅延量は、この読出し・転送時においても保持され
ている。

【００４８】１列目ラッチ（１３１、…）〜８列目ラッ
チ（１３８、…）の全てに露光データ（ＩＤ１１０〜Ｉ
Ｄ１８０、…）が格納された時点で、更に後段のレジス
タ（１４１〜１４８、…）に露光データ（ＩＤ１１０〜
ＩＤ１８０、…）が転送される。この転送も又、各行の
制御部１００〜１０００内に於いて同様に行われる。そ
の後は再び、各行に関して、ラインメモリＬ１からの露
光データＩＤ１〜ＩＤ８の読出し・転送が行われる。

【００４９】露光各レジスト（１４１〜１４８、…）に転送された各ビー
ムの８ｂｉｔ露光信号（ＩＤ１１０〜ＩＤ１８０、…）
は、露光位置用クロックＥＴに同期して１ｂｉｔ（１描
画点の画像情報）ずつ取出され、それぞれ駆動信号Ｖ１
〜Ｖ８０としてレーザーダイオードＬＤ１〜ＬＤ８０に
送信される。その結果、各レーザーダイオードＬＤ１〜
ＬＤ８０は対応する駆動信号Ｖ１〜Ｖ８０のタイミング
に応じて点灯し、８０本のレーザービームｂ１〜ｂ８０
が感光材２を露光してゆくこととなる。従って、８０個
のビームスポットは、図１０に示す如く、副走査方向Ｙ
に一列に配列した状態で、露光スタート点から形成され
ることとなる。

【００５０】Ｃ．変形例前実施例では１０行×８列のマトリックス状光源を
用いた場合であったが、より簡単な構造である１０行×
１列のマトリックス状光源に関して本発明を適用しても
良い。この場合には、前実施例の様に、１列目〜８列目
ラッチ（１３１〜１３８、…）を各行の制御部１００〜
１０００内に設ける必要はない。

【００５１】前実施例では、書き込み時は全てアド
レス０番から順次書き込んでおき、ラインメモリからの
読出しの際に、オフセットアドレスによってカウント開
始を各行毎に遅らせることにより、所望の遅延量を実現
していた。しかし、これとは逆に、書き込み側に、オフ
セットアドレスを記憶する制御部を各行毎に設けて、書
き込み時点で所望の遅延量を実質上実現しておくことも
できる。つまり、第１行目制御部１００Ａ内のラインメ
モリへの書き込みについては、オフセットアドレスＯＳ
１＝０より、アドレス０番から順に露光データＩＤ１を
書き込む。第２行目制御部２００Ａについては、オフセ
ットアドレスＯＳ１＝１より、アドレス１番から順に露
光データＩＤ２を書き込むという具合いであり、以下、
同様に露光データＩＤ３〜ＩＤ１０の書き込みが行われ
る。但し、この場合には、各行のラインメモリに書き込
まれた露光データＩＤ１〜ＩＤ１０の読出し（アドレス
カウント）を、同一時刻に開始する必要がある。これに
よって、各行毎に所望の遅延量が実現される。以上述べ
た様に、本変形例ではリード側にオフセットアドレスレ
ジスタを各行毎に設ける必要はないが、それに対応する
手段をライト側に各行毎に設ける必要がある。その様な
一例を、図８に示す。本図は各行の制御部の代表例とし
て、１行目制御部１００Ａの構成を示したものである。

【００５２】

【発明の効果】この発明の第１の構成によれば、各発光素子毎にメ
モリを設け、各メモリに書き込まれた画像データをオフ
セットアドレスに基づき読出し、発光素子に印加するだ
けで、各発光素子の駆動タイミングを各発光素子所望の
遅延時間（当該発光素子から出射されたビームスポット
を、基準位置に配置された発光素子のビームスポットと
同一副走査方向上とするのに要する時間）だけシフトさ
せることができる。この様な制御を用いれば、従来技術
の様に各発光素子毎に一つずつシフトレジスタ等の遅延
回路を設ける必要はなく、発光素子の数が多くなって
も、駆動タイミング制御系統を容易に構築でき、且つそ
の小型化を容易に図ることができる。

【００５３】この発明の第２の構成もまた、上記第
１の構成と同一の効果を奏する。

【００５４】更に本構成では、上記第１の構成の様に各
メモリ毎に読出し制御手段を設ける必要はなく、読出し
制御手段を各メモリ共通とすることができるので、駆動
タイミング制御系統の小型化を図る上ではより一層有利
であるという効果をも奏する。

【図面の簡単な説明】

【図１】駆動タイミング制御部と露光ヘッドとの関係を
示すブロック図である。

【図２】駆動タイミング制御部の構成を示すブロック図
である。

【図３】１行目制御部の構成を示すブロック図である。

【図４】走査部の構成を模式的に示した説明図である。

【図５】書き込み時の制御信号を示すタイミングチャー
トである。

【図６】読出し・転送時の制御信号を示すタイミングチ
ャートである。

【図７】１ライン分の露光データ等を示す概念図であ
る。

【図８】変形例を示すブロック図である。

【図９】光源の構成を示す説明図である。

【図１０】ビームスポットの配列を示す説明図である。

【符号の説明】

１０駆動タイミング制御部１４ライトアドレスカウンタ１００１行目制御部１１０、Ｌ１、Ｌ２ラインメモリ１２０１行目リードアドレスカウンタ１２１オフセットアドレスカウンタ１３１〜１３８ラッチ１４１〜１４８レジスタＬＤ１〜ＬＤ８０レーザーダイオードＩＤ露光データ

Claims

【特許請求の範囲】

【請求項１】主走査方向に対して傾きを持つ直線（前
記主走査方向と平行及び垂直方向を除く。）上にビーム
が配列される様に配置されたｍ個（ｍ≧２）の発光素子
を備え、感光材上へ当該発光素子より出射されたｍ個の
ビームを前記主走査方向に走査して画像データを記録す
る複数ビーム走査記録装置において、（ａ）前記ｍ個の発光素子毎に設けられた書き込み可
能なｍ個のメモリと、（ｂ）前記ｍ個の発光素子にそれぞれ印加すべき画像
データを、前記ｍ個のメモリに同一のアドレスから順次
に書き込むための書き込み制御手段と、（ｃ）前記ｍ個のメモリ毎に設けられており、当該メ
モリに対応する発光素子と前記ｍ個の発光素子の内で基
準位置に配置された発光素子との主走査方向の距離に相
当するオフセットアドレスを記憶するオフセットアドレ
ス記憶手段と、（ｄ）タイミングパルスを発生するパルス発生手段
と、（ｅ）前記オフセットアドレスに応じた値を初期値と
してタイミングパルスをカウントし、当該カウント結果
を読み出しアドレスとして、前記ｍ個のメモリのうち該
当メモリから前記画像データを読出し当該発光素子に与
える読出し制御手段とを、備えたことを特徴とする複数
ビーム走査記録装置。
【請求項２】主走査方向に対して傾きを持つ直線（前
記主走査方向と平行及び垂直方向を除く。）上にビーム
が配列される様に配置されたｍ個（ｍ≧２）の発光素子
を備え、感光材上を前記主走査方向に当該発光素子より
出射されたｍ個のビームを走査して画像データを記録す
る複数ビーム走査記録装置において、（ａ）前記ｍ個の発光素子毎に設けられた書き込み可
能なｍ個のメモリと、（ｂ）前記ｍ個の発光素子にそれぞれ印加すべき画像
データを、前記ｍ個のメモリに順次に書き込むための指
令を発する指令発生手段と、（ｃ）前記ｍ個のメモリ毎に設けられており、当該メ
モリに対応する発光素子と前記ｍ個の発光素子の内で基
準位置に配置された発光素子との主走査方向の距離に相
当するオフセットアドレスを記憶しており、前記指令に
応じて、当該メモリのアドレスのうち当該オフセットア
ドレスに相当するアドレスから順次前記画像データを書
き込む書き込み制御手段と、（ｄ）前記ｍ個のメモリの画像データ読出しを先頭ア
ドレスから同時に開始して前記ｍ個の発光素子へ前記画
像データをそれぞれ供給する読出し制御手段とを、備え
たことを特徴とする複数ビーム走査記録装置。