JPH0685099A - 高周波用回路基板の信号回路 - Google Patents

高周波用回路基板の信号回路

Info

Publication number
JPH0685099A
JPH0685099A JP25730992A JP25730992A JPH0685099A JP H0685099 A JPH0685099 A JP H0685099A JP 25730992 A JP25730992 A JP 25730992A JP 25730992 A JP25730992 A JP 25730992A JP H0685099 A JPH0685099 A JP H0685099A
Authority
JP
Japan
Prior art keywords
ground plane
dielectric layer
ground
vias
signal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP25730992A
Other languages
English (en)
Other versions
JP3194445B2 (ja
Inventor
Kinji Nagata
欣司 永田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shinko Electric Industries Co Ltd
Original Assignee
Shinko Electric Industries Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Family has litigation
First worldwide family litigation filed litigation Critical https://patents.darts-ip.com/?family=17304572&utm_source=***_patent&utm_medium=platform_link&utm_campaign=public_patent_search&patent=JPH0685099(A) "Global patent litigation dataset” by Darts-ip is licensed under a Creative Commons Attribution 4.0 International License.
Application filed by Shinko Electric Industries Co Ltd filed Critical Shinko Electric Industries Co Ltd
Priority to JP25730992A priority Critical patent/JP3194445B2/ja
Publication of JPH0685099A publication Critical patent/JPH0685099A/ja
Application granted granted Critical
Publication of JP3194445B2 publication Critical patent/JP3194445B2/ja
Anticipated expiration legal-status Critical
Ceased legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0296—Conductive pattern lay-out details not covered by sub groups H05K1/02 - H05K1/0295
    • H05K1/0298—Multilayer circuits
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/03—Use of materials for the substrate
    • H05K1/0306—Inorganic insulating substrates, e.g. ceramic, glass

Landscapes

  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Structure Of Printed Boards (AREA)

Abstract

(57)【要約】 【構成】 基板１００の複数の誘電体層１０に連続して
備えたビア２０を擬似同軸線路構造化している誘電体層
１０間に備えた最上のグランドプレーン３０より上方の
ビア２０ａを備えた誘電体層１０と最下のグランドプレ
ーン３０より下方のビア２０ｂを備えた誘電体層１０と
に、グランドプレーン３０に接続されたグランド用ビア
５０をビア２０ａ、２０ｂを囲むように複数本並べて備
えて、ビア２０ａ、２０ｂを擬似同軸線路構造化する。 【効果】 グランド用ビア５０で、ビア２０ａ、２０ｂ
の特性インピーダンスをそれに連なるその他のビア２０
の持つ特性インピーダンスにマッチングさせて、それら
のビア２０ａ、２０ｂを高速信号を伝送損失少なく伝え
ることができる。

Description

【発明の詳細な説明】
【０００１】
【産業上の利用分野】本発明は、高周波用回路基板の信
号回路、特に１０ＧＨｚ以上の超高速信号等の高速信号
を伝送損失少なく伝えることのできる高周波用回路基板
の信号回路に関する。
【０００２】
【従来の技術】上記信号回路として、図９に示したよう
な、信号回路がある。
【０００３】この信号回路は、セラミック等からなる誘
電体層１０を複数積層して形成した基板１００に、メタ
ライズ等の導体ポールからなるビア（以下、ビアとい
う）２０を基板１００を上下に貫通して連続して備えて
いる。
【０００４】ビア２０周囲の複数の誘電体層１０間に
は、グランドプレーン３０をビア２０を囲むようにそれ
ぞれ備えている。そして、それらのグランドプレーン３
０で、ビア２０を擬似同軸線路構造化して、そのビア２
０の特性インピーダンスを５０Ω等にマッチングさせて
いる。
【０００５】基板１００上面とその下面とには、メタラ
イズ等からなる細帯状の信号線路２２、２４をそれぞれ
備えている。そして、それらの基板１００上下面の信号
線路２２、２４の一端を、基板１００の上下面に露出し
たビア２０上端とその下端とにそれぞれ接続している。
【０００６】信号線路２２、２４は、それらの信号線路
２２、２４下方とその上方の誘電体層１０間に備えた最
上と最下のグランドプレーン３０により、マイクロスト
リップ線路構造化して、それらの信号線路２２、２４の
特性インピーダンスを５０Ω等にマッチングさせてい
る。
【０００７】そして、擬似同軸線路構造化したビア２０
とそれに接続したマイクロストリップ線路構造化した信
号線路２２、２４とを高速信号を伝送損失少なく伝える
ことができるようにしている。
【０００８】
【発明が解決しようとする課題】しかしながら、上記ビ
ア２０と信号線路２２、２４とからなる信号回路におい
ては、最上のグランドプレーン３０より上方の誘電体層
１０に備えたビア２０ａと、最下のグランドプレーン３
０より下方の誘電体層１０に備えたビア２０ｂとを、擬
似同軸線路構造化しておらず、それらのビア２０ａ、２
０ｂの特性インピーダンスを、その他の擬似同軸線路構
造化したビア２０の持つ特性インピーダンスとマッチン
グできていなかった。
【０００９】そのため、ビア２０と基板１００上下面の
信号線路２２、２４とに亙って高速信号を伝えた場合
に、上記ビア２０ａ、２０ｂを伝わる高速信号の伝送損
失が大きくて、ビア２０と信号線路２２、２４とに亙っ
て高速信号を伝送損失少なく効率良く伝えることができ
なかった。このことは特に、ビア２０と信号線路２２、
２４とに亙って１０ＧＨｚ以上の超高速信号を伝えた場
合に顕著であった。
【００１０】本発明は、このような難点を解消した、上
記ビアと信号線路とに亙って高速信号を伝送損失少なく
効率良く伝えることのできる高周波用回路基板の信号回
路（以下、信号回路という）を提供することを目的とし
ている。
【００１１】
【課題を解決するための手段】上記目的を達成するため
に、本発明の信号回路は、誘電体層を複数積層して形成
した基板の複数の誘電体層にビアを連続して備えると共
に、そのビア周囲の複数の前記誘電体層間にグランドプ
レーンをビアを囲むようにそれぞれ備えて、前記ビアを
擬似同軸線路構造化し、その擬似同軸線路構造化したビ
アに信号線路を接続した高周波用回路基板の信号回路に
おいて、前記誘電体層間に備えた最上のグランドプレー
ンより上方の誘電体層又は前記誘電体層間に備えた最下
のグランドプレーンより下方の誘電体層にグランドプレ
ーンに接続されたグランドビアを前記ビアを囲むように
複数本並べて備えて、その最上のグランドプレーンより
上方の誘電体層に備えた前記ビア又はその最下のグラン
ドプレーンより下方の誘電体層に備えた前記ビアを擬似
同軸線路構造化したことを特徴としている。
【００１２】本発明の信号回路においては、最上のグラ
ンドプレーンより上方の誘電体層表面又は誘電体層間、
又は最下のグランドプレーンより下方の誘電体層表面又
は誘電体層間に、グランドパターンをビアを囲むように
備えることを好適としている。
【００１３】
【作用】上記構成の信号回路においては、最上のグラン
ドプレーンより上方のビアを備えた誘電体層、又は最下
のグランドプレーンより下方のビアを備えた誘電体層
に、グランド用ビアを、ビアを囲むように複数本並べて
備えている。そして、それらの複数本のグランド用ビア
で、最上のグランドプレーンより上方の誘電体層に備え
たビア、又は最下のグランドプレーンより下方の誘電体
層に備えたビアを擬似同軸線路構造化している。
【００１４】そのため、複数本の上記グランド用ビア
で、最上のグランドプレーンより上方の誘電体層に備え
たビア、又は最下のグランドプレーンより下方の誘電体
層に備えたビアの特性インピーダンスをそのビアに連な
るその他のビアの持つ特性インピーダンスの５０Ω等に
マッチングさせて、そのビアを高速信号を伝送損失少な
く伝えることができる。
【００１５】また、最上のグランドプレーンより上方の
誘電体層表面又は誘電体層間、又は最下のグランドプレ
ーンより下方の誘電体層表面又は誘電体層間に、グラン
ドパターンをビアを囲むように備えた信号回路にあって
は、そのグランドパターンで、最上のグランドプレーン
より上方の誘電体層に備えたビア、又は最下のグランド
プレーンより下方の誘電体層に備えたビア周囲を円弧状
等に隙間なく囲んで、その誘電体層に備えたビアを、同
軸線路に近い擬似同軸線路に形成できる。そして、その
グランドパターンと前記グランド用ビアとで、最上のグ
ランドプレーンより上方の誘電体層に備えたビア又は最
下のグランドプレーンより下方の誘電体層に備えたビア
の特性インピーダンスを、そのビアに連なるその他のビ
アの持つ特性インピーダンスの５０Ω等に的確にマッチ
ングさせて、そのビアを高速信号をより伝送損失少なく
伝えることができる。
【００１６】
【実施例】次に、本発明の実施例を図面に従い説明す
る。図１と図２は本発明の信号回路の好適な実施例を示
し、図１はその一部平面図、図２はその一部正面断面図
を示している。以下に、この信号回路を説明する。
【００１７】図において、１００は、セラミックからな
る誘電体層１０を複数積層して形成した基板である。
【００１８】基板１００の複数の誘電体層１０には、ビ
ア２０を上下に貫通して連続して備えている。
【００１９】ビア２０周囲の複数の誘電体層１０間に
は、メタライズからなるグランドプレーン３０をビア２
０を囲むようにそれぞれ備えている。具体的には、グラ
ンドプレーン３０内側に円形穴３２を開口して、その円
形穴３２の中心にビア２０を貫通させて配設している。
【００２０】そして、ビア２０周囲の誘電体層１０間に
備えたグランドプレーン３０で、ビア２０を擬似同軸線
路構造化して、そのビア２０の特性インピーダンスを５
０Ω等にマッチングさせている。
【００２１】基板１００上面とその下面とには、メタラ
イズからなる細帯状の信号線路２２、２４をそれぞれ備
えている。そして、それらの信号線路２２、２４の一端
を、基板１００上下面に露出したビア２０上端とその下
端とにそれぞれ接続している。
【００２２】基板１００上面に備えた信号線路２２は、
その下方の誘電体層１０間に備えた最上のグランドプレ
ーン３０により、マイクロストリップ線路構造化して、
その信号線路２２の特性インピーダンスを５０Ω等にマ
ッチングさせている。
【００２３】基板１００下面に備えた信号線路２４は、
その上方の誘電体層１０間に備えた最下のグランドプレ
ーン３０により、マイクロストリップ線路構造化して、
その信号線路２４の特性インピーダンスを５０Ω等にマ
ッチングさせている。
【００２４】以上の構成は、従来の信号回路と同様であ
るが、図の信号回路においては、最上のグランドプレー
ン３０より上方の誘電体層１０と、最下のグランドプレ
ーン３０より下方の誘電体層１０とに、メタライズ等の
導体ポールからなるグランド用ビア（以下、グランド用
ビアという）５０を、ビア２０を囲むように複数本円形
状に並べて備えている。グランド用ビア５０は、最上と
最下のグランドプレーン３０にそれぞれ接続していて、
接地できるようにしている。そして、それらの複数本の
グランド用ビア５０で、最上のグランドプレーン３０よ
り上方の誘電体層１０に備えたビア２０ａと、最下のグ
ランドプレーン３０より下方の誘電体層１０に備えたビ
ア２０ｂとを、擬似同軸線路構造化して、それらのビア
２０ａ、２０ｂの特性インピーダンスをそれらに連なる
その他のビア２０や信号線路２２、２４の持つ特性イン
ピーダンスの５０Ω等にマッチングさせている。
【００２５】図１と図２に示した信号回路は、以上のよ
うに構成していて、この信号回路では、その特性インピ
ーダンスを５０Ω等にマッチングさせたビア２０ａ、２
０ｂを１０ＧＨｚ以上の超高速信号等の高速信号を伝送
損失少なく伝えることができる。
【００２６】図３と図４は本発明の信号回路の他の好適
な実施例を示し、図３はその一部平面図、図４はその一
部正面断面図を示している。以下に、この信号回路を説
明する。
【００２７】図の信号回路では、最上のグランドプレー
ン３０より上方の誘電体層１０表面に当たる基板１００
上面と最下のグランドプレーン３０より下方の誘電体層
１０表面に当たる基板１００下面とに、円弧帯状をした
メタライズからなるグランドパターン４０を、ビア２０
ａ、２０ｂを囲むようにそれぞれ備えている。グランド
パターン４０は、最上のグランドプレーン３０より上方
の誘電体層１０に備えたグランド用ビア５０と最下のグ
ランドプレーン３０より下方の誘電体層１０に備えたグ
ランド用ビア５０とにそれぞれ接続していて、接地でき
るようにしている。
【００２８】そして、基板１００上下面にそれぞれ備え
たグランドパターン４０で、ビア２０ａ、２０ｂ周囲を
それぞれ円弧状に隙間なく囲んで、それらのビア２０
ａ、２０ｂを同軸線路に近い擬似同軸線路に形成してい
る。そして、グランドパターン４０とグランド用ビア５
０とで、ビア２０ａ、２０ｂの特性インピーダンスをそ
れらに連なるその他のビア２０や信号線路２２、２４の
持つ特性インピーダンスの５０Ω等に的確にマッチング
させて、それらのビア２０ａ、２０ｂを１０ＧＨｚ以上
の超高速信号等の高速信号をより伝送損失少なく伝える
ことができるようにしている。
【００２９】その他は、前述図１と図２に示した信号回
路と同様に構成していて、その作用も、前述図１と図２
に示した信号回路と同様であり、その同一部材には同一
符号を付し、その説明を省略する。
【００３０】図５と図６は本発明の信号回路のもう一つ
の好適な実施例を示し、図５はその一部平面図、図６は
その一部正面断面図を示している。以下に、この信号回
路を説明する。
【００３１】図の信号回路では、基板１００上面に備え
た信号線路２２を、基板１００上面に積層したセラミッ
クからなる誘電体層１２で覆っている。
【００３２】基板１００上面を覆った誘電体層１２上面
には、メタライズからなるグランドプレーン３６を広く
備えている。そして、そのグランドプレーン３６と信号
線路２２下方の誘電体層１０間に備えた最上のグランド
プレーン３０とで、基板１００上面の信号線路２２をス
トリップ線路構造化して、その信号線路２２の特性イン
ピーダンスを一定値の５０Ω等にマッチングさせてい
る。
【００３３】それと共に、基板１００下面に備えた信号
線路２４を、基板１００下面に積層したセラミックから
なる誘電体層１４で覆っている。
【００３４】基板１００下面を覆った誘電体層１４下面
には、メタライズからなるグランドプレーン３８を広く
備えている。そして、そのグランドプレーン３８と信号
線路２４上方の誘電体層１０間に備えた最下のグランド
プレーン３０とで、基板１００下面の信号線路２４をス
トリップ線路構造化して、その信号線路２４の特性イン
ピーダンスを一定値の５０Ω等にマッチングさせてい
る。
【００３５】基板１００とその上下面にそれぞれ積層し
た誘電体層１２、１４とは、基板１０２を形成してい
る。
【００３６】最上のグランドプレーン３０より上方の誘
電体層１０とその誘電体層１０上面に積層した誘電体層
１２には、グランド用ビア５２をそれらの誘電体層１
０、１２を上下に貫通してビア２０を囲むように複数本
円形状に並べて備えている。グランド用ビア５２は、最
上のグランドプレーン３０とグランドプレーン３６とに
それぞれ接続していて、接地できるようにしている。
【００３７】そして、それらのグランド用ビア５２で、
最上のグランドプレーン３０より上方の誘電体層１０に
備えたビア２０ａを擬似同軸線路構造化して、そのビア
２０ａの特性インピーダンスをそれに連なるその他のビ
ア２０や信号線路２２の持つ特性インピーダンスの５０
Ω等にマッチングさせている。そして、そのビア２０ａ
を１０ＧＨｚ以上の超高速信号等の高速信号を伝送損失
少なく伝えることができるようにしている。
【００３８】最下のグランドプレーン３０より下方の誘
電体層１０とその誘電体層１０下面に積層した誘電体層
１４には、グランド用ビア５２をそれらの誘電体層１
０、１４を上下に貫通してビア２０を囲むように複数本
円形状に並べて備えている。グランド用ビア５２は、最
下のグランドプレーン３０とグランドプレーン３８とに
それぞれ接続していて、接地できるようにしている。
【００３９】そして、それらのグランド用ビア５２で、
最下のグランドプレーン３０下方の誘電体層１０に備え
たビア２０ｂを擬似同軸線路構造化して、そのビア２０
ｂの特性インピーダンスをそれに連なるその他のビア２
０や信号線路２４の持つ特性インピーダンスの５０Ω等
にマッチングさせている。そして、そのビア２０ｂを１
０ＧＨｚ以上の超高速信号等の高速信号を伝送損失少な
く伝えることができるようにしている。
【００４０】その他は、前述図１と図２に示した信号回
路と同様に構成していて、その作用も、前述図１と図２
に示した信号回路と同様であり、その同一部材には、同
一符号を付し、その説明を省略する。
【００４１】図７と図８は本発明の信号回路のさらにも
う一つの好適な実施例を示し、図７はその一部平面図、
図８はその一部正面断面図を示している。以下に、この
信号回路を説明する。
【００４２】図の信号回路では、図７に破線で示したよ
うに、最上のグランドプレーン３０より上方の誘電体層
１０、１２間に、円弧帯状をしたメタライズからなるグ
ランドパターン４２を、ビア２０ａを囲むように備えて
いる。グランドパターン４２は、グランド用ビア５２に
接続していて、接地できるようにしている。
【００４３】そして、グランドパターン４２で、最上の
グランドプレーン３０より上方の誘電体層１０に備えた
ビア２０ａ周囲を円弧状に隙間なく囲んで、そのビア２
０ａを同軸線路に近い擬似同軸線路に形成している。そ
して、グランドパターン４２とグランド用ビア５２と
で、ビア２０ａの特性インピーダンスを一定値の５０Ω
等に的確にマッチングさせて、そのビア２０ａを１０Ｇ
Ｈｚ以上の超高速信号等の高速信号をより伝送損失少な
く伝えることができるようにしている。
【００４４】それと共に、最下のグランドプレーン３０
より下方の誘電体層１０、１４間に、円弧帯状をしたメ
タライズからなるグランドパターン４２を、ビア２０ｂ
を囲むように備えている。グランドパターン４２は、グ
ランド用ビア５２に接続していて、接地できるようにし
ている。
【００４５】そして、グランドパターン４２で、最下の
グランドプレーン３０より下方の誘電体層１０に備えた
ビア２０ｂ周囲を円弧状に隙間なく囲んで、そのビア２
０ｂを同軸線路に近い擬似同軸線路に形成している。そ
して、グランドパターン４２とグランド用ビア５２と
で、ビア２０ｂの特性インピーダンスを一定値の５０Ω
等に的確にマッチングさせて、そのビア２０ｂを１０Ｇ
Ｈｚ以上の超高速信号等の高速信号をより伝送損失少な
く伝えることができるようにしている。
【００４６】その他は、前述図５と図６に示した信号回
路と同様に構成していて、その作用も、前述図５と図６
に示した信号回路と同様であり、その同一部材には、同
一符号を付し、その説明を省略する。
【００４７】なお、本発明の信号回路は、ビア２０の一
方の端部のみに信号線路２２又は２４を接続した信号回
路、又はビア２０を基板表面に搭載した同軸コネクタの
信号線路に接続した信号回路にも利用可能である。
【００４８】また、本発明は、誘電体層１０、１２又は
１４に樹脂を用い、ビア２０にホール内周面に金属めっ
き層等の導体層を備えてなるビアを用いた信号回路にも
利用可能である。
【００４９】
【発明の効果】以上説明したように、本発明の信号回路
によれば、基板の複数の誘電体層間にそれぞれ備えたグ
ランドプレーンで擬似同軸線路構造化したビアの最上の
グランドプレーンより上方の誘電体層に備えたビア又は
最下のグランドプレーンより下方の誘電体層に備えたビ
アを擬似同軸線路構造化して、そのビアの特性インピー
ダンスをそれに連なるその他のビアや信号線路の持つ特
性インピーダンスにマッチングさせ、そのビアを１０Ｇ
Ｈｚ以上の超高速信号等の高速信号を伝送損失少なく効
率良く伝えることができる。
【００５０】また、最上のグランドプレーンより上方の
誘電体層表面又は誘電体層間、又は最下のグランドプレ
ーンより下方の誘電体層表面又は誘電体層間に、グラン
ドパターンをビアを囲むように備えた信号回路にあって
は、そのグランドパターンで、最上のグランドプレーン
より上方の誘電体層に備えたビア又は最下のグランドプ
レーンより下方の誘電体層に備えたビア周囲を円弧状等
に隙間なく囲んで、その誘電体層に備えたビアを同軸線
路に近い擬似同軸線路に形成できる。そして、そのグラ
ンドパターンとビア周囲のグランド用ビアとで、最上の
グランドプレーンより上方の誘電体層に備えたビア又は
最下のグランドプレーンより下方の誘電体層に備えたビ
アの特性インピーダンスをそのビアに連なるその他のビ
アや信号線路の持つ特性インピーダンスに的確にマッチ
ングさせて、その誘電体層に備えたビアを高速信号をよ
り伝送損失少なく伝えることができる。
【図面の簡単な説明】
【図１】本発明の信号回路の一部平面図である。
【図２】本発明の信号回路の一部正面断面図である。
【図３】本発明の信号回路の一部平面図である。
【図４】本発明の信号回路の一部正面断面図である。
【図５】本発明の信号回路の一部平面図である。
【図６】本発明の信号回路の一部正面断面図である。
【図７】本発明の信号回路の一部平面図である。
【図８】本発明の信号回路の一部正面断面図である。
【図９】従来の信号回路の一部正面断面図である。
【符号の説明】
１０、１２、１４ 誘電体層 ２０、２０ａ、２０ｂ ビア ３０ グランドプレーン ３６、３８ グランドプレーン ４０、４２ グランドパターン ５０、５２ グランド用ビア １００、１０２ 基板

Claims (2)

    【特許請求の範囲】
  1. 【請求項１】 誘電体層を複数積層して形成した基板の
    複数の誘電体層にビアを連続して備えると共に、そのビ
    ア周囲の複数の前記誘電体層間にグランドプレーンをビ
    アを囲むようにそれぞれ備えて、前記ビアを擬似同軸線
    路構造化し、その擬似同軸線路構造化したビアに信号線
    路を接続した高周波用回路基板の信号回路において、前
    記誘電体層間に備えた最上のグランドプレーンより上方
    の誘電体層又は前記誘電体層間に備えた最下のグランド
    プレーンより下方の誘電体層にグランドプレーンに接続
    されたグランド用ビアを前記ビアを囲むように複数本並
    べて備えて、その最上のグランドプレーンより上方の誘
    電体層に備えた前記ビア又はその最下のグランドプレー
    ンより下方の誘電体層に備えた前記ビアを擬似同軸線路
    構造化したことを特徴とする高周波用回路基板の信号回
    路。
  2. 【請求項２】 最上のグランドプレーンより上方の誘電
    体層表面又は誘電体層間、又は最下のグランドプレーン
    より下方の誘電体層表面又は誘電体層間に、グランドパ
    ターンをビアを囲むように備えた請求項１記載の高周波
    用回路基板の信号回路。
JP25730992A 1992-09-01 1992-09-01 高周波用回路基板の信号回路 Ceased JP3194445B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP25730992A JP3194445B2 (ja) 1992-09-01 1992-09-01 高周波用回路基板の信号回路

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP25730992A JP3194445B2 (ja) 1992-09-01 1992-09-01 高周波用回路基板の信号回路

Publications (2)

Publication Number Publication Date
JPH0685099A true JPH0685099A (ja) 1994-03-25
JP3194445B2 JP3194445B2 (ja) 2001-07-30

Family

ID=17304572

Family Applications (1)

Application Number Title Priority Date Filing Date
JP25730992A Ceased JP3194445B2 (ja) 1992-09-01 1992-09-01 高周波用回路基板の信号回路

Country Status (1)

Country Link
JP (1) JP3194445B2 (ja)

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001156198A (ja) * 1999-11-26 2001-06-08 Kyocera Corp 多層配線基板
US6700789B2 (en) 2002-01-07 2004-03-02 Kyocera Corporation High-frequency wiring board
KR20050072881A (ko) * 2004-01-07 2005-07-12 삼성전자주식회사 임피던스 정합 비아 홀을 구비하는 다층기판
WO2007046271A1 (ja) * 2005-10-18 2007-04-26 Nec Corporation 垂直信号経路、それを有するプリント基板及びそのプリント基板と半導体素子とを有する半導体パッケージ
WO2009050851A1 (ja) * 2007-10-19 2009-04-23 Advantest Corporation 回路基板および電子デバイス
WO2011018938A1 (ja) * 2009-08-12 2011-02-17 日本電気株式会社 多層プリント配線板
CN102970817A (zh) * 2011-08-30 2013-03-13 思达科技股份有限公司 电子电路板
US8536464B2 (en) 2008-05-26 2013-09-17 Nec Corporation Multilayer substrate
JP5687336B2 (ja) * 2011-05-24 2015-03-18 三菱電機株式会社 高周波パッケージ

Cited By (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001156198A (ja) * 1999-11-26 2001-06-08 Kyocera Corp 多層配線基板
US6700789B2 (en) 2002-01-07 2004-03-02 Kyocera Corporation High-frequency wiring board
KR20050072881A (ko) * 2004-01-07 2005-07-12 삼성전자주식회사 임피던스 정합 비아 홀을 구비하는 다층기판
WO2007046271A1 (ja) * 2005-10-18 2007-04-26 Nec Corporation 垂直信号経路、それを有するプリント基板及びそのプリント基板と半導体素子とを有する半導体パッケージ
US8035992B2 (en) 2005-10-18 2011-10-11 Nec Corporation Vertical transitions, printed circuit boards therewith and semiconductor packages with the printed circuit boards and semiconductor chip
WO2009050851A1 (ja) * 2007-10-19 2009-04-23 Advantest Corporation 回路基板および電子デバイス
JP5337042B2 (ja) * 2007-10-19 2013-11-06 株式会社アドバンテスト 回路基板および電子デバイス
US8536464B2 (en) 2008-05-26 2013-09-17 Nec Corporation Multilayer substrate
WO2011018938A1 (ja) * 2009-08-12 2011-02-17 日本電気株式会社 多層プリント配線板
JP5687336B2 (ja) * 2011-05-24 2015-03-18 三菱電機株式会社 高周波パッケージ
US9591756B2 (en) 2011-05-24 2017-03-07 Mitsubishi Electric Corporation High-frequency package
CN102970817A (zh) * 2011-08-30 2013-03-13 思达科技股份有限公司 电子电路板

Also Published As

Publication number Publication date
JP3194445B2 (ja) 2001-07-30

Similar Documents

Publication Publication Date Title
US4494083A (en) Impedance matching stripline transition for microwave signals
US6232849B1 (en) RF waveguide signal transition apparatus
US6653915B1 (en) Coaxial transmission lines having grounding troughs on a printed circuit board
US3568000A (en) Multilayer printed circuit
US6263198B1 (en) Multi-layer printed wiring board having integrated broadside microwave coupled baluns
EP2862228B1 (en) Balun
JPH0685099A (ja) 高周波用回路基板の信号回路
CA1298629C (en) Wideband stripline to microstrip transition
JPH09191205A (ja) 信号分離マイクロ波スプリッタ／コンバイナ
US6778037B1 (en) Means for handling high-frequency energy
JPH10135714A (ja) 積層型導波管線路の結合構造
KR0125100B1 (ko) 고주파용 전자부품의 신호선로
JP2001102747A (ja) 多層基板とその製造方法および該多層基板への同軸コネクタ取り付け構造
KR20100005616A (ko) 손실 개선을 위한 ｒｆ 전송 선로
JPH0637412A (ja) プリント配線板
JPS636884Y2 (ja)
JP3091020B2 (ja) 高周波用配線基板
US10842018B2 (en) Interlayer transmission line
WO2024131176A1 (zh) 一种天线装置和终端设备
JPH04321302A (ja) マイクロストリップ回路
JPS5892101A (ja) マイクロ波回路
JPH10145114A (ja) 貫通型線路
JP4163826B2 (ja) フィルタ回路
JPH02180405A (ja) 平面アンテナ基板
JP2000077808A (ja) 配線基板

Legal Events

Date Code Title Description
RVOP Cancellation by post-grant opposition