JPH0684990A - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JPH0684990A JPH0684990A JP4234843A JP23484392A JPH0684990A JP H0684990 A JPH0684990 A JP H0684990A JP 4234843 A JP4234843 A JP 4234843A JP 23484392 A JP23484392 A JP 23484392A JP H0684990 A JPH0684990 A JP H0684990A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor element
- substrate
- electrode
- wiring pattern
- wire
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/42—Wire connectors; Manufacturing methods related thereto
- H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
- H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
- H01L2224/45001—Core members of the connector
- H01L2224/45099—Material
- H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/4824—Connecting between the body and an opposite side of the item with respect to the body
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/484—Connecting portions
- H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
- H01L2224/48465—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area being a wedge bond, i.e. ball-to-wedge, regular stitch
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73201—Location after the connecting process on the same surface
- H01L2224/73215—Layer and wire connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73265—Layer and wire connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01004—Beryllium [Be]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01013—Aluminum [Al]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01033—Arsenic [As]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01079—Gold [Au]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/013—Alloys
- H01L2924/014—Solder alloys
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Wire Bonding (AREA)
Abstract
ディング法等で接続する場合の実装面積を減少させ、高
密度実装を可能とする。 【構成】基板11に開口部Aを設け、半導体素子13上
の電極14を開口部Aと位置を合わせ接着固定し、開口
部Aを通して電極14と配線パターン12を金属線を用
いて接続する 【効果】金属線を結線する領域を著しく縮小でき、微細
ピッチの接続が可能である。また、他の素子、例えば小
型の半導体素子やチップ部品を搭載することが出来るた
め、実装密度を著しく高めることが出来、さらに配線長
を短く出来るため、高速の信号の伝達に適しており、半
導体素子への放熱板の接着も容易であるため、消費電力
の大きな半導体素子の搭載が可能となる。
Description
金属線を用いて接続する構造に係わり、更に詳しくは高
密度実装を可能とする接続構造に関する。
金属線を用いて接続したいわゆるチップ・オン・ボード
と呼ばれる構造を示した断面図であり、101は基板、
102は基板101上に形成した配線パターン、103
は半導体素子、104は半導体素子103の能動面上に
形成された電極、105はAu線、102aはAu線1
05を配線パターン102に接合するための領域であ
る。
に示すと次のようになる。基板101上に半導体素子1
03を接着剤を用いて固定する。このとき半導体素子1
03の能動面は上向きとなる。基板101上には予め電
極104と対応した配線パターン102が形成されてい
る。配線パターン102の先端には、Au線105と接
続するための領域102aが設けられている。電極10
4と領域102aは、Au線105を用い、通常ワイヤ
ーボンディングと呼ばれる方法で接続され、半導体装置
が製造される。
線パターン102と電極104を接続するために大きな
面積が必要になる。すなわち、配線パターン102は、
ワイヤーボンディングするために半導体素子103を取
り囲み、更に適度な間隙を設けなければならない。
上に接着する際、位置ずれにより半導体素子103と配
線パターン102が接して電気的な短絡が生じることを
防ぐためでもあり、更に重要なことは、Au線105で
接続するため、パッド102aが半導体素子103に近
い場合、Au線105の弛みによりAu線105と半導
体素子103の端面に電気的な短絡が発生し、半導体装
置が機能しなくなることを防止する為である。また半導
体素子103のサイズが大きくなり、接続する電極10
4のピッチが狭くなって来ると、隣接したAu線105
同士で短絡が生じるためパッド102aを更に半導体素
子103から離して配置しなければならない。
m、10mm×8mm角のサイズを持ち、電極の数が2
00ピンの半導体素子を基板上に搭載する場合、Au線
105の長さは最長3mmに達し、16mm×14mm
の範囲が半導体素子ただ一つのために占有されることと
なり、基板上の実装密度は著しく小さくなる。この例で
は、半導体素子の面積は80mm2であり、この半導体
素子を実装するために必要な面積は224mm2にもな
り、実装面積効率は36%にも満たなく高密度実装化を
妨げていた。
は、基板上に形成した配線パターンと半導体素子の能動
面上に形成された電極とを金属線を用いて接続する構造
の半導体装置において、基板の一面と半導体素子の能動
面とを対向させて固定し、前記基板に少なくとも前記半
導体素子上の電極と対向する位置に開口部を設け、前記
基板の前記半導体素子を固定した反対面上に配線パター
ンを形成し、前記電極と前記配線パターンとを金属線を
用いて接続したことを特徴とする。
る。
示した斜視図であり、図2は、図1の断面図である。
2は配線パターン、13および23は半導体素子、14
および24は電極、15および25は金属線、16はチ
ップ素子、17は接着剤、18は放熱板、19は放熱板
を半導体素子13へ接着するペースト、Aは基板11の
開口部である。
まず、基板11に半導体素子13の能動面上に形成され
た電極14に対応する開口部Aを設ける。基板11の開
口部Aは、電極14にワイヤーボンディング可能な大き
さで有れば良く、本実施例では電極14が半導体素子1
3の各四辺に一列に並んでいるため、各一列を包含する
ようにスリット状の開口部を設けている。
3を能動面を基板側に向け、図1および図2に示すよう
に電極14と開口部Aを位置合わせし、接着剤17を用
いて接着する。基板11に半導体素子13を接着固定し
た後、開口部Aを通して電極14と配線パターン12を
金属線15を用いて接合する。本実施例では、金属線1
5にはAu線を用い、ワイヤーボンディングと呼ばれる
方法で接合を行なっている。金属線15の接合方法は、
Al線等を用いたウェッジボンディング法でも、問題な
く接合可能である。
に示したように電極104から半導体素子103の外側
に向かって結線することしかできなかった。しかし、本
実施例では、半導体素子13の能動面上を基板11の裏
面に接着しているため、従来例では、半導体素子103
を接着していた部分に配線パターン12の引き回しが可
能となり、従来例では半導体素子103が占有していた
基板表面に金属線15の接続が可能となる。これによっ
て、従来では、金属線105を接続するために必要とし
ていた基板面積を著しく減少させることが出来る。
3を基板11の裏面に接着しているため、基板11の表
面に半導体素子13と比較して小型の半導体素子23を
接着固定し、金属線25を用いて配線パターン12と接
続することも可能である。またチップ部品16を基板1
1上に予め半田付け等の方法で搭載しておくことも可能
である。
ため、従来例では困難であった放熱板18の半導体素子
への直接接続が可能となる。
バーICの様に比較的少数の入力電極と多数の出力電極
を持ち、これを多数個並列に実装して使用する場合の応
用例を模式的に示した斜視図である。図3において、3
1は基板、32aは入力配線パターン、32bは出力配
線パターン、33は半導体素子、34は電極、35は金
属線、Aは基板31の開口部を示す。
板31に電極34と対向する位置に開口部Aを設け半導
体素子33を位置合わせして接着固定し、電極34と配
線パターン32aおよび配線パターン32bを金属線3
5を用いて結線する。
法を用いると、配線パターン32aおよび配線パターン
32bを半導体素子33の能動面上に引き回し可能なた
め、半導体素子33を素子同士の接触が起きない程度の
極僅かな間隙を残して密に実装することが出来るため、
出力配線パターン32bのピッチを微細ピッチで実現で
きる。
は、基板に半導体素子の電極と対向する位置に開口部を
設け、半導体素子の電極と基板とを位置を合わせ固定
し、電極と基板上の配線パターンを金属線を用いて接続
することで、以下の効果を有する。
に配線パターンの引き回しが可能となるため、金属線を
結線する領域を著しく縮小でき、微細ピッチの接続が可
能である。また、他の素子、例えば小型の半導体素子や
チップ部品を搭載することが出来るため、実装密度を著
しく高めることが出来、さらに配線長を短く出来るた
め、高速の信号の伝達に適しており、半導体素子への放
熱板の接着も容易であるため、消費電力の大きな半導体
素子の搭載が可能となる。
視図である。
面図である。
視図である。
Claims (1)
- 【請求項1】 基板上に形成した配線パターンと半導体
素子の能動面上に形成された電極とを金属線を用いて接
続する構造の半導体装置において、基板の一面と半導体
素子の能動面とを対向させて固定し、前記基板に少なく
とも前記半導体素子上の電極と対向する位置に開口部を
設け、前記基板の前記半導体素子を固定した反対面上に
配線パターンを形成し、前記電極と前記配線パターンと
を金属線を用いて接続したことを特徴とする半導体装
置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP23484392A JP3194300B2 (ja) | 1992-09-02 | 1992-09-02 | 半導体装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP23484392A JP3194300B2 (ja) | 1992-09-02 | 1992-09-02 | 半導体装置 |
Related Child Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2001103791A Division JP2001313352A (ja) | 2001-04-02 | 2001-04-02 | 半導体装置及びその製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH0684990A true JPH0684990A (ja) | 1994-03-25 |
JP3194300B2 JP3194300B2 (ja) | 2001-07-30 |
Family
ID=16977239
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP23484392A Expired - Lifetime JP3194300B2 (ja) | 1992-09-02 | 1992-09-02 | 半導体装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3194300B2 (ja) |
-
1992
- 1992-09-02 JP JP23484392A patent/JP3194300B2/ja not_active Expired - Lifetime
Also Published As
Publication number | Publication date |
---|---|
JP3194300B2 (ja) | 2001-07-30 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US6452260B1 (en) | Electrical interface to integrated circuit device having high density I/O count | |
JP2546195B2 (ja) | 樹脂封止型半導体装置 | |
US6329710B1 (en) | Integrated circuit package electrical enhancement | |
JP2002134685A (ja) | 集積回路装置 | |
JP2001156251A (ja) | 半導体装置 | |
US5559305A (en) | Semiconductor package having adjacently arranged semiconductor chips | |
JPH03255657A (ja) | 混成集積回路装置 | |
US5763945A (en) | Integrated circuit package electrical enhancement with improved lead frame design | |
JPH04123448A (ja) | 半導体実装装置 | |
JPH10275887A (ja) | 半導体装置 | |
JP3194300B2 (ja) | 半導体装置 | |
JP2936819B2 (ja) | Icチップの実装構造 | |
JPH07221135A (ja) | 2層構造立体ベアチップic | |
KR100201379B1 (ko) | 솔더블을 이용한 반도체 칩 부착방법 및 구조 | |
JPH032345B2 (ja) | ||
JPS60200559A (ja) | メモリモジュール | |
JP2001313352A (ja) | 半導体装置及びその製造方法 | |
JP2968704B2 (ja) | 半導体装置 | |
JP2001267351A (ja) | ワイヤボンディング構造 | |
JPH0834282B2 (ja) | 半導体装置用リードフレーム | |
KR200190144Y1 (ko) | 반도체 소자 | |
JPH0828463B2 (ja) | リードフレームおよびこれを用いた半導体装置 | |
JPH08222683A (ja) | 半導体装置用リードフレームおよび半導体装置 | |
JPS60171747A (ja) | 半導体装置 | |
JPH1070158A (ja) | Tab実装半導体装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090601 Year of fee payment: 8 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100601 Year of fee payment: 9 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110601 Year of fee payment: 10 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110601 Year of fee payment: 10 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120601 Year of fee payment: 11 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130601 Year of fee payment: 12 |
|
EXPY | Cancellation because of completion of term | ||
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130601 Year of fee payment: 12 |