JPH1070158A - Tab実装半導体装置 - Google Patents
Tab実装半導体装置Info
- Publication number
- JPH1070158A JPH1070158A JP22491996A JP22491996A JPH1070158A JP H1070158 A JPH1070158 A JP H1070158A JP 22491996 A JP22491996 A JP 22491996A JP 22491996 A JP22491996 A JP 22491996A JP H1070158 A JPH1070158 A JP H1070158A
- Authority
- JP
- Japan
- Prior art keywords
- tab
- wiring
- semiconductor chip
- semiconductor device
- tape
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
Landscapes
- Wire Bonding (AREA)
Abstract
(57)【要約】
【課題】TAB実装半導体装置を提供すること
【解決手段】 プリント基板上に、入出力パッドおよび
複数個のチップ内配線用パッドを備えた半導体チップが
載置されている。この半導体チップ上にTABテープが
配置されている。このTABテープは半導体チップの前
記入出力パッドを前記プリント基板上の配線に接続する
ように、前記半導体チップの周囲部分においてリード配
線が固定されている。このTABテープの前記半導体チ
ップに対向する面内には、前記チップ内配線用パッド相
互間を接続する信号伝送用配線が固定されている。
複数個のチップ内配線用パッドを備えた半導体チップが
載置されている。この半導体チップ上にTABテープが
配置されている。このTABテープは半導体チップの前
記入出力パッドを前記プリント基板上の配線に接続する
ように、前記半導体チップの周囲部分においてリード配
線が固定されている。このTABテープの前記半導体チ
ップに対向する面内には、前記チップ内配線用パッド相
互間を接続する信号伝送用配線が固定されている。
Description
【0001】
【発明の属する技術分野】本発明は、TABテープを用
いて、半導体チップをプリント基板上に実装されたTA
B実装半導体装置に関し、特に信号の高速伝送に適した
TAB実装半導体装置に関する。
いて、半導体チップをプリント基板上に実装されたTA
B実装半導体装置に関し、特に信号の高速伝送に適した
TAB実装半導体装置に関する。
【0002】
【従来の技術】近年、ポリイミド等の樹脂で作成された
テープに銅配線を行い、それに半導体チップを装着した
TAB(テープ・オートメイテッド・ボンデイング)実
装半導体装置が広く用いられている。
テープに銅配線を行い、それに半導体チップを装着した
TAB(テープ・オートメイテッド・ボンデイング)実
装半導体装置が広く用いられている。
【0003】図6は従来のTAB実装半導体装置の一例
を示す図で、(A)は平面図、(B)は側面図、(C)
は(B)図の要部を拡大して示す側断面図である。
を示す図で、(A)は平面図、(B)は側面図、(C)
は(B)図の要部を拡大して示す側断面図である。
【0004】このTAB実装半導体装置は、図6(B)
に示すように、プリント基板11上に半導体チップ12
が載置されており、その上に、図6(A)に示すよう
に、中央に矩形の透孔13がくりぬかれ、透孔13部か
ら周辺部に向かって放射状のリード配線14が印刷配線
されたポリイミドフイルムからなるTABテープ15が
配置される。なお、図6(A)はプリント基板11から
上方を見たTABテープ15の平面図である。TABテ
ープ15に印刷配線されたリード配線14の一端は、透
孔13部において、図6(C)に示すように、半導体チ
ップ12の周辺部に設けられた入出力パッド16に金半
田などにより構成されるバンプ17により、半田付けさ
れる。また、TABテープ15に印刷配線されたリード
配線14の一端は、プリント基板11上に印刷配線され
た配線18に半田付けされる。
に示すように、プリント基板11上に半導体チップ12
が載置されており、その上に、図6(A)に示すよう
に、中央に矩形の透孔13がくりぬかれ、透孔13部か
ら周辺部に向かって放射状のリード配線14が印刷配線
されたポリイミドフイルムからなるTABテープ15が
配置される。なお、図6(A)はプリント基板11から
上方を見たTABテープ15の平面図である。TABテ
ープ15に印刷配線されたリード配線14の一端は、透
孔13部において、図6(C)に示すように、半導体チ
ップ12の周辺部に設けられた入出力パッド16に金半
田などにより構成されるバンプ17により、半田付けさ
れる。また、TABテープ15に印刷配線されたリード
配線14の一端は、プリント基板11上に印刷配線され
た配線18に半田付けされる。
【0005】
【発明が解決しようとする課題】このような従来のTA
B実装半導体装置においては、素子の微細化が進みサブ
ミクロン世代に突入した昨今、当然半導体チップ内の配
線パターンが著しく細くなるため、配線抵抗および配線
負荷容量が問題となってきている。特に、クロック配線
やバスブリッジのように、半導体チップを横断する様な
配線が行われる場合には、信号の伝搬遅延が問題とな
り、高速伝送が困難になってきている。
B実装半導体装置においては、素子の微細化が進みサブ
ミクロン世代に突入した昨今、当然半導体チップ内の配
線パターンが著しく細くなるため、配線抵抗および配線
負荷容量が問題となってきている。特に、クロック配線
やバスブリッジのように、半導体チップを横断する様な
配線が行われる場合には、信号の伝搬遅延が問題とな
り、高速伝送が困難になってきている。
【0006】また、上記のようなクロック配線やバスブ
リッジ配線は、半導体チップ全面に張り巡らされるた
め、集積回路の配線効率を下げてしまうこととなり、高
密度実装の面でも問題があった。
リッジ配線は、半導体チップ全面に張り巡らされるた
め、集積回路の配線効率を下げてしまうこととなり、高
密度実装の面でも問題があった。
【0007】そこで、本発明の目的は、信号の高速伝送
を可能とし、かつ、集積回路の配線効率を向上し得るT
AB実装半導体装置を提供することにある。
を可能とし、かつ、集積回路の配線効率を向上し得るT
AB実装半導体装置を提供することにある。
【0008】
【課題を解決するための手段】本発明によれば、プリン
ト基板上に載置され、入出力パッドおよび複数個の信号
パッドを備えた半導体チップと、この半導体チップ上に
配置され、この半導体チップの前記入出力パッドを前記
プリント基板上の配線に接続するように、前記半導体チ
ップの周囲部分においてリード配線が固定されたTAB
テープと、このTABテープの前記半導体チップに対向
する面内に固定され、前記信号パッド相互間を接続する
信号伝送用配線と備えたことを特徴としたTAB実装半
導体装置が得られる。
ト基板上に載置され、入出力パッドおよび複数個の信号
パッドを備えた半導体チップと、この半導体チップ上に
配置され、この半導体チップの前記入出力パッドを前記
プリント基板上の配線に接続するように、前記半導体チ
ップの周囲部分においてリード配線が固定されたTAB
テープと、このTABテープの前記半導体チップに対向
する面内に固定され、前記信号パッド相互間を接続する
信号伝送用配線と備えたことを特徴としたTAB実装半
導体装置が得られる。
【0009】また、前記信号パッド相互間を接続する信
号伝送用配線は、バス線路の一部を構成するものである
ことを特徴とする前記TAB実装半導体装置が得られ
る。
号伝送用配線は、バス線路の一部を構成するものである
ことを特徴とする前記TAB実装半導体装置が得られ
る。
【0010】さらに、本発明によれば、前記半導体チッ
プは2種類のバスを接続制御する機能を持ったバスブリ
ッジ半導体装置であることを特徴とする前記TAB実装
半導体装置が得られる。
プは2種類のバスを接続制御する機能を持ったバスブリ
ッジ半導体装置であることを特徴とする前記TAB実装
半導体装置が得られる。
【0011】さらに、本発明によれば、前記信号パッド
相互間を接続する信号伝送用配線は、前記半導体チップ
内の複数の回路素子にクロック信号を供給するクロック
配線であることを特徴とする前記TAB実装半導体装置
が得られる。
相互間を接続する信号伝送用配線は、前記半導体チップ
内の複数の回路素子にクロック信号を供給するクロック
配線であることを特徴とする前記TAB実装半導体装置
が得られる。
【0012】
【発明の実施の形態】以下、本発明の実施形態を図2乃
至図5に基づいて説明する。
至図5に基づいて説明する。
【0013】図1は、本発明のTAB実装半導体装置を
バスブリッジ素子に適用した一実施形態示す図で、
(A)は平面図、(B)は側面図、(C)は(B)図の
要部を拡大して示す側断面図である。なお、同図におい
ては、図6と同一部分には同一符号を付して示し、詳細
な説明は省略し、以下では本発明のTAB実装半導体装
置の従来例と相違する部分について主として説明する。
バスブリッジ素子に適用した一実施形態示す図で、
(A)は平面図、(B)は側面図、(C)は(B)図の
要部を拡大して示す側断面図である。なお、同図におい
ては、図6と同一部分には同一符号を付して示し、詳細
な説明は省略し、以下では本発明のTAB実装半導体装
置の従来例と相違する部分について主として説明する。
【0014】本発明のTAB実装半導体装置におけるT
ABテープ15は図6に示したような矩形の透孔13は
存在せず、図1(A)に破線で示す半導体チップ12に
対向する面21部分もその周辺部と同じ、ポリイミドフ
イルムからなるTABテープ15を形成している。ま
た、図1(C)に示すように、半導体チップ12はその
周辺部に設けられた入出力パッド16の他に、これらの
パッド16の内側中央寄りの部分に複数個の信号パッド
22を備えている。ところで、バスブリッジ機能を有す
る素子としての半導体チップ12に対して用いられるT
ABテープ15の配線は、図2に示すように、入力側バ
ス配線23および出力側バス配線24からなり、それら
の一端には矩形の破線で囲まれたチップ対向面21部分
において、一列に配列された半導体チップ12の入出力
パッド16への接続用のバンプ17が設けられている。
また、半導体チップ12の入出力パッド16のチップ対
向面21部分内側には入力側バス配線23および出力側
バス配線24間を相互に接続する信号伝送用配線25が
印刷配線されており、これらの信号伝送用配線25の両
端には半導体チップ12の複数個の信号パッド22に接
続するためのバンプ26が設けられている。
ABテープ15は図6に示したような矩形の透孔13は
存在せず、図1(A)に破線で示す半導体チップ12に
対向する面21部分もその周辺部と同じ、ポリイミドフ
イルムからなるTABテープ15を形成している。ま
た、図1(C)に示すように、半導体チップ12はその
周辺部に設けられた入出力パッド16の他に、これらの
パッド16の内側中央寄りの部分に複数個の信号パッド
22を備えている。ところで、バスブリッジ機能を有す
る素子としての半導体チップ12に対して用いられるT
ABテープ15の配線は、図2に示すように、入力側バ
ス配線23および出力側バス配線24からなり、それら
の一端には矩形の破線で囲まれたチップ対向面21部分
において、一列に配列された半導体チップ12の入出力
パッド16への接続用のバンプ17が設けられている。
また、半導体チップ12の入出力パッド16のチップ対
向面21部分内側には入力側バス配線23および出力側
バス配線24間を相互に接続する信号伝送用配線25が
印刷配線されており、これらの信号伝送用配線25の両
端には半導体チップ12の複数個の信号パッド22に接
続するためのバンプ26が設けられている。
【0015】図3は上記のように構成されたTABテー
プ15と半導体チップ12との電気的接続関係を示す側
面図である。同図において、まず、TABテープ15の
入力側バス配線23から入力された信号は、接続用のバ
ンプ17および入出力パッド16を介して半導体チップ
12内に一旦入り、信号パッド22を介して半導体チッ
プ12外に取り出される。この信号はさらにバンプ26
を介してTABテープ15の信号伝送用配線25の左端
に入り、信号伝送用配線25の右端からバンプ26およ
び信号パッド22を介して再び半導体チップ12内に入
る。そして半導体チップ12内部の配線を介して半導体
チップ12の入出力パッド16に取り出され、バンプ1
7を介してTABテープ15の出力側バス配線24に伝
送される。 この様に、本発明によれば、面積的に限ら
れた半導体チップ12内部に配線を設ける代わりに、T
ABテープ15のチップ対向面21上に配線ピッチの広
い銅配線により、配線抵抗は小さくなり、同時に伝搬遅
延による周波数の低下を回避して、高速伝送が可能とな
る。
プ15と半導体チップ12との電気的接続関係を示す側
面図である。同図において、まず、TABテープ15の
入力側バス配線23から入力された信号は、接続用のバ
ンプ17および入出力パッド16を介して半導体チップ
12内に一旦入り、信号パッド22を介して半導体チッ
プ12外に取り出される。この信号はさらにバンプ26
を介してTABテープ15の信号伝送用配線25の左端
に入り、信号伝送用配線25の右端からバンプ26およ
び信号パッド22を介して再び半導体チップ12内に入
る。そして半導体チップ12内部の配線を介して半導体
チップ12の入出力パッド16に取り出され、バンプ1
7を介してTABテープ15の出力側バス配線24に伝
送される。 この様に、本発明によれば、面積的に限ら
れた半導体チップ12内部に配線を設ける代わりに、T
ABテープ15のチップ対向面21上に配線ピッチの広
い銅配線により、配線抵抗は小さくなり、同時に伝搬遅
延による周波数の低下を回避して、高速伝送が可能とな
る。
【0016】次に、図4および図5は本発明のTAB実
装半導体装置の他の実施形態を示す図で、図4(A)は
平面図、(B)は側面図である。なお、同図において
は、図1乃至図3と同一部分には同一符号を付して詳細
な説明は省略し、以下では第1の実施形態と相違する部
分について主として説明する。
装半導体装置の他の実施形態を示す図で、図4(A)は
平面図、(B)は側面図である。なお、同図において
は、図1乃至図3と同一部分には同一符号を付して詳細
な説明は省略し、以下では第1の実施形態と相違する部
分について主として説明する。
【0017】この実施形態においては、半導体チップ1
2内の各回路素子に供給されるクロック信号を、図5に
示すように、TABテープ15面上に形成したクロック
配線51により供給するようにしたものである。クロッ
ク信号はプリント基板(図示せず)上の配線41からT
ABテープ15面上の配線14に供給され、図3で説明
したように、半導体チップ12の入出力パッドからチッ
プ内に入り、信号パッドおよびバンプ26を介してTA
Bテープ15面上のクロック配線51の一端に供給され
る。クロック配線51の他端は半導体チップ12内全面
に散在する記憶素子、フリップフロップあるいはレジス
タ等の回路素子(図示せず)近傍に設けられたバンプ2
6を介して再びチップ内に入る。
2内の各回路素子に供給されるクロック信号を、図5に
示すように、TABテープ15面上に形成したクロック
配線51により供給するようにしたものである。クロッ
ク信号はプリント基板(図示せず)上の配線41からT
ABテープ15面上の配線14に供給され、図3で説明
したように、半導体チップ12の入出力パッドからチッ
プ内に入り、信号パッドおよびバンプ26を介してTA
Bテープ15面上のクロック配線51の一端に供給され
る。クロック配線51の他端は半導体チップ12内全面
に散在する記憶素子、フリップフロップあるいはレジス
タ等の回路素子(図示せず)近傍に設けられたバンプ2
6を介して再びチップ内に入る。
【0018】従って、この実施形態においても、TAB
テープ15上の銅配線を使うことにより、半導体チップ
12内に較べて、配線面積に余裕があり、それだけ配線
ピッチも大きく取れることから、当然配線抵抗は小さく
なり、従って配線抵抗分の遅延によるクロックスキュー
も回避することができる。
テープ15上の銅配線を使うことにより、半導体チップ
12内に較べて、配線面積に余裕があり、それだけ配線
ピッチも大きく取れることから、当然配線抵抗は小さく
なり、従って配線抵抗分の遅延によるクロックスキュー
も回避することができる。
【0019】
【発明の効果】上記した本発明によれば、半導体チップ
内に配線すべき信号伝送配線をTABテープ側に配線し
たため、サブミクロン世代の昨今、大きく問題となって
いる、配線抵抗に起因する信号の伝搬遅延による周波数
の低下、クロック信号のスキューを回避することがで
き、さらに高速動作をも実現させることができる。
内に配線すべき信号伝送配線をTABテープ側に配線し
たため、サブミクロン世代の昨今、大きく問題となって
いる、配線抵抗に起因する信号の伝搬遅延による周波数
の低下、クロック信号のスキューを回避することがで
き、さらに高速動作をも実現させることができる。
【0020】また、半導体チップ内に配すべき信号伝送
配線をTABテープ上に配したため、その分だけ半導体
チップ内の配線数が少なくてすみ、集積回路の配線効率
を向上することができる。
配線をTABテープ上に配したため、その分だけ半導体
チップ内の配線数が少なくてすみ、集積回路の配線効率
を向上することができる。
【図1】本発明のTAB実装半導体装置をバスブリッジ
素子に適用した一実施形態示す図で、(A)は平面図、
(B)は側面図、(C)は(B)図の要部を拡大して示
す側断面図である。
素子に適用した一実施形態示す図で、(A)は平面図、
(B)は側面図、(C)は(B)図の要部を拡大して示
す側断面図である。
【図2】本発明のTAB実装半導体装置におけるTAB
テープ上の配線状態を示す平面図である。
テープ上の配線状態を示す平面図である。
【図3】本発明のTAB実装半導体装置の電気的接続状
況を示す側面図である。
況を示す側面図である。
【図4】本発明のTAB実装半導体装置の他の実施形態
を示す図で、図4(A)は平面図、(B)は側面図であ
る。
を示す図で、図4(A)は平面図、(B)は側面図であ
る。
【図5】本発明のTAB実装半導体装置の他の実施形態
におけるTABテープ上の配線状態を示す平面図であ
る。
におけるTABテープ上の配線状態を示す平面図であ
る。
【図6】従来のTAB実装半導体装置の一例を示す図
で、(A)は平面図、(B)は側面図、(C)は(B)
図の要部を拡大して示す側断面図である。
で、(A)は平面図、(B)は側面図、(C)は(B)
図の要部を拡大して示す側断面図である。
11 プリント基板 12 半導体チップ 13 TABテープ 14 リード配線 15 TABテープ 16 入出力パッド 17 バンプ 18 配線 21 チップ対向面 22 信号パッド 23 入力側バス配線 24 出力側バス配線 25 信号伝送用配線 26 バンプ
Claims (4)
- 【請求項1】 プリント基板上に載置され、入出力パッ
ドおよび複数個の信号パッドを備えた半導体チップと、
この半導体チップ上に配置され、この半導体チップの前
記入出力パッドを前記プリント基板上の配線に接続する
ように、前記半導体チップの周囲部分においてリード配
線が固定されたTABテープと、このTABテープの前
記半導体チップに対向する面内に固定され、前記信号パ
ッド相互間を接続する信号伝送用配線と備えたことを特
徴とするTAB実装半導体装置。 - 【請求項2】 前記信号パッド相互間を接続する信号伝
送用配線は、バス線路の一部を構成するものであること
を特徴とする請求項1記載のTAB実装半導体装置。 - 【請求項3】 前記半導体チップは2種類のバスを接続
制御する機能を持ったバスブリッジ半導体装置であるこ
とを特徴とする請求項2記載のTAB実装半導体装置。 - 【請求項4】 前記信号パッド相互間を接続する信号伝
送用配線は、前記半導体チップ内の複数の回路素子にク
ロック信号を供給するクロック配線であることを特徴と
する請求項1記載のTAB実装半導体装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP22491996A JPH1070158A (ja) | 1996-08-27 | 1996-08-27 | Tab実装半導体装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP22491996A JPH1070158A (ja) | 1996-08-27 | 1996-08-27 | Tab実装半導体装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH1070158A true JPH1070158A (ja) | 1998-03-10 |
Family
ID=16821229
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP22491996A Pending JPH1070158A (ja) | 1996-08-27 | 1996-08-27 | Tab実装半導体装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH1070158A (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2014142075A1 (ja) * | 2013-03-13 | 2014-09-18 | ピーエスフォー ルクスコ エスエイアールエル | 半導体装置 |
-
1996
- 1996-08-27 JP JP22491996A patent/JPH1070158A/ja active Pending
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2014142075A1 (ja) * | 2013-03-13 | 2014-09-18 | ピーエスフォー ルクスコ エスエイアールエル | 半導体装置 |
US9589921B2 (en) | 2013-03-13 | 2017-03-07 | Ps4 Luxco S.A.R.L. | Semiconductor device |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US5473514A (en) | Semiconductor device having an interconnecting circuit board | |
US4949224A (en) | Structure for mounting a semiconductor device | |
US5060052A (en) | TAB bonded semiconductor device having off-chip power and ground distribution | |
JP2568748B2 (ja) | 半導体装置 | |
US6590297B2 (en) | Semiconductor chip having pads with plural junctions for different assembly methods | |
JPH04123448A (ja) | 半導体実装装置 | |
JPH0547998A (ja) | 高密度実装化半導体装置 | |
JP3166490B2 (ja) | Bga型半導体装置 | |
JPH1070158A (ja) | Tab実装半導体装置 | |
JP2001177046A (ja) | 半導体装置およびその製造方法 | |
EP0171783A2 (en) | Module board and module using the same and method of treating them | |
JP2708696B2 (ja) | 半導体素子実装コネクタ | |
JPS61125066A (ja) | 半導体装置 | |
JPS5854646A (ja) | 混成集積回路装置 | |
JP3194300B2 (ja) | 半導体装置 | |
JP2725621B2 (ja) | 半導体装置 | |
JP2677087B2 (ja) | 半導体集積回路 | |
JP3308236B2 (ja) | 多ピン対応lsiにおけるパッケージ構造 | |
JPH081943B2 (ja) | 半導体集積回路パッケージ | |
JPH1012660A (ja) | 表面実装用集積回路 | |
JPS58184735A (ja) | 集積回路チツプ | |
JPH06140462A (ja) | 半導体装置のパッケージ | |
JPH07114217B2 (ja) | テープキャリア方式の半導体装置 | |
JPS59165446A (ja) | 集積回路構造体 | |
JPH04181748A (ja) | Tabテープ |