JPH1070158A - Ｔａｂ実装半導体装置 - Google Patents
Ｔａｂ実装半導体装置Info
- Publication number
- JPH1070158A JPH1070158A JP22491996A JP22491996A JPH1070158A JP H1070158 A JPH1070158 A JP H1070158A JP 22491996 A JP22491996 A JP 22491996A JP 22491996 A JP22491996 A JP 22491996A JP H1070158 A JPH1070158 A JP H1070158A
- Authority
- JP
- Japan
- Prior art keywords
- tab
- wiring
- semiconductor chip
- semiconductor device
- tape
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
Landscapes
- Wire Bonding (AREA)
Abstract
(57)【要約】
【課題】ＴＡＢ実装半導体装置を提供すること
【解決手段】 プリント基板上に、入出力パッドおよび
複数個のチップ内配線用パッドを備えた半導体チップが
載置されている。この半導体チップ上にＴＡＢテープが
配置されている。このＴＡＢテープは半導体チップの前
記入出力パッドを前記プリント基板上の配線に接続する
ように、前記半導体チップの周囲部分においてリード配
線が固定されている。このＴＡＢテープの前記半導体チ
ップに対向する面内には、前記チップ内配線用パッド相
互間を接続する信号伝送用配線が固定されている。
複数個のチップ内配線用パッドを備えた半導体チップが
載置されている。この半導体チップ上にＴＡＢテープが
配置されている。このＴＡＢテープは半導体チップの前
記入出力パッドを前記プリント基板上の配線に接続する
ように、前記半導体チップの周囲部分においてリード配
線が固定されている。このＴＡＢテープの前記半導体チ
ップに対向する面内には、前記チップ内配線用パッド相
互間を接続する信号伝送用配線が固定されている。
Description
【０００１】
【発明の属する技術分野】本発明は、ＴＡＢテープを用
いて、半導体チップをプリント基板上に実装されたＴＡ
Ｂ実装半導体装置に関し、特に信号の高速伝送に適した
ＴＡＢ実装半導体装置に関する。
いて、半導体チップをプリント基板上に実装されたＴＡ
Ｂ実装半導体装置に関し、特に信号の高速伝送に適した
ＴＡＢ実装半導体装置に関する。
【０００２】
【従来の技術】近年、ポリイミド等の樹脂で作成された
テープに銅配線を行い、それに半導体チップを装着した
ＴＡＢ（テープ・オートメイテッド・ボンデイング）実
装半導体装置が広く用いられている。
テープに銅配線を行い、それに半導体チップを装着した
ＴＡＢ（テープ・オートメイテッド・ボンデイング）実
装半導体装置が広く用いられている。
【０００３】図６は従来のＴＡＢ実装半導体装置の一例
を示す図で、（Ａ）は平面図、（Ｂ）は側面図、（Ｃ）
は（Ｂ）図の要部を拡大して示す側断面図である。
を示す図で、（Ａ）は平面図、（Ｂ）は側面図、（Ｃ）
は（Ｂ）図の要部を拡大して示す側断面図である。
【０００４】このＴＡＢ実装半導体装置は、図６（Ｂ）
に示すように、プリント基板１１上に半導体チップ１２
が載置されており、その上に、図６（Ａ）に示すよう
に、中央に矩形の透孔１３がくりぬかれ、透孔１３部か
ら周辺部に向かって放射状のリード配線１４が印刷配線
されたポリイミドフイルムからなるＴＡＢテープ１５が
配置される。なお、図６（Ａ）はプリント基板１１から
上方を見たＴＡＢテープ１５の平面図である。ＴＡＢテ
ープ１５に印刷配線されたリード配線１４の一端は、透
孔１３部において、図６（Ｃ）に示すように、半導体チ
ップ１２の周辺部に設けられた入出力パッド１６に金半
田などにより構成されるバンプ１７により、半田付けさ
れる。また、ＴＡＢテープ１５に印刷配線されたリード
配線１４の一端は、プリント基板１１上に印刷配線され
た配線１８に半田付けされる。
に示すように、プリント基板１１上に半導体チップ１２
が載置されており、その上に、図６（Ａ）に示すよう
に、中央に矩形の透孔１３がくりぬかれ、透孔１３部か
ら周辺部に向かって放射状のリード配線１４が印刷配線
されたポリイミドフイルムからなるＴＡＢテープ１５が
配置される。なお、図６（Ａ）はプリント基板１１から
上方を見たＴＡＢテープ１５の平面図である。ＴＡＢテ
ープ１５に印刷配線されたリード配線１４の一端は、透
孔１３部において、図６（Ｃ）に示すように、半導体チ
ップ１２の周辺部に設けられた入出力パッド１６に金半
田などにより構成されるバンプ１７により、半田付けさ
れる。また、ＴＡＢテープ１５に印刷配線されたリード
配線１４の一端は、プリント基板１１上に印刷配線され
た配線１８に半田付けされる。
【０００５】
【発明が解決しようとする課題】このような従来のＴＡ
Ｂ実装半導体装置においては、素子の微細化が進みサブ
ミクロン世代に突入した昨今、当然半導体チップ内の配
線パターンが著しく細くなるため、配線抵抗および配線
負荷容量が問題となってきている。特に、クロック配線
やバスブリッジのように、半導体チップを横断する様な
配線が行われる場合には、信号の伝搬遅延が問題とな
り、高速伝送が困難になってきている。
Ｂ実装半導体装置においては、素子の微細化が進みサブ
ミクロン世代に突入した昨今、当然半導体チップ内の配
線パターンが著しく細くなるため、配線抵抗および配線
負荷容量が問題となってきている。特に、クロック配線
やバスブリッジのように、半導体チップを横断する様な
配線が行われる場合には、信号の伝搬遅延が問題とな
り、高速伝送が困難になってきている。
【０００６】また、上記のようなクロック配線やバスブ
リッジ配線は、半導体チップ全面に張り巡らされるた
め、集積回路の配線効率を下げてしまうこととなり、高
密度実装の面でも問題があった。
リッジ配線は、半導体チップ全面に張り巡らされるた
め、集積回路の配線効率を下げてしまうこととなり、高
密度実装の面でも問題があった。
【０００７】そこで、本発明の目的は、信号の高速伝送
を可能とし、かつ、集積回路の配線効率を向上し得るＴ
ＡＢ実装半導体装置を提供することにある。
を可能とし、かつ、集積回路の配線効率を向上し得るＴ
ＡＢ実装半導体装置を提供することにある。
【０００８】
【課題を解決するための手段】本発明によれば、プリン
ト基板上に載置され、入出力パッドおよび複数個の信号
パッドを備えた半導体チップと、この半導体チップ上に
配置され、この半導体チップの前記入出力パッドを前記
プリント基板上の配線に接続するように、前記半導体チ
ップの周囲部分においてリード配線が固定されたＴＡＢ
テープと、このＴＡＢテープの前記半導体チップに対向
する面内に固定され、前記信号パッド相互間を接続する
信号伝送用配線と備えたことを特徴としたＴＡＢ実装半
導体装置が得られる。
ト基板上に載置され、入出力パッドおよび複数個の信号
パッドを備えた半導体チップと、この半導体チップ上に
配置され、この半導体チップの前記入出力パッドを前記
プリント基板上の配線に接続するように、前記半導体チ
ップの周囲部分においてリード配線が固定されたＴＡＢ
テープと、このＴＡＢテープの前記半導体チップに対向
する面内に固定され、前記信号パッド相互間を接続する
信号伝送用配線と備えたことを特徴としたＴＡＢ実装半
導体装置が得られる。
【０００９】また、前記信号パッド相互間を接続する信
号伝送用配線は、バス線路の一部を構成するものである
ことを特徴とする前記ＴＡＢ実装半導体装置が得られ
る。
号伝送用配線は、バス線路の一部を構成するものである
ことを特徴とする前記ＴＡＢ実装半導体装置が得られ
る。
【００１０】さらに、本発明によれば、前記半導体チッ
プは２種類のバスを接続制御する機能を持ったバスブリ
ッジ半導体装置であることを特徴とする前記ＴＡＢ実装
半導体装置が得られる。
プは２種類のバスを接続制御する機能を持ったバスブリ
ッジ半導体装置であることを特徴とする前記ＴＡＢ実装
半導体装置が得られる。
【００１１】さらに、本発明によれば、前記信号パッド
相互間を接続する信号伝送用配線は、前記半導体チップ
内の複数の回路素子にクロック信号を供給するクロック
配線であることを特徴とする前記ＴＡＢ実装半導体装置
が得られる。
相互間を接続する信号伝送用配線は、前記半導体チップ
内の複数の回路素子にクロック信号を供給するクロック
配線であることを特徴とする前記ＴＡＢ実装半導体装置
が得られる。
【００１２】
【発明の実施の形態】以下、本発明の実施形態を図２乃
至図５に基づいて説明する。
至図５に基づいて説明する。
【００１３】図１は、本発明のＴＡＢ実装半導体装置を
バスブリッジ素子に適用した一実施形態示す図で、
（Ａ）は平面図、（Ｂ）は側面図、（Ｃ）は（Ｂ）図の
要部を拡大して示す側断面図である。なお、同図におい
ては、図６と同一部分には同一符号を付して示し、詳細
な説明は省略し、以下では本発明のＴＡＢ実装半導体装
置の従来例と相違する部分について主として説明する。
バスブリッジ素子に適用した一実施形態示す図で、
（Ａ）は平面図、（Ｂ）は側面図、（Ｃ）は（Ｂ）図の
要部を拡大して示す側断面図である。なお、同図におい
ては、図６と同一部分には同一符号を付して示し、詳細
な説明は省略し、以下では本発明のＴＡＢ実装半導体装
置の従来例と相違する部分について主として説明する。
【００１４】本発明のＴＡＢ実装半導体装置におけるＴ
ＡＢテープ１５は図６に示したような矩形の透孔１３は
存在せず、図１（Ａ）に破線で示す半導体チップ１２に
対向する面２１部分もその周辺部と同じ、ポリイミドフ
イルムからなるＴＡＢテープ１５を形成している。ま
た、図１（Ｃ）に示すように、半導体チップ１２はその
周辺部に設けられた入出力パッド１６の他に、これらの
パッド１６の内側中央寄りの部分に複数個の信号パッド
２２を備えている。ところで、バスブリッジ機能を有す
る素子としての半導体チップ１２に対して用いられるＴ
ＡＢテープ１５の配線は、図２に示すように、入力側バ
ス配線２３および出力側バス配線２４からなり、それら
の一端には矩形の破線で囲まれたチップ対向面２１部分
において、一列に配列された半導体チップ１２の入出力
パッド１６への接続用のバンプ１７が設けられている。
また、半導体チップ１２の入出力パッド１６のチップ対
向面２１部分内側には入力側バス配線２３および出力側
バス配線２４間を相互に接続する信号伝送用配線２５が
印刷配線されており、これらの信号伝送用配線２５の両
端には半導体チップ１２の複数個の信号パッド２２に接
続するためのバンプ２６が設けられている。
ＡＢテープ１５は図６に示したような矩形の透孔１３は
存在せず、図１（Ａ）に破線で示す半導体チップ１２に
対向する面２１部分もその周辺部と同じ、ポリイミドフ
イルムからなるＴＡＢテープ１５を形成している。ま
た、図１（Ｃ）に示すように、半導体チップ１２はその
周辺部に設けられた入出力パッド１６の他に、これらの
パッド１６の内側中央寄りの部分に複数個の信号パッド
２２を備えている。ところで、バスブリッジ機能を有す
る素子としての半導体チップ１２に対して用いられるＴ
ＡＢテープ１５の配線は、図２に示すように、入力側バ
ス配線２３および出力側バス配線２４からなり、それら
の一端には矩形の破線で囲まれたチップ対向面２１部分
において、一列に配列された半導体チップ１２の入出力
パッド１６への接続用のバンプ１７が設けられている。
また、半導体チップ１２の入出力パッド１６のチップ対
向面２１部分内側には入力側バス配線２３および出力側
バス配線２４間を相互に接続する信号伝送用配線２５が
印刷配線されており、これらの信号伝送用配線２５の両
端には半導体チップ１２の複数個の信号パッド２２に接
続するためのバンプ２６が設けられている。
【００１５】図３は上記のように構成されたＴＡＢテー
プ１５と半導体チップ１２との電気的接続関係を示す側
面図である。同図において、まず、ＴＡＢテープ１５の
入力側バス配線２３から入力された信号は、接続用のバ
ンプ１７および入出力パッド１６を介して半導体チップ
１２内に一旦入り、信号パッド２２を介して半導体チッ
プ１２外に取り出される。この信号はさらにバンプ２６
を介してＴＡＢテープ１５の信号伝送用配線２５の左端
に入り、信号伝送用配線２５の右端からバンプ２６およ
び信号パッド２２を介して再び半導体チップ１２内に入
る。そして半導体チップ１２内部の配線を介して半導体
チップ１２の入出力パッド１６に取り出され、バンプ１
７を介してＴＡＢテープ１５の出力側バス配線２４に伝
送される。 この様に、本発明によれば、面積的に限ら
れた半導体チップ１２内部に配線を設ける代わりに、Ｔ
ＡＢテープ１５のチップ対向面２１上に配線ピッチの広
い銅配線により、配線抵抗は小さくなり、同時に伝搬遅
延による周波数の低下を回避して、高速伝送が可能とな
る。
プ１５と半導体チップ１２との電気的接続関係を示す側
面図である。同図において、まず、ＴＡＢテープ１５の
入力側バス配線２３から入力された信号は、接続用のバ
ンプ１７および入出力パッド１６を介して半導体チップ
１２内に一旦入り、信号パッド２２を介して半導体チッ
プ１２外に取り出される。この信号はさらにバンプ２６
を介してＴＡＢテープ１５の信号伝送用配線２５の左端
に入り、信号伝送用配線２５の右端からバンプ２６およ
び信号パッド２２を介して再び半導体チップ１２内に入
る。そして半導体チップ１２内部の配線を介して半導体
チップ１２の入出力パッド１６に取り出され、バンプ１
７を介してＴＡＢテープ１５の出力側バス配線２４に伝
送される。 この様に、本発明によれば、面積的に限ら
れた半導体チップ１２内部に配線を設ける代わりに、Ｔ
ＡＢテープ１５のチップ対向面２１上に配線ピッチの広
い銅配線により、配線抵抗は小さくなり、同時に伝搬遅
延による周波数の低下を回避して、高速伝送が可能とな
る。
【００１６】次に、図４および図５は本発明のＴＡＢ実
装半導体装置の他の実施形態を示す図で、図４（Ａ）は
平面図、（Ｂ）は側面図である。なお、同図において
は、図１乃至図３と同一部分には同一符号を付して詳細
な説明は省略し、以下では第１の実施形態と相違する部
分について主として説明する。
装半導体装置の他の実施形態を示す図で、図４（Ａ）は
平面図、（Ｂ）は側面図である。なお、同図において
は、図１乃至図３と同一部分には同一符号を付して詳細
な説明は省略し、以下では第１の実施形態と相違する部
分について主として説明する。
【００１７】この実施形態においては、半導体チップ１
２内の各回路素子に供給されるクロック信号を、図５に
示すように、ＴＡＢテープ１５面上に形成したクロック
配線５１により供給するようにしたものである。クロッ
ク信号はプリント基板（図示せず）上の配線４１からＴ
ＡＢテープ１５面上の配線１４に供給され、図３で説明
したように、半導体チップ１２の入出力パッドからチッ
プ内に入り、信号パッドおよびバンプ２６を介してＴＡ
Ｂテープ１５面上のクロック配線５１の一端に供給され
る。クロック配線５１の他端は半導体チップ１２内全面
に散在する記憶素子、フリップフロップあるいはレジス
タ等の回路素子（図示せず）近傍に設けられたバンプ２
６を介して再びチップ内に入る。
２内の各回路素子に供給されるクロック信号を、図５に
示すように、ＴＡＢテープ１５面上に形成したクロック
配線５１により供給するようにしたものである。クロッ
ク信号はプリント基板（図示せず）上の配線４１からＴ
ＡＢテープ１５面上の配線１４に供給され、図３で説明
したように、半導体チップ１２の入出力パッドからチッ
プ内に入り、信号パッドおよびバンプ２６を介してＴＡ
Ｂテープ１５面上のクロック配線５１の一端に供給され
る。クロック配線５１の他端は半導体チップ１２内全面
に散在する記憶素子、フリップフロップあるいはレジス
タ等の回路素子（図示せず）近傍に設けられたバンプ２
６を介して再びチップ内に入る。
【００１８】従って、この実施形態においても、ＴＡＢ
テープ１５上の銅配線を使うことにより、半導体チップ
１２内に較べて、配線面積に余裕があり、それだけ配線
ピッチも大きく取れることから、当然配線抵抗は小さく
なり、従って配線抵抗分の遅延によるクロックスキュー
も回避することができる。
テープ１５上の銅配線を使うことにより、半導体チップ
１２内に較べて、配線面積に余裕があり、それだけ配線
ピッチも大きく取れることから、当然配線抵抗は小さく
なり、従って配線抵抗分の遅延によるクロックスキュー
も回避することができる。
【００１９】
【発明の効果】上記した本発明によれば、半導体チップ
内に配線すべき信号伝送配線をＴＡＢテープ側に配線し
たため、サブミクロン世代の昨今、大きく問題となって
いる、配線抵抗に起因する信号の伝搬遅延による周波数
の低下、クロック信号のスキューを回避することがで
き、さらに高速動作をも実現させることができる。
内に配線すべき信号伝送配線をＴＡＢテープ側に配線し
たため、サブミクロン世代の昨今、大きく問題となって
いる、配線抵抗に起因する信号の伝搬遅延による周波数
の低下、クロック信号のスキューを回避することがで
き、さらに高速動作をも実現させることができる。
【００２０】また、半導体チップ内に配すべき信号伝送
配線をＴＡＢテープ上に配したため、その分だけ半導体
チップ内の配線数が少なくてすみ、集積回路の配線効率
を向上することができる。
配線をＴＡＢテープ上に配したため、その分だけ半導体
チップ内の配線数が少なくてすみ、集積回路の配線効率
を向上することができる。
【図１】本発明のＴＡＢ実装半導体装置をバスブリッジ
素子に適用した一実施形態示す図で、（Ａ）は平面図、
（Ｂ）は側面図、（Ｃ）は（Ｂ）図の要部を拡大して示
す側断面図である。
素子に適用した一実施形態示す図で、（Ａ）は平面図、
（Ｂ）は側面図、（Ｃ）は（Ｂ）図の要部を拡大して示
す側断面図である。
【図２】本発明のＴＡＢ実装半導体装置におけるＴＡＢ
テープ上の配線状態を示す平面図である。
テープ上の配線状態を示す平面図である。
【図３】本発明のＴＡＢ実装半導体装置の電気的接続状
況を示す側面図である。
況を示す側面図である。
【図４】本発明のＴＡＢ実装半導体装置の他の実施形態
を示す図で、図４（Ａ）は平面図、（Ｂ）は側面図であ
る。
を示す図で、図４（Ａ）は平面図、（Ｂ）は側面図であ
る。
【図５】本発明のＴＡＢ実装半導体装置の他の実施形態
におけるＴＡＢテープ上の配線状態を示す平面図であ
る。
におけるＴＡＢテープ上の配線状態を示す平面図であ
る。
【図６】従来のＴＡＢ実装半導体装置の一例を示す図
で、（Ａ）は平面図、（Ｂ）は側面図、（Ｃ）は（Ｂ）
図の要部を拡大して示す側断面図である。
で、（Ａ）は平面図、（Ｂ）は側面図、（Ｃ）は（Ｂ）
図の要部を拡大して示す側断面図である。
１１ プリント基板 １２ 半導体チップ １３ ＴＡＢテープ １４ リード配線 １５ ＴＡＢテープ １６ 入出力パッド １７ バンプ １８ 配線 ２１ チップ対向面 ２２ 信号パッド ２３ 入力側バス配線 ２４ 出力側バス配線 ２５ 信号伝送用配線 ２６ バンプ
Claims (4)
- 【請求項１】 プリント基板上に載置され、入出力パッ
ドおよび複数個の信号パッドを備えた半導体チップと、
この半導体チップ上に配置され、この半導体チップの前
記入出力パッドを前記プリント基板上の配線に接続する
ように、前記半導体チップの周囲部分においてリード配
線が固定されたＴＡＢテープと、このＴＡＢテープの前
記半導体チップに対向する面内に固定され、前記信号パ
ッド相互間を接続する信号伝送用配線と備えたことを特
徴とするＴＡＢ実装半導体装置。 - 【請求項２】 前記信号パッド相互間を接続する信号伝
送用配線は、バス線路の一部を構成するものであること
を特徴とする請求項１記載のＴＡＢ実装半導体装置。 - 【請求項３】 前記半導体チップは２種類のバスを接続
制御する機能を持ったバスブリッジ半導体装置であるこ
とを特徴とする請求項２記載のＴＡＢ実装半導体装置。 - 【請求項４】 前記信号パッド相互間を接続する信号伝
送用配線は、前記半導体チップ内の複数の回路素子にク
ロック信号を供給するクロック配線であることを特徴と
する請求項１記載のＴＡＢ実装半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP22491996A JPH1070158A (ja) | 1996-08-27 | 1996-08-27 | Ｔａｂ実装半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP22491996A JPH1070158A (ja) | 1996-08-27 | 1996-08-27 | Ｔａｂ実装半導体装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH1070158A true JPH1070158A (ja) | 1998-03-10 |
Family
ID=16821229
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP22491996A Pending JPH1070158A (ja) | 1996-08-27 | 1996-08-27 | Ｔａｂ実装半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH1070158A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2014142075A1 (ja) * | 2013-03-13 | 2014-09-18 | ピーエスフォー ルクスコ エスエイアールエル | 半導体装置 |
-
1996
- 1996-08-27 JP JP22491996A patent/JPH1070158A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2014142075A1 (ja) * | 2013-03-13 | 2014-09-18 | ピーエスフォー ルクスコ エスエイアールエル | 半導体装置 |
| US9589921B2 (en) | 2013-03-13 | 2017-03-07 | Ps4 Luxco S.A.R.L. | Semiconductor device |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5473514A (en) | Semiconductor device having an interconnecting circuit board | |
| US4949224A (en) | Structure for mounting a semiconductor device | |
| US5060052A (en) | TAB bonded semiconductor device having off-chip power and ground distribution | |
| JP2568748B2 (ja) | 半導体装置 | |
| US6590297B2 (en) | Semiconductor chip having pads with plural junctions for different assembly methods | |
| JPH04123448A (ja) | 半導体実装装置 | |
| JPH0547998A (ja) | 高密度実装化半導体装置 | |
| JP3166490B2 (ja) | Ｂｇａ型半導体装置 | |
| JPH1070158A (ja) | Ｔａｂ実装半導体装置 | |
| JP2001177046A (ja) | 半導体装置およびその製造方法 | |
| EP0171783A2 (en) | Module board and module using the same and method of treating them | |
| JP2708696B2 (ja) | 半導体素子実装コネクタ | |
| JPS61125066A (ja) | 半導体装置 | |
| JPS5854646A (ja) | 混成集積回路装置 | |
| JP3194300B2 (ja) | 半導体装置 | |
| JP2725621B2 (ja) | 半導体装置 | |
| JP2677087B2 (ja) | 半導体集積回路 | |
| JP3308236B2 (ja) | 多ピン対応ｌｓｉにおけるパッケージ構造 | |
| JPH081943B2 (ja) | 半導体集積回路パッケージ | |
| JPH1012660A (ja) | 表面実装用集積回路 | |
| JPS58184735A (ja) | 集積回路チツプ | |
| JPH06140462A (ja) | 半導体装置のパッケージ | |
| JPH07114217B2 (ja) | テープキャリア方式の半導体装置 | |
| JPS59165446A (ja) | 集積回路構造体 | |
| JPH04181748A (ja) | Ｔａｂテープ |