JPH0681513B2 - Ｐｗｍ制御装置 - Google Patents
Ｐｗｍ制御装置Info
- Publication number
- JPH0681513B2 JPH0681513B2 JP62284217A JP28421787A JPH0681513B2 JP H0681513 B2 JPH0681513 B2 JP H0681513B2 JP 62284217 A JP62284217 A JP 62284217A JP 28421787 A JP28421787 A JP 28421787A JP H0681513 B2 JPH0681513 B2 JP H0681513B2
- Authority
- JP
- Japan
- Prior art keywords
- pwm
- phase
- signal
- counter
- pulse
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 230000001360 synchronised effect Effects 0.000 claims description 52
- 230000001788 irregular Effects 0.000 claims description 16
- 244000145845 chattering Species 0.000 claims description 7
- 230000000630 rising effect Effects 0.000 claims description 2
- 101150065817 ROM2 gene Proteins 0.000 description 18
- 238000000034 method Methods 0.000 description 13
- 239000013256 coordination polymer Substances 0.000 description 8
- 238000010586 diagram Methods 0.000 description 7
- 230000002265 prevention Effects 0.000 description 7
- 230000006870 function Effects 0.000 description 6
- 238000007493 shaping process Methods 0.000 description 6
- 241001125929 Trisopterus luscus Species 0.000 description 4
- 230000007423 decrease Effects 0.000 description 4
- 230000008030 elimination Effects 0.000 description 4
- 238000003379 elimination reaction Methods 0.000 description 4
- 238000006243 chemical reaction Methods 0.000 description 3
- 239000003990 capacitor Substances 0.000 description 2
- 230000009977 dual effect Effects 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 230000006698 induction Effects 0.000 description 2
- 230000000737 periodic effect Effects 0.000 description 2
- 239000004065 semiconductor Substances 0.000 description 2
- 230000003247 decreasing effect Effects 0.000 description 1
- 230000002250 progressing effect Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
- H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
- H02M5/00—Conversion of ac power input into ac power output, e.g. for change of voltage, for change of frequency, for change of number of phases
- H02M5/40—Conversion of ac power input into ac power output, e.g. for change of voltage, for change of frequency, for change of number of phases with intermediate conversion into dc
- H02M5/42—Conversion of ac power input into ac power output, e.g. for change of voltage, for change of frequency, for change of number of phases with intermediate conversion into dc by static converters
- H02M5/44—Conversion of ac power input into ac power output, e.g. for change of voltage, for change of frequency, for change of number of phases with intermediate conversion into dc by static converters using discharge tubes or semiconductor devices to convert the intermediate dc into ac
- H02M5/453—Conversion of ac power input into ac power output, e.g. for change of voltage, for change of frequency, for change of number of phases with intermediate conversion into dc by static converters using discharge tubes or semiconductor devices to convert the intermediate dc into ac using devices of a triode or transistor type requiring continuous application of a control signal
- H02M5/458—Conversion of ac power input into ac power output, e.g. for change of voltage, for change of frequency, for change of number of phases with intermediate conversion into dc by static converters using discharge tubes or semiconductor devices to convert the intermediate dc into ac using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K7/00—Modulating pulses with a continuously-variable modulating signal
- H03K7/08—Duration or width modulation ; Duty cycle modulation
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Inverter Devices (AREA)
Description
【発明の詳細な説明】 〔発明の目的〕 （産業上の利用分野） 本発明はPWMインバータの制御装置に係り、特にPWMパタ
ーンをメモリから読み出してPWM信号を形成するPWM制御
回路に関する。
ーンをメモリから読み出してPWM信号を形成するPWM制御
回路に関する。
（従来の技術） PWMインバータの制御方法としてあらかじめオフライン
で所望の制御パターンを計算してメモリに記憶し、動作
時に命令に応じてパターンを読み出し、制御する方法が
ある。（電気学会半導体電力変換方式調査専門委員会編
「半導体電力変換回路」1987.3.31電気学会発行）この
方法はオフラインで所望の制御パターンを計算するか
ら、低次高調波消去PWM制御、トルクリップル低減制
御、高調波損失低減制御など、他のオンラインのPWM制
御方式では困難な制御が容易におこなえる。
で所望の制御パターンを計算してメモリに記憶し、動作
時に命令に応じてパターンを読み出し、制御する方法が
ある。（電気学会半導体電力変換方式調査専門委員会編
「半導体電力変換回路」1987.3.31電気学会発行）この
方法はオフラインで所望の制御パターンを計算するか
ら、低次高調波消去PWM制御、トルクリップル低減制
御、高調波損失低減制御など、他のオンラインのPWM制
御方式では困難な制御が容易におこなえる。
（発明が解決しようとする問題点） しかし、従来のメモリを用いた方式はPWM周波数がイン
バータ周波数に比例した同期式のみであり運転周波数が
低くなるとトルクリップルが増大するため最低周波数に
限界がある。すなわち、メモリは電圧指令Ｖ＊と電気角
の指令値θ＊とによってアドレスされ、この２つの指令
値に応じたPWM信号を出力する。θ＊がｎビットで与え
られるときθ＊のとり得る値は であり、周波数が低下するとθ▲k *▼（ｋO1〜２ｎ−
１）に留まる時間が長くなる。すなわち、運転周波数に
かかわらず位相分解能が一定であるため、時間の分解能
は運転周波数が下がると共に低下する。このため電流、
トルクのリップルが増大し、メモリの容量によって定ま
る所定周波数以下では運転不可能となり、用途が限定さ
れる。工作機械等に用いられる汎用インバータでは運転
周波数が広いとが望ましい。このためには低速領域では
非同期式PWMを用いねばならない。しかし、従来のメモ
リを用いたPWM制御回路と非同期式PWM制御回路との２つ
のPWM制御回路を備えることは装置のコストアップを招
く。
バータ周波数に比例した同期式のみであり運転周波数が
低くなるとトルクリップルが増大するため最低周波数に
限界がある。すなわち、メモリは電圧指令Ｖ＊と電気角
の指令値θ＊とによってアドレスされ、この２つの指令
値に応じたPWM信号を出力する。θ＊がｎビットで与え
られるときθ＊のとり得る値は であり、周波数が低下するとθ▲k *▼（ｋO1〜２ｎ−
１）に留まる時間が長くなる。すなわち、運転周波数に
かかわらず位相分解能が一定であるため、時間の分解能
は運転周波数が下がると共に低下する。このため電流、
トルクのリップルが増大し、メモリの容量によって定ま
る所定周波数以下では運転不可能となり、用途が限定さ
れる。工作機械等に用いられる汎用インバータでは運転
周波数が広いとが望ましい。このためには低速領域では
非同期式PWMを用いねばならない。しかし、従来のメモ
リを用いたPWM制御回路と非同期式PWM制御回路との２つ
のPWM制御回路を備えることは装置のコストアップを招
く。
本発明はメモリを用いたPWM制御回路でありながら、同
期式、非同期式双方のPWMが可能なPWM制御回路を提供す
ることを目的とする。
期式、非同期式双方のPWMが可能なPWM制御回路を提供す
ることを目的とする。
（問題点を解決するための手段） 上記の目的を達成するために本発明は、インバータ周波
数に比例した同期パルスを計数して位相信号を出力する
位相カウンタ、PWMパターンデータが予め書き込まれパ
ターン選択信号と前記位相信号で指定されたアドレスの
複数のPWMパターンデータが読み出されるメモリ、前記
位相信号の上位ビットにより前記メモリから読み出され
た複数のPWMパターンデータを分配して各相のPWM信号と
して出力する分配器を備えた装置において、同期式と非
同期式を切り替えるモード信号に応じて前記同期パルス
か一定周波数の非同期パルスのいずれかを選択して計数
する変調カウンタを設け、前記変調カウンタの計数値を
前記位相信号の下位ビットに割当て、同期式と非同期式
のPWM信号を切り替え可能に構成したPWM制御装置であ
る。
数に比例した同期パルスを計数して位相信号を出力する
位相カウンタ、PWMパターンデータが予め書き込まれパ
ターン選択信号と前記位相信号で指定されたアドレスの
複数のPWMパターンデータが読み出されるメモリ、前記
位相信号の上位ビットにより前記メモリから読み出され
た複数のPWMパターンデータを分配して各相のPWM信号と
して出力する分配器を備えた装置において、同期式と非
同期式を切り替えるモード信号に応じて前記同期パルス
か一定周波数の非同期パルスのいずれかを選択して計数
する変調カウンタを設け、前記変調カウンタの計数値を
前記位相信号の下位ビットに割当て、同期式と非同期式
のPWM信号を切り替え可能に構成したPWM制御装置であ
る。
（作 用） 変調カウンタを運転周波数に比例した周波数で▲θ
L *▼′をカウントし、位相カウンタの下位ｌビット▲θ
L *▼と同じ値とすると、メモリから読み出されるPWMパ
ターンは位相カウンタの中位，下位（ｍ＋ｌ）ビット
（電気角▲θM *▼＋▲θL *▼）で指定されるパターンと
なり、これを位相カウンタの上位ｈビットの値▲θH *▼
によって分配するから、メモリに書き込まれた任意のパ
ターンを出力できる同期式PWMとなる。
L *▼′をカウントし、位相カウンタの下位ｌビット▲θ
L *▼と同じ値とすると、メモリから読み出されるPWMパ
ターンは位相カウンタの中位，下位（ｍ＋ｌ）ビット
（電気角▲θM *▼＋▲θL *▼）で指定されるパターンと
なり、これを位相カウンタの上位ｈビットの値▲θH *▼
によって分配するから、メモリに書き込まれた任意のパ
ターンを出力できる同期式PWMとなる。
変調カウンタを一定周波数でカウントすると、メモリに
与えるθ▲L *▼′と位相カウンタの下位ｌビットの値▲
θL *▼とは異なった周波数となる。変調カウンタをカウ
ントする周波数が高ければメモリに与えられる位相カウ
ンタの中位信号▲θM *▼が一定の間に変調カウンタは何
周期もくり返しカウンタされ▲θL *′▼は何度も同じ値
をとる。したがって位相カウンタの下位▲θL *▼るが一
周期カウントされ、位相カウンタの中位信号▲θM *▼が
変化すまでの間に多数のパルスが出力され、その周波数
は変調カウンタをカウントする周波数によって定まる。
すなわち非同期式PWMとなる。
与えるθ▲L *▼′と位相カウンタの下位ｌビットの値▲
θL *▼とは異なった周波数となる。変調カウンタをカウ
ントする周波数が高ければメモリに与えられる位相カウ
ンタの中位信号▲θM *▼が一定の間に変調カウンタは何
周期もくり返しカウンタされ▲θL *′▼は何度も同じ値
をとる。したがって位相カウンタの下位▲θL *▼るが一
周期カウントされ、位相カウンタの中位信号▲θM *▼が
変化すまでの間に多数のパルスが出力され、その周波数
は変調カウンタをカウントする周波数によって定まる。
すなわち非同期式PWMとなる。
（実施例） 以下、第１図に示す本発明の一実施例に基づいて詳細に
説明する。
説明する。
第１図において、２はPWMパターンを記憶する読み出し
専用のメモリで、以下単にROMと呼称する。4,5,6はカス
ケードに接続された位相カウンタで同期パルスP1を計数
し、この計数値はROM2に記憶された複数のPWMパターン
を同時に読み出すと共に所定の電気角のPWMパターンを
配分指定する。
専用のメモリで、以下単にROMと呼称する。4,5,6はカス
ケードに接続された位相カウンタで同期パルスP1を計数
し、この計数値はROM2に記憶された複数のPWMパターン
を同時に読み出すと共に所定の電気角のPWMパターンを
配分指定する。
なお、ROM2には電圧基準Ｖ＊（パターン選択信号）によ
り所定の電圧のPWMパターンアドレス領域が指定され
る。また、同期パルスP1はインバータの運転周波数に比
例した周波数のパルス信号が与えられる。
り所定の電圧のPWMパターンアドレス領域が指定され
る。また、同期パルスP1はインバータの運転周波数に比
例した周波数のパルス信号が与えられる。
以下、本実施例では、電圧基準Ｖ＊を７ビット、各位相
カウンタ4,5,6の計数値（ビット数）を▲θL *▼（６ビ
ット），▲θM *▼（２ビット），▲θH *▼（３ビット）
に設定した場合について説明する。
カウンタ4,5,6の計数値（ビット数）を▲θL *▼（６ビ
ット），▲θM *▼（２ビット），▲θH *▼（３ビット）
に設定した場合について説明する。
位相カウンタ６は６進カウンタとし▲θH *▼は０〜５の
値をとる。他の位相カウンタ4,5はビット数の範囲でフ
ルカウントし、▲θL *▼は０〜63、▲θM *▼は０〜３の
値をとる。
値をとる。他の位相カウンタ4,5はビット数の範囲でフ
ルカウントし、▲θL *▼は０〜63、▲θM *▼は０〜３の
値をとる。
７は同期パルスP1および非同期パルスP2のいずれかを同
期／非同期切替信号MS（モード信号）により選択するセ
レクタ、10はセレクタ７で選択されたパルスを計数する
変調カウンタで位相カウンタ４と同じビット数（６ビッ
ト）とする。なお、非同期パルスP2は後述する非同期PW
M用の一定周波数のクロックパルスである。11はAND回路
でモード信号MSが同期パルスP1を選択するときゲートを
開き変調カウンタ10のキャリーCRYにより位相カウンタ
４を零クリアする。
期／非同期切替信号MS（モード信号）により選択するセ
レクタ、10はセレクタ７で選択されたパルスを計数する
変調カウンタで位相カウンタ４と同じビット数（６ビッ
ト）とする。なお、非同期パルスP2は後述する非同期PW
M用の一定周波数のクロックパルスである。11はAND回路
でモード信号MSが同期パルスP1を選択するときゲートを
開き変調カウンタ10のキャリーCRYにより位相カウンタ
４を零クリアする。
ROM2は電圧基準Ｖ＊、変調カウンタ10の計数値θ▲
L *▼′、位相カウンタ５の計数値▲θM *▼の合計15ビッ
トでアドレスが指定されPWMパターンの記憶データ６ビ
ットをθoutとして出力する。（なお、参考までに付記
すればインテル社のPROMi−27256相当品は８ビットのデ
ータ線を備えており、この中の６ビットを使用してROM2
に採用することが可能である。） 12はROM2から出力される６ビットのPWMデータθoutの中
から３ビットを選択し３相インバータの各相のPWM制御
信号Poutとして出力する分配器である。また、分配器12
には分配を指示するために位相カウンタ６の係数値▲θ
H *▼が入力される。
L *▼′、位相カウンタ５の計数値▲θM *▼の合計15ビッ
トでアドレスが指定されPWMパターンの記憶データ６ビ
ットをθoutとして出力する。（なお、参考までに付記
すればインテル社のPROMi−27256相当品は８ビットのデ
ータ線を備えており、この中の６ビットを使用してROM2
に採用することが可能である。） 12はROM2から出力される６ビットのPWMデータθoutの中
から３ビットを選択し３相インバータの各相のPWM制御
信号Poutとして出力する分配器である。また、分配器12
には分配を指示するために位相カウンタ６の係数値▲θ
H *▼が入力される。
ROM2から読み出される６ビットのPWMデータθoutは周期
関数の一周期が６等分されそれぞれ位相差60゜を有する
期間60゜のデータでそれらが同時に出力される。
関数の一周期が６等分されそれぞれ位相差60゜を有する
期間60゜のデータでそれらが同時に出力される。
周期関数を正弦波とした場合のPWMデータについて第２
図を用いて説明する。
図を用いて説明する。
第２図（ａ）は振幅Ｖ＊の正弦波e1と振幅一定の三角波
e2を示した図で、同図（ｂ）はその比較によって定まる
PWM信号である。三角波e2の周波数は正弦波e1の周波数
の24倍に設定されているが、これはROM2のデータ出力が
６ビット、位相カウンタ５が２ビット（４進）としたこ
とから６×４＝24で決定される。24の２倍,3倍,4倍……
と整数の倍率とすることもできる。
e2を示した図で、同図（ｂ）はその比較によって定まる
PWM信号である。三角波e2の周波数は正弦波e1の周波数
の24倍に設定されているが、これはROM2のデータ出力が
６ビット、位相カウンタ５が２ビット（４進）としたこ
とから６×４＝24で決定される。24の２倍,3倍,4倍……
と整数の倍率とすることもできる。
PWM信号（ｂ）の論理値はインバータブリッジの正極側
素子の導通期間を“1",負極側素子の導通期間を“0"と
対応させることにより振幅Ｖ＊の正弦波PWM信号が定め
られる。
素子の導通期間を“1",負極側素子の導通期間を“0"と
対応させることにより振幅Ｖ＊の正弦波PWM信号が定め
られる。
この１サイクルの正弦波PWM信号（ｂ）は期間60゜毎に
６分割され、０〜60゜のPWM信号はROM2の０ビットに、6
0〜120゜のPWM信号はROM2の１ビットに、以下同様にし
て各60゜期間のPWM信号がROM2の０〜５ビットのPWMパタ
ーンデータとして書き込まれる。従って、ROM2からは位
相カウンタ４の計数値▲θL *▼と位相カウンタ５の計数
値▲θM *▼により位相差60゜の６種のPWMパターンデー
タが同時に繰り返し読み出され、位相カウンタ６の計数
値θ▲H *▼により分配器12が60゜毎に順次ビットを切り
替えて１サイクルのPWMパターンを出力する。
６分割され、０〜60゜のPWM信号はROM2の０ビットに、6
0〜120゜のPWM信号はROM2の１ビットに、以下同様にし
て各60゜期間のPWM信号がROM2の０〜５ビットのPWMパタ
ーンデータとして書き込まれる。従って、ROM2からは位
相カウンタ４の計数値▲θL *▼と位相カウンタ５の計数
値▲θM *▼により位相差60゜の６種のPWMパターンデー
タが同時に繰り返し読み出され、位相カウンタ６の計数
値θ▲H *▼により分配器12が60゜毎に順次ビットを切り
替えて１サイクルのPWMパターンを出力する。
第２図（ｂ）のPWMパターンは▲θH *▼によりROM2の出
力が0,1,2,3,4,5ビットの順に切り替えて出力された場
合に対応する。
力が0,1,2,3,4,5ビットの順に切り替えて出力された場
合に対応する。
なお、三角波e2の周波数を正弦波e1の周波数の24倍とし
たので位相カウンタ４の計数値▲θL *▼の周期は三角波
e2の周期と一致している。
たので位相カウンタ４の計数値▲θL *▼の周期は三角波
e2の周期と一致している。
次に、本実施例の同期式PWMの作用について第３図を用
いて説明する。
いて説明する。
位相カウンタ4,5,6は常に同期パルスP1を計数し、その
計数値▲θL *▼，▲θM *▼，▲θH *▼の関係を第３図に
示す。同期式PWMの場合、同期／非同期切り替え信号MS
は“1"となりセレクタ７は同期パルスP1を選択するので
変調カウンタ10の計数値▲θL *▼′は▲θL *▼と同じ値
となる。▲θL *▼と▲θL *′▼が一時的に異なった値と
しても、変調カウンタ10がキャリーCRYを出力するとAND
回路11を介して位相カウンタ４がクリアされ、次の同期
パルスで変調カウンタ10と位相カウンタ４の計数値は同
時に零となり、それ以後は▲θL *▼と▲θL *▼′は同じ
値となる。
計数値▲θL *▼，▲θM *▼，▲θH *▼の関係を第３図に
示す。同期式PWMの場合、同期／非同期切り替え信号MS
は“1"となりセレクタ７は同期パルスP1を選択するので
変調カウンタ10の計数値▲θL *▼′は▲θL *▼と同じ値
となる。▲θL *▼と▲θL *′▼が一時的に異なった値と
しても、変調カウンタ10がキャリーCRYを出力するとAND
回路11を介して位相カウンタ４がクリアされ、次の同期
パルスで変調カウンタ10と位相カウンタ４の計数値は同
時に零となり、それ以後は▲θL *▼と▲θL *▼′は同じ
値となる。
ROM2は電圧基準Ｖ＊と▲θM *▼，▲θL *▼′で指定され
たアドレスの６ビットのPWMパターンe0〜e5をθoutに出
力する。分配器12は位相カウンタ６の計数値▲θH *▼が
０→１→２→３→４→５→０と変化する度に３ビットの
出力Poutを切り替え、Ｕ相はe0→e1→e2→e3→e4→e5→
e0,V相はe4→e5→e0→e1→e2→e3→e4,W相はe2→e3→e4
→e5→e0→e1→e2のように選択して出力する。この出力
PoutのU,V,Wは第２図（ｂ）のPWMパターンと同じでそれ
ぞれ120゜の位相差を有し、対称３相PWM信号として使用
することができる。
たアドレスの６ビットのPWMパターンe0〜e5をθoutに出
力する。分配器12は位相カウンタ６の計数値▲θH *▼が
０→１→２→３→４→５→０と変化する度に３ビットの
出力Poutを切り替え、Ｕ相はe0→e1→e2→e3→e4→e5→
e0,V相はe4→e5→e0→e1→e2→e3→e4,W相はe2→e3→e4
→e5→e0→e1→e2のように選択して出力する。この出力
PoutのU,V,Wは第２図（ｂ）のPWMパターンと同じでそれ
ぞれ120゜の位相差を有し、対称３相PWM信号として使用
することができる。
次に、非同期式PWMの作用について第４図を用いて説明
する。非同期PWMの場合、同期／非同期切り替え信号MS
は“0"に設定され、セレクタ７は非同期パルスP2を選択
する。従って変調カウンタ10の計数値▲θL *▼′はP2に
よって進められ、位相カウンタ4,5,6の計数値▲θ
L *▼，▲θM *▼，▲θH *▼は同期パルスP1により進めら
れる。また、信号MSが“0"となるので変調カウンタ10が
キャリーCRYを出力しても位相カウンタ４がクリアされ
ることはない。すなわち、変調カウンタ10は、位相カウ
ンタ4,5,6とは完全に独立して計数される。
する。非同期PWMの場合、同期／非同期切り替え信号MS
は“0"に設定され、セレクタ７は非同期パルスP2を選択
する。従って変調カウンタ10の計数値▲θL *▼′はP2に
よって進められ、位相カウンタ4,5,6の計数値▲θ
L *▼，▲θM *▼，▲θH *▼は同期パルスP1により進めら
れる。また、信号MSが“0"となるので変調カウンタ10が
キャリーCRYを出力しても位相カウンタ４がクリアされ
ることはない。すなわち、変調カウンタ10は、位相カウ
ンタ4,5,6とは完全に独立して計数される。
第４図は非同期パルスP2の周波数２を同期パルスP1の
周波数１の約1.4倍とした例である。この場合、▲θL
*▼′の１周期（t0〜t1）は▲θL *▼の１周期（t0〜
t2）の1/1.4（約70％）の時間となる。従って、ROM2の
データ出力θoutは第３図の場合に比較して位相幅が70
％に圧縮されたパターンとなる。時刻t1において▲θL *
▼′は０にリセットされ再び計数を開始するが▲θM *▼
が不変の間（t1〜t2）は再度ROM2からt0〜t1間のパター
ンが読み出される。
周波数１の約1.4倍とした例である。この場合、▲θL
*▼′の１周期（t0〜t1）は▲θL *▼の１周期（t0〜
t2）の1/1.4（約70％）の時間となる。従って、ROM2の
データ出力θoutは第３図の場合に比較して位相幅が70
％に圧縮されたパターンとなる。時刻t1において▲θL *
▼′は０にリセットされ再び計数を開始するが▲θM *▼
が不変の間（t1〜t2）は再度ROM2からt0〜t1間のパター
ンが読み出される。
若し、2/１＝ｎとするとt0〜t1間のパターンがｎ回
だけ繰り返して出力される。第４図は2/、＝1.4の
場合を示したのでt1〜t2間のパターンはt0〜t1間のパタ
ーンの先頭から40％のパターンが出力される。
だけ繰り返して出力される。第４図は2/、＝1.4の
場合を示したのでt1〜t2間のパターンはt0〜t1間のパタ
ーンの先頭から40％のパターンが出力される。
同期パルスP1を計数する位相カウンタ４の計数値▲θL *
▼は時刻t2でオーバーフローし位相カウンタ５の計数値
▲θM *▼を０から１にインクリメントさせるが変調カウ
ンタ10は独立して非同期パルスP2の計数を継続する。
▼は時刻t2でオーバーフローし位相カウンタ５の計数値
▲θM *▼を０から１にインクリメントさせるが変調カウ
ンタ10は独立して非同期パルスP2の計数を継続する。
従って、t2〜t3間に読み出されるパターンは、▲θH *▼
＝0,▲θM *▼＝１の期間にROM2から読み出される第３図
のパターンe0〜e5の後半、約60％のパターンが位相幅が
約70％に圧縮されて第４図のe0〜e5のように出力され
る。
＝0,▲θM *▼＝１の期間にROM2から読み出される第３図
のパターンe0〜e5の後半、約60％のパターンが位相幅が
約70％に圧縮されて第４図のe0〜e5のように出力され
る。
上述のように、t1〜t3間のパターンe0〜e5は、第３図の
▲θH *▼＝0,▲θM *▼＝０の期間のパターンと▲θH *▼
＝0,▲θM *▼＝１の期間のパターンを約4:6の割合で組
合せ位相幅を70％に圧縮したパターンとなる。
▲θH *▼＝0,▲θM *▼＝０の期間のパターンと▲θH *▼
＝0,▲θM *▼＝１の期間のパターンを約4:6の割合で組
合せ位相幅を70％に圧縮したパターンとなる。
以下、同様にして第４図e0〜e5に示すパターンが読み出
され、同期式PWMの場合と同様に▲θM *▼値により分配
器12の出力PoutにU,V,Wの３相PWM信号が分配出力され
る。これらのPWM波形は同図から明らかなように変調カ
ウンタ10の計数値▲θL *▼′の１周期毎に幅の異なるパ
ルスが１個含まれた波形となり、非同期パルスP2の周波
数２によりパルス幅変調周波数が定まる非同期式PWM
として動作する。
され、同期式PWMの場合と同様に▲θM *▼値により分配
器12の出力PoutにU,V,Wの３相PWM信号が分配出力され
る。これらのPWM波形は同図から明らかなように変調カ
ウンタ10の計数値▲θL *▼′の１周期毎に幅の異なるパ
ルスが１個含まれた波形となり、非同期パルスP2の周波
数２によりパルス幅変調周波数が定まる非同期式PWM
として動作する。
以上に説明したように、同期式PWMと非同期式PWMは同期
／非同期切替信号MSを“1"とするか“0"とするかで切り
替えることができるが、非同期PWMにおいて幅の狭い余
分な不整パルスを発生させないための条件としてROM2に
記憶するPWMパターンは第２図に示したように▲θM *▼
の１周期に整数個のパルスを含む同期／非同期両用パタ
ーンでなければならない。しかし、同期式PWMしか行わ
ない高電圧、高周波数の領域では種々のPWMパターンを
自由に書き込むことができる。
／非同期切替信号MSを“1"とするか“0"とするかで切り
替えることができるが、非同期PWMにおいて幅の狭い余
分な不整パルスを発生させないための条件としてROM2に
記憶するPWMパターンは第２図に示したように▲θM *▼
の１周期に整数個のパルスを含む同期／非同期両用パタ
ーンでなければならない。しかし、同期式PWMしか行わ
ない高電圧、高周波数の領域では種々のPWMパターンを
自由に書き込むことができる。
従って、非同期式PWMによる運転（電圧）領域だけ同期
／非同期両用パターンとすればよい。
／非同期両用パターンとすればよい。
非同期式から同期式に切り替えた時点で変調カウンタ10
の係数値▲θL *′▼と位相カウンタ４の計数値▲θL *▼
が異なっていても変調カウンタ10がキャリーを出力する
と、次の同期パルスP1によって位相カウンタ４はクリア
され変調カウンタ10と同じ値となる。これにより、必ず
１つのパルスの出力を終了してから位相カウンタ４をク
リアすることになり、非同期式から同期式へ切り替える
時に不整パルスを出力ることはない。また、この切り替
え時点で最大で位相カウンタ４の１周期分だけ電圧位相
がジャンプする。本実施例では、位相カウンタ４の１周
期を15゜としたが、位相カウンタ４と変調カウンタ10の
ビット数を減らし位相カウンタ５のビット数を増やし7.
5゜,3.75゜と小さくすればジャンプ量が少なくなりスム
ーズな切り替えができる。また、本実施例では正弦波１
周期のPWMパターンをすべてメモリに書き込むようにし
たが波形の対称性を利用し1/4周期（０〜90゜）のPWMパ
ターンのみ書き込んで、読み出し方により１周期のPWM
パターンを発生させるようにすることもできる。
の係数値▲θL *′▼と位相カウンタ４の計数値▲θL *▼
が異なっていても変調カウンタ10がキャリーを出力する
と、次の同期パルスP1によって位相カウンタ４はクリア
され変調カウンタ10と同じ値となる。これにより、必ず
１つのパルスの出力を終了してから位相カウンタ４をク
リアすることになり、非同期式から同期式へ切り替える
時に不整パルスを出力ることはない。また、この切り替
え時点で最大で位相カウンタ４の１周期分だけ電圧位相
がジャンプする。本実施例では、位相カウンタ４の１周
期を15゜としたが、位相カウンタ４と変調カウンタ10の
ビット数を減らし位相カウンタ５のビット数を増やし7.
5゜,3.75゜と小さくすればジャンプ量が少なくなりスム
ーズな切り替えができる。また、本実施例では正弦波１
周期のPWMパターンをすべてメモリに書き込むようにし
たが波形の対称性を利用し1/4周期（０〜90゜）のPWMパ
ターンのみ書き込んで、読み出し方により１周期のPWM
パターンを発生させるようにすることもできる。
同期式から非同期式への切り替えは、位相カウンタ４と
変調カウンタ10の切り替え時点の計数値が等しいので何
等支障なくスムーズに行うことができる。
変調カウンタ10の切り替え時点の計数値が等しいので何
等支障なくスムーズに行うことができる。
以下に非同期PWM時の不整パルス発生について説明す
る。
る。
第５図、第６図の位相カウンタ4,5の計数値▲θL *▼，
▲θM *▼と変調カウンタ10の計数値▲θL *▼′およびRO
M2出力されるPWMパターンから出力θoutの１つを示した
図で、簡単のため位相カウンタ４と変調カウンタ10を３
ビットと仮定している。
▲θM *▼と変調カウンタ10の計数値▲θL *▼′およびRO
M2出力されるPWMパターンから出力θoutの１つを示した
図で、簡単のため位相カウンタ４と変調カウンタ10を３
ビットと仮定している。
第５図は同期式におけるPWMパターンであり第６図は非
同期式において不整パルスが発生する状態を示す。
同期式において不整パルスが発生する状態を示す。
同期式の場合は第５図のように▲θL *▼′は▲θL *▼と
等しい計数値となりROM2に書き込まれたPWMパターンが
そのまゝθoutとして出力される。第６図はこのPWMパタ
ーンを読み出す同位相の非同期式PWMにおいて、非同期
パルスP2の周波数２が同期パルスP1の周波数１より
僅かに高く、▲θL *▼′が▲θL *▼より少し早くカウン
トが進んでいる状態である。
等しい計数値となりROM2に書き込まれたPWMパターンが
そのまゝθoutとして出力される。第６図はこのPWMパタ
ーンを読み出す同位相の非同期式PWMにおいて、非同期
パルスP2の周波数２が同期パルスP1の周波数１より
僅かに高く、▲θL *▼′が▲θL *▼より少し早くカウン
トが進んでいる状態である。
すなわち、変調カウンタ10の計数値▲θL *▼′は時刻t0
〜t1にフルカウントして１周期分のPWM波形（第５図の
▲θM *▼＝ｎの期間のPWM波形相当）を出力し終え、位
相カウンタ５の計数値▲θM *▼＝ｎ＋１となる時刻t3ま
で同じPWM波形を繰り返し出力する。従って、▲θ
L *▼′＝１となる時刻t2でROM2の出力▲θoutは“0"と
なる。時刻t3で▲θM *▼がｎ＋１に変化とするROM2は次
の周期のPWMパターンを▲θL *▼′＝１の位相から読み
出し▲θoutは“1"となる。その後時刻t3〜t8の間は▲
θL *▼′の値に応じて２周期目のPWM波形（第５図の▲
θM *▼＝ｎ＋１の期間のPWM波形）を繰り返し出力す
る。
〜t1にフルカウントして１周期分のPWM波形（第５図の
▲θM *▼＝ｎの期間のPWM波形相当）を出力し終え、位
相カウンタ５の計数値▲θM *▼＝ｎ＋１となる時刻t3ま
で同じPWM波形を繰り返し出力する。従って、▲θ
L *▼′＝１となる時刻t2でROM2の出力▲θoutは“0"と
なる。時刻t3で▲θM *▼がｎ＋１に変化とするROM2は次
の周期のPWMパターンを▲θL *▼′＝１の位相から読み
出し▲θoutは“1"となる。その後時刻t3〜t8の間は▲
θL *▼′の値に応じて２周期目のPWM波形（第５図の▲
θM *▼＝ｎ＋１の期間のPWM波形）を繰り返し出力す
る。
従って、▲θL *▼′＝２となる時刻t4でθoutは“0"と
なり、▲θL *▼′＝６となる時刻t5でθout＝“1",▲θ
L *′▼＝２となる時刻t7で▲θout＝“0"と変化する。
以下、同様にして非同期パルスP2によりPWMパターンが
出力される。この非同期式よるにPWMパターンは第６図
のt1〜t6に示すように変調カウンタ10の１周期に２個の
パルスを含む不整パルスが出力されている。このパター
ンの“0"と“1"のデューティは▲θM *▼の値がｎの期間
とｎ＋１の期間との中間であり、どちらかといえば▲θ
M *▼＝ｎ＋１の期間に近いのでデューティとしてはこの
波形で正しいと言える。従って、スイッチング素子の特
性が非常に高速で損失が小さければこのまゝで使用して
もよい。
なり、▲θL *▼′＝６となる時刻t5でθout＝“1",▲θ
L *′▼＝２となる時刻t7で▲θout＝“0"と変化する。
以下、同様にして非同期パルスP2によりPWMパターンが
出力される。この非同期式よるにPWMパターンは第６図
のt1〜t6に示すように変調カウンタ10の１周期に２個の
パルスを含む不整パルスが出力されている。このパター
ンの“0"と“1"のデューティは▲θM *▼の値がｎの期間
とｎ＋１の期間との中間であり、どちらかといえば▲θ
M *▼＝ｎ＋１の期間に近いのでデューティとしてはこの
波形で正しいと言える。従って、スイッチング素子の特
性が非常に高速で損失が小さければこのまゝで使用して
もよい。
しかし、実際にはスイッチング素子の動作速度が速けれ
ばそれだけ高周波の変調を行うのが普通であり、第６図
のような波形によってスイッチング回数が規定以上に増
加するのは好ましくない。
ばそれだけ高周波の変調を行うのが普通であり、第６図
のような波形によってスイッチング回数が規定以上に増
加するのは好ましくない。
第７図は上述の不整パルスの発生を防止した本発明の他
の実施例である。この実施例では、分配器12の出力をセ
レクタ７から出力されるパルスで一旦ラッチして出力す
るラッチ回路13を設けている。すなわち、非同期式にお
いて第６図の▲θoutの波形が分配器12から出力された
とき、非同期パルスP2により変調カウンタ10の計数値▲
θL *▼′がインクリメントされる直前のパターンがラッ
チ回路に保持されて出力される。従って、θoutのt2〜t
3間とt7〜t8間の“0"期間をなくすことができる。但
し、この実施例では位相カウンタ５の値▲θM *▼が隣接
した区間におけるPWMパターンの立上り、立下りのアド
レス（▲θL *▼の値）の差が１か０でなければならず２
以上隔れているとやはり不整パルスを生じる。しかし、
３相正弦波PWMでは出力を連続的に変化させればよく、
位相カウンタ4,5および変調カウンタ10のビット数を上
記条件を満すように選択して実施することができる。
の実施例である。この実施例では、分配器12の出力をセ
レクタ７から出力されるパルスで一旦ラッチして出力す
るラッチ回路13を設けている。すなわち、非同期式にお
いて第６図の▲θoutの波形が分配器12から出力された
とき、非同期パルスP2により変調カウンタ10の計数値▲
θL *▼′がインクリメントされる直前のパターンがラッ
チ回路に保持されて出力される。従って、θoutのt2〜t
3間とt7〜t8間の“0"期間をなくすことができる。但
し、この実施例では位相カウンタ５の値▲θM *▼が隣接
した区間におけるPWMパターンの立上り、立下りのアド
レス（▲θL *▼の値）の差が１か０でなければならず２
以上隔れているとやはり不整パルスを生じる。しかし、
３相正弦波PWMでは出力を連続的に変化させればよく、
位相カウンタ4,5および変調カウンタ10のビット数を上
記条件を満すように選択して実施することができる。
不整パルスの発生を防止する本発明の別の実施例を第８
図に示す。第８図において、14が不整パルスの発生を防
止するチャタリング防止回路である。このチャタリング
防止回路14は変調カウンタ10の計数値▲θL *▼′の最上
位ビットＳによりROM2から出力されるPWMパターンの不
整パルスを除去して分配器12に出力するもので、その詳
細な回路の一例を第９図に示す。
図に示す。第８図において、14が不整パルスの発生を防
止するチャタリング防止回路である。このチャタリング
防止回路14は変調カウンタ10の計数値▲θL *▼′の最上
位ビットＳによりROM2から出力されるPWMパターンの不
整パルスを除去して分配器12に出力するもので、その詳
細な回路の一例を第９図に示す。
第９図において、20a〜20fそれぞれ１ビット分のパルス
整形回路であり、ROM2から出力されるPWMパターンe0〜e
5を▲θL *▼′の最上位ビットＳによりそれぞれ整形し
てPS0〜PS5を出力する。20a〜20fは全て同じ回路なので
代表して20aの作用について第10図を用いて説明する。
整形回路であり、ROM2から出力されるPWMパターンe0〜e
5を▲θL *▼′の最上位ビットＳによりそれぞれ整形し
てPS0〜PS5を出力する。20a〜20fは全て同じ回路なので
代表して20aの作用について第10図を用いて説明する。
第10図のe0がROM2から不整パルスで読み出された出力▲
θout中の１つのPWMパターンであり、この波形が変調カ
ウンタ10の最上位ビット出力信号Ｓによってパルス整形
回路20aの出力PS0のように整形される。すなわち、２つ
の信号e0とＳはNOT回路21,22、AND回路23,24およびOR回
路25により論理合がされて信号CPのような波形となり、
フリップフロップ26のクロック信号として与えられる。
フリップフロップ26にはJ,Kのデータ入力端子を有し、
自己の出力,Q（,PS0）と信号S,の論理積がAN
D回路27,28を介して信号DJ,JKとして入力される。
θout中の１つのPWMパターンであり、この波形が変調カ
ウンタ10の最上位ビット出力信号Ｓによってパルス整形
回路20aの出力PS0のように整形される。すなわち、２つ
の信号e0とＳはNOT回路21,22、AND回路23,24およびOR回
路25により論理合がされて信号CPのような波形となり、
フリップフロップ26のクロック信号として与えられる。
フリップフロップ26にはJ,Kのデータ入力端子を有し、
自己の出力,Q（,PS0）と信号S,の論理積がAN
D回路27,28を介して信号DJ,JKとして入力される。
今、時刻t0においてフリップフロップ26の出力信号PS0
＝１で変調カウンタ10の最上位ビットＳ＝０であればフ
リップフロップ26の入力信号DJ＝0,DK＝１となる。クロ
ック信号CPが“0"の期間に信号DJ,DKがフリップフロッ
プ26に読み込まれ時刻t1でCPが“1"に立ち上ると出力信
号PSOは“0"に変化する。出力信号PS0が“0"になると入
力信号DKも“0"となる。一方、入力信号DJは信号Ｓが
“0"の状態を継続しているのでやはり“0"のまゝであ
る。従って、フリップフロップ26は入力信号DJ,DK共に
“0"のためクロック信号CPで変化しない拘束状態とな
り、時刻t2でCP＝0,時刻t3でCP＝１と変化しても出力信
号PS0は“0"のまゝ不変である。時刻t4に至り信号Ｓ＝
１となるとフリップフロップの入力信号DJが“1"にな
り、クロック信号CPでフリップフロップ26の出力信号PS
0が“1"へ変化できる状態になる。従って、時刻t5でク
ロックCPが“0"から“1"になると出力信号PS0は“0"か
ら“1"に変化する。出力信号PS0が“1"になると入力信
号DJは“0"になりフリップフロップ26は再び拘束状態と
なる。時刻t6に至り信号Ｓ＝０になると入力信号DK＝１
となり再びt0の時と同じ状態に戻り変調カウンタ10の１
周期が終了する。以後、同様の動作が繰り返えされる。
＝１で変調カウンタ10の最上位ビットＳ＝０であればフ
リップフロップ26の入力信号DJ＝0,DK＝１となる。クロ
ック信号CPが“0"の期間に信号DJ,DKがフリップフロッ
プ26に読み込まれ時刻t1でCPが“1"に立ち上ると出力信
号PSOは“0"に変化する。出力信号PS0が“0"になると入
力信号DKも“0"となる。一方、入力信号DJは信号Ｓが
“0"の状態を継続しているのでやはり“0"のまゝであ
る。従って、フリップフロップ26は入力信号DJ,DK共に
“0"のためクロック信号CPで変化しない拘束状態とな
り、時刻t2でCP＝0,時刻t3でCP＝１と変化しても出力信
号PS0は“0"のまゝ不変である。時刻t4に至り信号Ｓ＝
１となるとフリップフロップの入力信号DJが“1"にな
り、クロック信号CPでフリップフロップ26の出力信号PS
0が“1"へ変化できる状態になる。従って、時刻t5でク
ロックCPが“0"から“1"になると出力信号PS0は“0"か
ら“1"に変化する。出力信号PS0が“1"になると入力信
号DJは“0"になりフリップフロップ26は再び拘束状態と
なる。時刻t6に至り信号Ｓ＝０になると入力信号DK＝１
となり再びt0の時と同じ状態に戻り変調カウンタ10の１
周期が終了する。以後、同様の動作が繰り返えされる。
上記の作用によりパルス整形回路20aの出力信号PS0はRO
M2から読み出された信号e0の不整パルスが除去され、変
調カウンタ10の１周期には１個のパルスしか含まれず変
調周波数は一定となる。しかも、信号PS0のパルスのデ
ューティは位相カウンタ５の計数値▲θM *▼＝ｎのとき
と▲θM *▼＝ｎ＋１のときのデューティの中間的な値と
なっている。
M2から読み出された信号e0の不整パルスが除去され、変
調カウンタ10の１周期には１個のパルスしか含まれず変
調周波数は一定となる。しかも、信号PS0のパルスのデ
ューティは位相カウンタ５の計数値▲θM *▼＝ｎのとき
と▲θM *▼＝ｎ＋１のときのデューティの中間的な値と
なっている。
この実施例では変調カウンタ10の１周期の前半の半周期
間は信号PS0が“1"から“0"へ変化するのを１回だけ許
し、後半の半周期間は“0"から“1"への変化を１回だけ
許すようにして不整パルスを除去している。これはROM2
に書き込まれているPWMパターンの内容が第２図（ｂ）
のように同期式の変調周期の１サイクル間に“1"→“0"
→“1"としたためである。これが逆に“0"→“1"→“0"
と書き込まれていれば、パルス整形回路20a〜20fの論理
もそれに全せて前半の半周期は“0"→“1"の変化を１回
許可し後半の半周期は“1"→“0"の変化を１回許可する
ようにすればよい。
間は信号PS0が“1"から“0"へ変化するのを１回だけ許
し、後半の半周期間は“0"から“1"への変化を１回だけ
許すようにして不整パルスを除去している。これはROM2
に書き込まれているPWMパターンの内容が第２図（ｂ）
のように同期式の変調周期の１サイクル間に“1"→“0"
→“1"としたためである。これが逆に“0"→“1"→“0"
と書き込まれていれば、パルス整形回路20a〜20fの論理
もそれに全せて前半の半周期は“0"→“1"の変化を１回
許可し後半の半周期は“1"→“0"の変化を１回許可する
ようにすればよい。
この第８図の実施例では第７図の実施例で必要としたPW
Mパターンの制約条件がなくなり、位相カウンタ５の値
▲θM *▼が隣接した区間でパルスの立上り、立下りのア
ドレスの差が１以上あってもよい。従って、３相正弦波
PWMの他に２相正弦波PWM（１相は正または負の一定電位
に固定し、他の２相だけPWM制御を行い、３相の線間電
圧を正弦波近似に制御する方式）にも適用することがで
きる。なお、チャタリング防止回路14は分配器12の出力
側に設け、その出力をPWM信号とすればパルス整形回路
は３回路で済みより経済的に実施することができる。
Mパターンの制約条件がなくなり、位相カウンタ５の値
▲θM *▼が隣接した区間でパルスの立上り、立下りのア
ドレスの差が１以上あってもよい。従って、３相正弦波
PWMの他に２相正弦波PWM（１相は正または負の一定電位
に固定し、他の２相だけPWM制御を行い、３相の線間電
圧を正弦波近似に制御する方式）にも適用することがで
きる。なお、チャタリング防止回路14は分配器12の出力
側に設け、その出力をPWM信号とすればパルス整形回路
は３回路で済みより経済的に実施することができる。
また、上述の実施例ではいずれも同期式PWM時に変調カ
ウンタ10のキャリーで位相カウンタ４をクリアする構成
としたが、これは非同期式から同期式へ切り替える時に
通常時より広幅のパルスが出力され過大電流が流れるの
を防止するためである。しかし、FETのような高速のス
イッチング素子を用い、10KHz以上のPWMを行なう場合に
は電流リップルが極めて小さく、同期式PWM時に位相カ
ウンタ４のキャリーで変調カウンタ10をクリアするよう
に構成してもよい。この場合、非同期式から同期式へ切
り替える時に広幅パルスが出るがその影響は小さく、ま
た、切り替え時の位相ジャンプはなくなる。
ウンタ10のキャリーで位相カウンタ４をクリアする構成
としたが、これは非同期式から同期式へ切り替える時に
通常時より広幅のパルスが出力され過大電流が流れるの
を防止するためである。しかし、FETのような高速のス
イッチング素子を用い、10KHz以上のPWMを行なう場合に
は電流リップルが極めて小さく、同期式PWM時に位相カ
ウンタ４のキャリーで変調カウンタ10をクリアするよう
に構成してもよい。この場合、非同期式から同期式へ切
り替える時に広幅パルスが出るがその影響は小さく、ま
た、切り替え時の位相ジャンプはなくなる。
また、ROM2の容量に余裕があれば、同期パターンと同期
／非同期兼用パターンの両方を書き込んで、同期／非同
期切替信号MSでいずれかのパターンを選択するようにす
ることもできる。同期式ではインバータの出力周波数に
応じてPWMの変調周波数が変化するが非同期式では変化
せず騒音やその他の運転条件によっては任意の電圧にお
いて非同期式の方が都合の良い場合がある。このような
場合に、電圧基準Ｖ＊と無関係に独立して同期式と非同
期式の切り替えを行なうことができる。
／非同期兼用パターンの両方を書き込んで、同期／非同
期切替信号MSでいずれかのパターンを選択するようにす
ることもできる。同期式ではインバータの出力周波数に
応じてPWMの変調周波数が変化するが非同期式では変化
せず騒音やその他の運転条件によっては任意の電圧にお
いて非同期式の方が都合の良い場合がある。このような
場合に、電圧基準Ｖ＊と無関係に独立して同期式と非同
期式の切り替えを行なうことができる。
本発明のPWM制御回路を汎用インバータへ応用した例を
第11図に示す。第11図において30は商用電源、31は交流
電圧を整流して直流電圧を得る整流器、32はコンデン
サ、33は直流電圧を交流電圧に変換するインバータ、34
は誘導電動機である。35はインバータ33が出力する交流
電圧の基本波周波数を設定する周波数設定器、36はV/F
コンバータであり周波数設定器35の出力電圧に比例した
周波数のパルスを出力する。V/Fコンバータ36の出力パ
ルスは同期パルスP1として本発明のPWM制御回路37に入
力される。38はコンパレータであり、周波数設定器35の
出力電圧が所定電圧を越えれば“1",所定電圧以下であ
れば“0"なる論理値を同期／非同期切替信号MSとして出
力し、PWM制御回路37に与える。39は発振器であり一定
周波数のクロックパルスを発生し、非同期パルスP2とし
てPWM制御回路37に与える。40は関数発生器であり周波
数設定器35の出力電圧を入力し、低周波数領域における
電圧を高めに設定するような関数を介して電圧基準を出
力する。41はA/Dコンバータであり関数発生器40の出力
する電圧基準をデイジタル値に変換し、電圧基準Ｖ＊と
してPWM制御回路38に与える。本発明のPWM制御回路37
は、U,V,Wの３相PWM制御信号を出力する。この３相PWM
制御信号はそのまゝ、あるいはNOT回路42a〜42cを介し
てベースドライブ回路43に入力され増幅されてインバー
タ33の対応するスイッチング素子をドライブする。この
応用例においてはPWM制御回路37の内部に有するROM2のP
WMパターンは低電圧領域では同期／非同期兼用パター
ン、高電圧領域には低次高調波消去PWM制御による同期
式専用パターンが書き込まれている。周波数設定器35の
出力電圧がコンパレータ38の比較レベルより小さけれ
ば、信号MSは非同期パルスP2を選択し、PWM制御回路37
は、発振器39が出力する非同期パルスP2により同期／非
同期兼用パターンを読み出して変調周波数一定の非同期
式PWMにてインバータ33を運転する。周波数設定器35を
調節してその出力電圧がコンパレータ38の比較レベルを
越えると信号MSは同期パルスP1を選択し、PWM制御回路3
7はV/Fコンバータ36が出力する同期パルスにより同期／
非同期兼用パターンを読み出して運転周波数に変換周波
数が比例する同期式PWMにてインバータ33を運転する。
周波数設定器35を調節してその出力電圧をさらに上げる
と、PWM制御回路37のPWMパターンROM2は低次高調波消去
PWM方式によるPWMパターンを出力するようになり、低次
高調波消去PWM方式による同期式PWMによってインバータ
33は運転される。したがって、限られた容量のメモリを
用いて、低速域では三波比較相当の非同期式PWM,中速域
では三角波比較相当の同期式PWM,高速域では低次高調波
消去PWMでインバータを運転することができる。したが
って低速域から高速域まで周波数に応じて最適なPWM方
式でインバータを運転することができ、低電流リップ
ル，高効率のPWM制御を広い運転周波数範囲にわたって
行なうことができる。
第11図に示す。第11図において30は商用電源、31は交流
電圧を整流して直流電圧を得る整流器、32はコンデン
サ、33は直流電圧を交流電圧に変換するインバータ、34
は誘導電動機である。35はインバータ33が出力する交流
電圧の基本波周波数を設定する周波数設定器、36はV/F
コンバータであり周波数設定器35の出力電圧に比例した
周波数のパルスを出力する。V/Fコンバータ36の出力パ
ルスは同期パルスP1として本発明のPWM制御回路37に入
力される。38はコンパレータであり、周波数設定器35の
出力電圧が所定電圧を越えれば“1",所定電圧以下であ
れば“0"なる論理値を同期／非同期切替信号MSとして出
力し、PWM制御回路37に与える。39は発振器であり一定
周波数のクロックパルスを発生し、非同期パルスP2とし
てPWM制御回路37に与える。40は関数発生器であり周波
数設定器35の出力電圧を入力し、低周波数領域における
電圧を高めに設定するような関数を介して電圧基準を出
力する。41はA/Dコンバータであり関数発生器40の出力
する電圧基準をデイジタル値に変換し、電圧基準Ｖ＊と
してPWM制御回路38に与える。本発明のPWM制御回路37
は、U,V,Wの３相PWM制御信号を出力する。この３相PWM
制御信号はそのまゝ、あるいはNOT回路42a〜42cを介し
てベースドライブ回路43に入力され増幅されてインバー
タ33の対応するスイッチング素子をドライブする。この
応用例においてはPWM制御回路37の内部に有するROM2のP
WMパターンは低電圧領域では同期／非同期兼用パター
ン、高電圧領域には低次高調波消去PWM制御による同期
式専用パターンが書き込まれている。周波数設定器35の
出力電圧がコンパレータ38の比較レベルより小さけれ
ば、信号MSは非同期パルスP2を選択し、PWM制御回路37
は、発振器39が出力する非同期パルスP2により同期／非
同期兼用パターンを読み出して変調周波数一定の非同期
式PWMにてインバータ33を運転する。周波数設定器35を
調節してその出力電圧がコンパレータ38の比較レベルを
越えると信号MSは同期パルスP1を選択し、PWM制御回路3
7はV/Fコンバータ36が出力する同期パルスにより同期／
非同期兼用パターンを読み出して運転周波数に変換周波
数が比例する同期式PWMにてインバータ33を運転する。
周波数設定器35を調節してその出力電圧をさらに上げる
と、PWM制御回路37のPWMパターンROM2は低次高調波消去
PWM方式によるPWMパターンを出力するようになり、低次
高調波消去PWM方式による同期式PWMによってインバータ
33は運転される。したがって、限られた容量のメモリを
用いて、低速域では三波比較相当の非同期式PWM,中速域
では三角波比較相当の同期式PWM,高速域では低次高調波
消去PWMでインバータを運転することができる。したが
って低速域から高速域まで周波数に応じて最適なPWM方
式でインバータを運転することができ、低電流リップ
ル，高効率のPWM制御を広い運転周波数範囲にわたって
行なうことができる。
以上述べたように、本発明によれば従来不可能とされて
いたPWMパターンを書き込んだメモリを用いたPWM制御回
路で非同期式PWMが可能となる。またこのために用意す
る同期／非同期兼用パターンは三角波比較相当のPWMパ
ターンであるから、三角波比較相当の非同期式PWM,三角
波比較相当の同期式PWM,および従来例で示した種々のオ
フラインで計算したパターンを用いたPWMの３通りのPWM
が可能であり、運転周波数，出力電圧に応じて多様なPW
M制御が可能となり、運転周波数範囲の拡大，高効率運
転が可能となる。また非同期式PWM制御回路を別に設け
ることなくメモリを用いたPWM方式で非同期式PWMを可能
としているから経済的で、しかも汎用性のあるPWM制御
回路を提供することができる。
いたPWMパターンを書き込んだメモリを用いたPWM制御回
路で非同期式PWMが可能となる。またこのために用意す
る同期／非同期兼用パターンは三角波比較相当のPWMパ
ターンであるから、三角波比較相当の非同期式PWM,三角
波比較相当の同期式PWM,および従来例で示した種々のオ
フラインで計算したパターンを用いたPWMの３通りのPWM
が可能であり、運転周波数，出力電圧に応じて多様なPW
M制御が可能となり、運転周波数範囲の拡大，高効率運
転が可能となる。また非同期式PWM制御回路を別に設け
ることなくメモリを用いたPWM方式で非同期式PWMを可能
としているから経済的で、しかも汎用性のあるPWM制御
回路を提供することができる。
第１図は本発明の一実施例の構成図、第２図は同期式PW
M,非同期式PWM双方に用いることのできる同期／非同期
兼用パターンの作成方法の説明図、第３図は同期／非同
期兼用パターンを用いて第１図の実施例で同期式PWMを
行なった場合の動作説明図、第４図は同期／非同期兼用
パターンを用いて第１図の実施例で非同期式PWMを行な
った場合の動作説明図、第５図および第６図は第１図の
実施例で非同期式PWMを行なった場合に生ずる不整パル
スについての説明図、第７図，第８図は不整パルス出現
防止策を講じた他の実施例、第９図は第８図の実施例の
チャタリング防止回路14の詳細図、第10図はチャタリン
グ防止回路の動作説明図、第11図は本発明の汎用インバ
ータへの一応用例の構成図である。 ２……PWMパターンROM ４……位相カウンタＬ、５……位相カウンタＭ ６……位相カウンタＨ、７……セレクタ 10……変調カウンタ、11……アンド回路 12……分配器、13……ラッチ回路 14……チャタリング防止回路 20a〜20f……パルス整形回路 21,22……NOT回路、23,24……AND回路 25……OR回路、26……Ｊ−Ｋフリップフロップ 30……電源、31……整流器 32……コンデンサ、33……インバータ 34……誘導電動機、35……周波数設定器 36……V/Fコンバータ 37……本発明のPWM制御回路 38……コンパレータ、39……発振器 40……関数発生器、41……A/Dコンバータ 42a〜42c……否定論理回路 43……ベースドライブ回路
M,非同期式PWM双方に用いることのできる同期／非同期
兼用パターンの作成方法の説明図、第３図は同期／非同
期兼用パターンを用いて第１図の実施例で同期式PWMを
行なった場合の動作説明図、第４図は同期／非同期兼用
パターンを用いて第１図の実施例で非同期式PWMを行な
った場合の動作説明図、第５図および第６図は第１図の
実施例で非同期式PWMを行なった場合に生ずる不整パル
スについての説明図、第７図，第８図は不整パルス出現
防止策を講じた他の実施例、第９図は第８図の実施例の
チャタリング防止回路14の詳細図、第10図はチャタリン
グ防止回路の動作説明図、第11図は本発明の汎用インバ
ータへの一応用例の構成図である。 ２……PWMパターンROM ４……位相カウンタＬ、５……位相カウンタＭ ６……位相カウンタＨ、７……セレクタ 10……変調カウンタ、11……アンド回路 12……分配器、13……ラッチ回路 14……チャタリング防止回路 20a〜20f……パルス整形回路 21,22……NOT回路、23,24……AND回路 25……OR回路、26……Ｊ−Ｋフリップフロップ 30……電源、31……整流器 32……コンデンサ、33……インバータ 34……誘導電動機、35……周波数設定器 36……V/Fコンバータ 37……本発明のPWM制御回路 38……コンパレータ、39……発振器 40……関数発生器、41……A/Dコンバータ 42a〜42c……否定論理回路 43……ベースドライブ回路
Claims (5)
- 【請求項１】インバータ周波数に比例した同期パルスを
計数して位相信号を出力する位相カウンタ、PWMパター
ンデータが予め書き込まれパターン選択信号と前記位相
信号で指定されたアドレスの複数のPWMパターンデータ
が読み出されるメモリ、前記位相信号の上位ビットによ
り前記メモリから読み出された複数のPWMパターンデー
タを分配して各相のPWM信号として出力する分配器を備
えた装置において、モード信号に応じて前記同期パルス
か一定周波数の非同期パルスのいずれかを選択して計数
する変調カウンタを設け、前記変調カウンタの計数値を
前記位相信号の下位ビットに割当て、同期式と非同期式
のPWM信号を切り替え可能としたことを特徴とするPWM制
御装置。 - 【請求項２】前記位相カウンタの前記上位ビット以下を
中位ビットと下位ビットに分割し、前記メモリに書き込
まれるPWMパターンデータを前記位相カウンタの下位ビ
ットの１サイクルに少なくとも１個のパルスを含むPWM
信号を出力するようにした前記特許請求の範囲第１項記
載のPWM制御装置。 - 【請求項３】前記モード信号が同期式を選択するとき、
前記変調カウンタと前記位相カウンタの下位ビットはい
ずれか一方のカウンタのキャリーにより他方のカウンタ
の計数値をクリアするようにした前記特許請求の範囲第
２項記載のPWM制御装置。 - 【請求項４】インバータ周波数に比例した同期パルスを
計数して位相信号を出力する位相カウンタ、PWMパター
ンデータが予め書き込まれパターン選択信号と前記位相
信号で指定されたアドレスの複数のPWMパターンデータ
が読み出されるメモリ、前記位相信号の上位ビットによ
り前記メモリから読み出された複数のPWMパターンデー
タを分配して各相のPWM信号として出力する分配器を備
えた装置において、モード信号に応じて前記同期パルス
か一定周波数の非同期パルスのいずれかを選択して計数
しその計数値を前記位相信号の下位ビットに割当てる変
調カウンタ、前記メモリから読み出されたPWMパターン
データあるいは前記分配器から出力されるPWM信号のい
ずれかを変調カウンタが計数するクロックパルス毎にラ
ッチするラッチ回路を設け、非同期式において不整パル
スが出力されないようにしたことを特徴とするPWM制御
装置。 - 【請求項５】インバータ周波数に比例した同期パルスを
計数して位相信号を出力する位相カウンタ、PWMパター
ンデータが予め書き込まれパターン選択信号と前記位相
信号で指定されたアドレスの複数のPWMパターンデータ
が読み出されるメモリ、前記位相信号の上位ビットによ
り前記メモリから読み出された複数のPWMパターンデー
タを分配して各相のPWM信号として出力する分配器を備
えた装置において、モード信号に応じて前記同期パルス
か一定周波数の非同期パルスのいずれかを選択して計数
しその計数値を前記位相信号の下位ビットに割当てる変
調カウンタ、前記変調カウンタの計数値の前半の半周期
および後半の半周期に前記メモリまたは前記分配器のい
ずれかの出力データの立上りまたは立下りのいずれかを
それぞれ１回のみラッチするチャタリング防止回路を設
け、非同期式において不整パルスが出力されないように
したことを特徴とすPWM制御装置。
Priority Applications (6)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62284217A JPH0681513B2 (ja) | 1987-11-12 | 1987-11-12 | Ｐｗｍ制御装置 |
| US07/268,567 US4860186A (en) | 1987-11-12 | 1988-11-08 | PWM controller having synchronous and asynchronous mode |
| DE88118835T DE3881161T2 (de) | 1987-11-12 | 1988-11-11 | Pulsbreitenmodulierte Steuereinrichtung. |
| EP88118835A EP0316006B1 (en) | 1987-11-12 | 1988-11-11 | Pwm controller |
| CN88107833A CN1010362B (zh) | 1987-11-12 | 1988-11-12 | 脉冲宽度调制(pwm)控制器 |
| KR1019880014880A KR920004905B1 (ko) | 1987-11-12 | 1988-11-12 | Pwm 제어장치 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62284217A JPH0681513B2 (ja) | 1987-11-12 | 1987-11-12 | Ｐｗｍ制御装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH01129774A JPH01129774A (ja) | 1989-05-23 |
| JPH0681513B2 true JPH0681513B2 (ja) | 1994-10-12 |
Family
ID=17675683
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP62284217A Expired - Lifetime JPH0681513B2 (ja) | 1987-11-12 | 1987-11-12 | Ｐｗｍ制御装置 |
Country Status (6)
| Country | Link |
|---|---|
| US (1) | US4860186A (ja) |
| EP (1) | EP0316006B1 (ja) |
| JP (1) | JPH0681513B2 (ja) |
| KR (1) | KR920004905B1 (ja) |
| CN (1) | CN1010362B (ja) |
| DE (1) | DE3881161T2 (ja) |
Families Citing this family (22)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0421712B1 (en) * | 1989-10-02 | 1997-05-14 | Canon Kabushiki Kaisha | Image forming apparatus, and modulating method therein |
| AT401450B (de) * | 1989-10-09 | 1996-09-25 | Fronius Schweissmasch | Steuerverfahren für dreiphasige bidirektionale pulsumrichter hoher taktzahl |
| US5418932A (en) * | 1990-02-01 | 1995-05-23 | Hitachi, Ltd. | Generation of width modulated pulses by relatively adjusting rising and falling edges upon comparison of counter with programmably stored values |
| US4994950A (en) * | 1990-07-31 | 1991-02-19 | Eaton Corporation | Waveform generator for inverter control |
| US5506487A (en) * | 1991-03-28 | 1996-04-09 | General Electric Company | Systems and methods for driving a compressor with a motor |
| US5400237A (en) * | 1992-05-11 | 1995-03-21 | Simmonds Precision Products, Inc. | PWM inverter controller with waveform memory |
| US5615099A (en) * | 1994-08-24 | 1997-03-25 | Kabushiki Kaisha Toshiba | Control system for single-phase PWM converter |
| DE19541832A1 (de) * | 1995-11-10 | 1997-05-15 | Thomson Brandt Gmbh | Motorsteuerung für elektronisch kommutierende Gleichstrommotoren zur Kompensation von Drehmomenteinbrüchen |
| US5835363A (en) * | 1997-11-13 | 1998-11-10 | Acer Peripherals, Inc. | Power supply device featuring synchronous mode and asynchronous mode operation |
| US7049771B2 (en) * | 2004-01-27 | 2006-05-23 | Nippon Yusoki Co., Ltd. | Multi-phase carrier signal generator and multi-phase carrier signal generation method |
| US7049778B2 (en) * | 2004-02-09 | 2006-05-23 | Nippon Yusoki Co., Ltd. | Inverter control apparatus and inverter control method |
| FI118875B (fi) * | 2006-09-26 | 2008-04-15 | Vacon Oyj | Invertterien rinnankytkentä |
| EP2194643B1 (en) * | 2007-09-25 | 2014-03-05 | Mitsubishi Electric Corporation | Controller for electric motor |
| JP5253828B2 (ja) * | 2008-01-25 | 2013-07-31 | ルネサスエレクトロニクス株式会社 | モータ駆動装置および半導体集積回路装置 |
| US8890457B2 (en) * | 2008-09-19 | 2014-11-18 | Hewlett-Packard Development Company, L.P. | Systems and methods for controlling motors |
| JP4858597B2 (ja) * | 2008-11-28 | 2012-01-18 | 株式会社デンソー | 回転機の制御装置及びその製造方法 |
| US8345451B2 (en) * | 2009-11-08 | 2013-01-01 | Wernlund James V | DC to AC converter that generates the sine wave from the pulse width modulated signal |
| DE102010003527A1 (de) * | 2010-03-31 | 2011-10-06 | Robert Bosch Gmbh | Verfahren zum Ansteuern eines Elektromotors |
| US9768755B2 (en) | 2013-04-09 | 2017-09-19 | Hamilton Sundstrand Corporation | Lookup table assisted pulse width modulation |
| AT515243A1 (de) * | 2013-12-19 | 2015-07-15 | Schneider Electric Power Drives Gmbh | Verfahren zur Ansteuerung parallel geschalteter Inverter |
| JP7096679B2 (ja) * | 2018-03-16 | 2022-07-06 | 日立Astemo株式会社 | モータ制御装置 |
| WO2023183491A1 (en) * | 2022-03-24 | 2023-09-28 | Tae Technologies, Inc. | Communication systems and synchronization techniques for energy storage systems |
Family Cites Families (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4099109A (en) * | 1976-10-01 | 1978-07-04 | Westinghouse Electric Corp. | Digital apparatus for synthesizing pulse width modulated waveforms and digital pulse width modulated control system |
| JPS573582A (en) * | 1980-06-05 | 1982-01-09 | Toshiba Corp | Controller for inverter |
| JPS592574A (ja) * | 1982-06-25 | 1984-01-09 | Toshiba Corp | 電力変換装置の電流指令値演算方式 |
| JPS6014693A (ja) * | 1983-07-05 | 1985-01-25 | 松下電工株式会社 | 波付可撓管用継手 |
| JPH07108095B2 (ja) * | 1984-01-20 | 1995-11-15 | 株式会社日立製作所 | インバータ装置及びその制御方法 |
| JPH065989B2 (ja) * | 1984-01-23 | 1994-01-19 | 富士電機株式会社 | インバ−タのｐｗｍ信号発生装置 |
| JPS60174088A (ja) * | 1984-02-17 | 1985-09-07 | Fanuc Ltd | 交流電動機のデジタル制御方式 |
| JPS62118774A (ja) * | 1985-11-18 | 1987-05-30 | Toshiba Corp | インバ−タのパルス幅変調信号発生方式 |
| JPH07112360B2 (ja) * | 1986-07-25 | 1995-11-29 | 株式会社日立製作所 | Ｐｗｍインバ−タの制御方法および装置 |
| JPH0779551B2 (ja) * | 1987-03-20 | 1995-08-23 | 株式会社日立製作所 | インバ−タ制御装置 |
-
1987
- 1987-11-12 JP JP62284217A patent/JPH0681513B2/ja not_active Expired - Lifetime
-
1988
- 1988-11-08 US US07/268,567 patent/US4860186A/en not_active Expired - Fee Related
- 1988-11-11 EP EP88118835A patent/EP0316006B1/en not_active Expired - Lifetime
- 1988-11-11 DE DE88118835T patent/DE3881161T2/de not_active Expired - Fee Related
- 1988-11-12 KR KR1019880014880A patent/KR920004905B1/ko not_active IP Right Cessation
- 1988-11-12 CN CN88107833A patent/CN1010362B/zh not_active Expired
Also Published As
| Publication number | Publication date |
|---|---|
| DE3881161D1 (de) | 1993-06-24 |
| EP0316006A3 (en) | 1989-12-06 |
| EP0316006A2 (en) | 1989-05-17 |
| CN1033134A (zh) | 1989-05-24 |
| EP0316006B1 (en) | 1993-05-19 |
| DE3881161T2 (de) | 1993-10-21 |
| JPH01129774A (ja) | 1989-05-23 |
| KR890009064A (ko) | 1989-07-15 |
| KR920004905B1 (ko) | 1992-06-22 |
| US4860186A (en) | 1989-08-22 |
| CN1010362B (zh) | 1990-11-07 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0681513B2 (ja) | Ｐｗｍ制御装置 | |
| EP0151418B1 (en) | Pulse width modulation inverter system | |
| Holmes | The significance of zero space vector placement for carrier-based PWM schemes | |
| KR900000768B1 (ko) | 인버어터 구동제어 장치 | |
| JPH0634587B2 (ja) | 電圧形インバータ装置 | |
| US4179727A (en) | Control device for a pulse-width modulated inverter | |
| JPH03107373A (ja) | 電力変換装置とその制御方法 | |
| JP2672919B2 (ja) | 電力変換装置 | |
| JPH09182452A (ja) | ３レベルインバータ装置 | |
| JP3277456B2 (ja) | 電力変換器の制御装置およびその制御方法 | |
| Rahim et al. | PWM ASIC design for the three-phase bi-directional buck converter | |
| JPH07177753A (ja) | 電力変換装置の制御方法および装置 | |
| JPS631835B2 (ja) | ||
| JP3409039B2 (ja) | 電力変換装置の制御装置 | |
| JPS6127991B2 (ja) | ||
| JPH0732606B2 (ja) | 電流形インバ−タの制御装置 | |
| JP2522393B2 (ja) | 可変速交流電動機用ｐｗｍ形インバ―タのパルス制御装置 | |
| JPH0559672B2 (ja) | ||
| JP3207582B2 (ja) | 中性点クランプ式電力変換器の制御方法およびその制御装置 | |
| JP2710661B2 (ja) | Ｐｗｍインバータの制御装置 | |
| JPS6066674A (ja) | 同期形ｐｗｍインバ−タのキヤリヤ周波数切替方法 | |
| JPH10127093A (ja) | パルス幅変調方式インバータの制御装置 | |
| JPS6285678A (ja) | インバ−タ制御回路 | |
| JPS6389064A (ja) | パルス幅変調制御回路 | |
| JPH0642781B2 (ja) | 電圧形インバータ |