JPH0680740B2 - 半導体装置の多層配線形成方法 - Google Patents
半導体装置の多層配線形成方法Info
- Publication number
- JPH0680740B2 JPH0680740B2 JP22280087A JP22280087A JPH0680740B2 JP H0680740 B2 JPH0680740 B2 JP H0680740B2 JP 22280087 A JP22280087 A JP 22280087A JP 22280087 A JP22280087 A JP 22280087A JP H0680740 B2 JPH0680740 B2 JP H0680740B2
- Authority
- JP
- Japan
- Prior art keywords
- wiring
- layer
- interlayer insulating
- insulating film
- film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Local Oxidation Of Silicon (AREA)
Description
【発明の詳細な説明】 ＜産業上の利用分野＞ 本発明は、多層配線技術を使用する半導体集積回路にお
いて、スパッタ法による高分子樹脂膜上への配線形成の
際、配線のパターニングマスクに用いたレジストパター
ンとパターニングされた配線とをマスクとして、スパッ
タ法により変質した高分子樹脂膜をエッチングすること
により、回路に悪影響を及ぼす高分子樹脂膜の表面変質
層を除去するもので、特にこの高分子樹脂膜の変質によ
り配線間にリークが生じるのを防止しようとする多層配
線の形成方法に関する。
いて、スパッタ法による高分子樹脂膜上への配線形成の
際、配線のパターニングマスクに用いたレジストパター
ンとパターニングされた配線とをマスクとして、スパッ
タ法により変質した高分子樹脂膜をエッチングすること
により、回路に悪影響を及ぼす高分子樹脂膜の表面変質
層を除去するもので、特にこの高分子樹脂膜の変質によ
り配線間にリークが生じるのを防止しようとする多層配
線の形成方法に関する。
＜従来技術＞ 従来の多層配線層形成方法について第４図を用いて説明
する。
する。
（ａ），（ｂ）及び（ｃ）は、従来の工程を説明するた
め、多層配線を備えた半導体装置の要部断面図を示した
ものである。
め、多層配線を備えた半導体装置の要部断面図を示した
ものである。
（ａ）バイポーラ集積回路の一般的製造方法を用いて、
Ｐ型シリコン基板21にNPNトランジスタ34を形成し、酸
化膜28を形成する。その後、必要とするコンタクトホー
ルを酸化膜28に開孔し、スパッタ法により配線層を形
成、ホトエッチング技術による所定のパターニングを行
なうことにより、第１配線層29を形成する。第１配線層
29の形成後、層間絶縁膜（高分子樹脂膜）30を形成、ス
ルーホール（接続孔）を開孔、スパッタ法により第２配
線層32を形成する。
Ｐ型シリコン基板21にNPNトランジスタ34を形成し、酸
化膜28を形成する。その後、必要とするコンタクトホー
ルを酸化膜28に開孔し、スパッタ法により配線層を形
成、ホトエッチング技術による所定のパターニングを行
なうことにより、第１配線層29を形成する。第１配線層
29の形成後、層間絶縁膜（高分子樹脂膜）30を形成、ス
ルーホール（接続孔）を開孔、スパッタ法により第２配
線層32を形成する。
（ｂ）上記第２配線層32にホトレジスト層33を全面塗布
し、所定のホトエッチング技術によりパターニングす
る。
し、所定のホトエッチング技術によりパターニングす
る。
（ｃ）上記ホトレジスト層33をマスクとして、第２配線
層32のエッチングを行ない、ホトレジスト層33を除去す
る。
層32のエッチングを行ない、ホトレジスト層33を除去す
る。
上述のような工程により多層配線を形成する方法が、一
般に行なわれている。
般に行なわれている。
＜発明が解決しようとする問題点＞ 上記従来の多層配線形成方法には、第４図（ａ）におい
て、スパッタ法による第２配線層32を形成した際、高分
子樹脂からなる層間絶縁膜30の表面が、スパッタクリー
ニングの影響を受けて、導電性の物質に変化するという
欠点があり、この層間絶縁膜30の表面に形成された導電
性変質層31は、該層間絶縁膜30上に第２配線層32を形成
し、所定のホトエッチング技術でパターニングした後
（図（ｃ）参照）も存在し、この導電性変質層31を通じ
て配線間にリーク（例えば図（ｃ）において、第２配線
層と隣接する第２配線層が、導電性変質層を介し
て通電する。）が発生するという問題があった。
て、スパッタ法による第２配線層32を形成した際、高分
子樹脂からなる層間絶縁膜30の表面が、スパッタクリー
ニングの影響を受けて、導電性の物質に変化するという
欠点があり、この層間絶縁膜30の表面に形成された導電
性変質層31は、該層間絶縁膜30上に第２配線層32を形成
し、所定のホトエッチング技術でパターニングした後
（図（ｃ）参照）も存在し、この導電性変質層31を通じ
て配線間にリーク（例えば図（ｃ）において、第２配線
層と隣接する第２配線層が、導電性変質層を介し
て通電する。）が発生するという問題があった。
＜問題点を解決するための手段＞ 本発明は上述する問題点を解決するためになされたもの
で、半導体集積回路素子上に、絶縁膜と配線とが交互に
複数層を形成して、素子間と外部端子などを接続する多
層配線を備えた半導体装置において、前記素子上に、高
分子樹脂膜を層間絶縁膜として用いて該層間絶縁膜上に
スパッタ法により２層目以降の配線層を形成する際、ス
パッタ法により層間絶縁膜上に上層配線膜を形成する工
程と、前記上層配線膜の所望配線パターン上にレジスト
パターンを形成し、該レジストパターンをマスクして上
層配線膜を配線パターンにパターニングする工程と、前
記レジストパターンと前記上層配線膜配線パターンをマ
スクとして層間絶縁膜を所望量エッチングする工程とを
備えた半導体装置の多層配線形成方法を提供するもので
ある。
で、半導体集積回路素子上に、絶縁膜と配線とが交互に
複数層を形成して、素子間と外部端子などを接続する多
層配線を備えた半導体装置において、前記素子上に、高
分子樹脂膜を層間絶縁膜として用いて該層間絶縁膜上に
スパッタ法により２層目以降の配線層を形成する際、ス
パッタ法により層間絶縁膜上に上層配線膜を形成する工
程と、前記上層配線膜の所望配線パターン上にレジスト
パターンを形成し、該レジストパターンをマスクして上
層配線膜を配線パターンにパターニングする工程と、前
記レジストパターンと前記上層配線膜配線パターンをマ
スクとして層間絶縁膜を所望量エッチングする工程とを
備えた半導体装置の多層配線形成方法を提供するもので
ある。
また、本発明は上記層間絶縁膜のエッチング法としてO2
プラズマエッチングを用いる半導体装置の多層配線形成
方法を提供するものである。
プラズマエッチングを用いる半導体装置の多層配線形成
方法を提供するものである。
＜作用＞ 上述の如く、層間絶縁膜上にスパッタした第２配線層
を、レジストパターンをマスクとして用いてパターニン
グした後、前記レジストパターンと第２配線パターンと
をマスクとして、前記層間絶縁膜表面にO2プラズマエッ
チングを施することにより、層間絶縁膜表面に形成され
た配線相互間の導電性変質層が除去されるので、これに
よる配線間リークの問題を防止できるという作用があ
る。
を、レジストパターンをマスクとして用いてパターニン
グした後、前記レジストパターンと第２配線パターンと
をマスクとして、前記層間絶縁膜表面にO2プラズマエッ
チングを施することにより、層間絶縁膜表面に形成され
た配線相互間の導電性変質層が除去されるので、これに
よる配線間リークの問題を防止できるという作用があ
る。
＜実施例＞ 以下、この発明の実施例を説明する。
図１は、多層配線を備えた半導体装置を製造する際にこ
の発明を適用した場合の実施例を工程にそって図示した
ものである。
の発明を適用した場合の実施例を工程にそって図示した
ものである。
（ａ）バイポーラICの一般的製造方法を用いてＰ型シリ
コン基板１にNPNトランジスタ15を作成し、電極コンタ
クトを取るための接続孔を形成した酸化膜８の上に半導
体素子間などを接続する第１配線層９を形成する。その
後、層間絶縁膜10を形成し、それにスルーホールを開孔
して第２配線層12をスパッタ法にて形成してから、第２
配線パターン領域上にホトレジストパターン13を形成し
たところである。
コン基板１にNPNトランジスタ15を作成し、電極コンタ
クトを取るための接続孔を形成した酸化膜８の上に半導
体素子間などを接続する第１配線層９を形成する。その
後、層間絶縁膜10を形成し、それにスルーホールを開孔
して第２配線層12をスパッタ法にて形成してから、第２
配線パターン領域上にホトレジストパターン13を形成し
たところである。
（ｂ）上記（ａ）を、ホトレジストパターン13をマスク
として、第２配線層12をエッチングして第２配線パター
ン12aを形成した状態を示す。
として、第２配線層12をエッチングして第２配線パター
ン12aを形成した状態を示す。
（ｃ）ホトレジストパターン13と第２配線パターン12a
をマスクとして、層間絶縁膜10表面のスパッタ法による
第２配線層12形成時に形成された導電性変質層11を所望
量、O2プラズマエッチング除去した状態を示す。エッチ
ング量は、配線間のリーク電流が測定限界（10
-12（Ａ））に達するまでとし、本実施例に於ては、第
２図（O2プラズマエッチング量と配線間リーク電流）に
示すように500Å以上のO2プラズマエッチング量にて、
配線間リーク電流は、使用計測器測定限界の10-12アン
ペアに下がった。リーク電流の測定方法は、第３図に示
すように隣接する配線間に、一定電圧を印加し、その時
流れる電流を測定した。
をマスクとして、層間絶縁膜10表面のスパッタ法による
第２配線層12形成時に形成された導電性変質層11を所望
量、O2プラズマエッチング除去した状態を示す。エッチ
ング量は、配線間のリーク電流が測定限界（10
-12（Ａ））に達するまでとし、本実施例に於ては、第
２図（O2プラズマエッチング量と配線間リーク電流）に
示すように500Å以上のO2プラズマエッチング量にて、
配線間リーク電流は、使用計測器測定限界の10-12アン
ペアに下がった。リーク電流の測定方法は、第３図に示
すように隣接する配線間に、一定電圧を印加し、その時
流れる電流を測定した。
前記実施例で述べた発明によれば、下記の理由で上記目
的を達成できる。図（ｃ）においてスパッタ法により第
２配線層12を形成したとき形成された層間絶縁膜10表面
の導電性変質層13のうち、配線間に存在するものは、O2
プラズマによって除去することが出来るので、これによ
る配線間リークの問題を防止することができる。
的を達成できる。図（ｃ）においてスパッタ法により第
２配線層12を形成したとき形成された層間絶縁膜10表面
の導電性変質層13のうち、配線間に存在するものは、O2
プラズマによって除去することが出来るので、これによ
る配線間リークの問題を防止することができる。
以上、本発明を実施例に基づき具体的に説明したが、本
発明は、上記実施例にのみ限定されるものではなく、そ
の要旨を逸脱しない範囲において、種々変更可能である
ことはいうまでもない。
発明は、上記実施例にのみ限定されるものではなく、そ
の要旨を逸脱しない範囲において、種々変更可能である
ことはいうまでもない。
＜発明の効果＞ 以上述べたように、本発明によれば、スパッタ法による
第２配線層形成の際層間絶縁膜表面に形成された導電性
変質層を、第２配線パターンと第２配線パターニング時
に用いたレジストパターンとをマスクとしてO2プラズマ
エッチングすることにより、第２配線間リークに関する
導電性変質層を取り除くことができるので、新たにマス
クを要さず、工程の大幅な増加を招くこともなく、配線
相互間リークを防ぐことができるという効果がある。
第２配線層形成の際層間絶縁膜表面に形成された導電性
変質層を、第２配線パターンと第２配線パターニング時
に用いたレジストパターンとをマスクとしてO2プラズマ
エッチングすることにより、第２配線間リークに関する
導電性変質層を取り除くことができるので、新たにマス
クを要さず、工程の大幅な増加を招くこともなく、配線
相互間リークを防ぐことができるという効果がある。
このように本発明は、多層配線技術を使用する半導体装
置において、２層目以降の配線相互間リークを容易に防
止でき、多層配線構造を備えた半導体装置の信頼性を向
上させる製造方法を提供するものである。
置において、２層目以降の配線相互間リークを容易に防
止でき、多層配線構造を備えた半導体装置の信頼性を向
上させる製造方法を提供するものである。
第１図（ａ）〜（ｃ）は、本発明の実施例を説明するた
めの多層配線を備えた半導体装置の要部断面図、第２図
はO2プラズマエッチング量と配線間リーク電流の関係
図、第３図は配線相互間リーク電流測定模式図、第４図
（ａ）〜（ｃ）は、従来の工程を説明するための多層配
線を備えた半導体装置の要部断面図である。 １……Ｐ型シリコン基板、２……N+埋込層 ３……P+埋込層（分離領域） ４……Ｎ型エピタキシャル層 ５……ベース領域、６……エミッタ領域 ７……コレクタ電極取り出し口、８……酸化膜 ９……第１配線層、10……層間絶縁膜 11……導電性変質層、12……第２配線層 12a……第２配線パターン 13……ホトレジストパターン、14……半導体素子 15……NPNトランジスタ
めの多層配線を備えた半導体装置の要部断面図、第２図
はO2プラズマエッチング量と配線間リーク電流の関係
図、第３図は配線相互間リーク電流測定模式図、第４図
（ａ）〜（ｃ）は、従来の工程を説明するための多層配
線を備えた半導体装置の要部断面図である。 １……Ｐ型シリコン基板、２……N+埋込層 ３……P+埋込層（分離領域） ４……Ｎ型エピタキシャル層 ５……ベース領域、６……エミッタ領域 ７……コレクタ電極取り出し口、８……酸化膜 ９……第１配線層、10……層間絶縁膜 11……導電性変質層、12……第２配線層 12a……第２配線パターン 13……ホトレジストパターン、14……半導体素子 15……NPNトランジスタ
Claims (2)
- 【請求項１】半導体集積回路素子上に、絶縁膜と配線と
が交互に複数層を形成して、素子間と外部端子などを接
続する多層配線を備えた半導体装置において、前記素子
上に、高分子樹脂膜を層間絶縁膜として用いて該層間絶
縁膜上にスパッタ法により２層目以降の配線層を形成す
る際、 スパッタ法により層間絶縁膜上に上層配線膜を形成する
工程と、 前記上層配線膜の所望配線パターン上にレジストパター
ンを形成し、該レジストパターンをマスクとして上層配
線膜を配線パターンにパターニングする工程と、 前記レジストパターンと前記上層配線膜配線パターンを
マスクとして層間絶縁膜を所望量エッチングする工程と
を備えたことを特徴とする半導体装置の多層配線形成方
法。 - 【請求項２】上記層間絶縁膜のエッチング法としてO2プ
ラズマエッチングを用いてなることを特徴とする特許請
求の範囲第１項記載の半導体装置の多層配線形成方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP22280087A JPH0680740B2 (ja) | 1987-09-03 | 1987-09-03 | 半導体装置の多層配線形成方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP22280087A JPH0680740B2 (ja) | 1987-09-03 | 1987-09-03 | 半導体装置の多層配線形成方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS6464237A JPS6464237A (en) | 1989-03-10 |
| JPH0680740B2 true JPH0680740B2 (ja) | 1994-10-12 |
Family
ID=16788096
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP22280087A Expired - Lifetime JPH0680740B2 (ja) | 1987-09-03 | 1987-09-03 | 半導体装置の多層配線形成方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0680740B2 (ja) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2757618B2 (ja) * | 1991-09-27 | 1998-05-25 | 日本電気株式会社 | 半導体装置の製造方法 |
| KR101838533B1 (ko) | 2010-01-19 | 2018-04-26 | 카네카 코포레이션 | 경화성 조성물 |
| JP6144003B2 (ja) | 2011-08-29 | 2017-06-07 | 富士通株式会社 | 配線構造及びその製造方法並びに電子装置及びその製造方法 |
-
1987
- 1987-09-03 JP JP22280087A patent/JPH0680740B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPS6464237A (en) | 1989-03-10 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US3436611A (en) | Insulation structure for crossover leads in integrated circuitry | |
| JPH0529483A (ja) | 半導体集積装置 | |
| JPH0680740B2 (ja) | 半導体装置の多層配線形成方法 | |
| US8247289B2 (en) | Capacitor and manufacturing method thereof | |
| KR940002757B1 (ko) | 바이폴라형 반도체장치 | |
| JP3135968B2 (ja) | 半導体集積回路装置の製造方法 | |
| JPH06163666A (ja) | 半導体装置とその製造方法 | |
| JPH05175428A (ja) | 集積回路装置 | |
| KR950003221B1 (ko) | 반도체장치 제조방법 | |
| JPH01134269A (ja) | コンタクト抵抗測定装置 | |
| JPH05235275A (ja) | 集積回路装置 | |
| JP4284748B2 (ja) | 半導体装置とその製造方法 | |
| JP2004273925A (ja) | 半導体装置及びその製造方法 | |
| JPS60177652A (ja) | 半導体装置の製造方法 | |
| JPH04188850A (ja) | コンタクトホール及びその製造方法 | |
| JPH0595048A (ja) | 半導体集積回路装置の製造方法 | |
| JP2534496B2 (ja) | 半導体装置の製造方法 | |
| JP3497608B2 (ja) | 半導体装置 | |
| JPH04116827A (ja) | 半導体装置 | |
| KR100216730B1 (ko) | 반도체 금속막 식각공정 | |
| JPS6043845A (ja) | 多層配線部材の製造方法 | |
| JPS6153744A (ja) | 多層配線半導体装置 | |
| JPH10209521A (ja) | 磁気抵抗素子を有する半導体装置 | |
| JPS6024039A (ja) | 半導体装置 | |
| JPH1174271A (ja) | 半導体装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| EXPY | Cancellation because of completion of term |