JPH0675924A - Remote programming system of multi-cpu system - Google Patents

Remote programming system of multi-cpu system

Info

Publication number
JPH0675924A
JPH0675924A JP22663192A JP22663192A JPH0675924A JP H0675924 A JPH0675924 A JP H0675924A JP 22663192 A JP22663192 A JP 22663192A JP 22663192 A JP22663192 A JP 22663192A JP H0675924 A JPH0675924 A JP H0675924A
Authority
JP
Japan
Prior art keywords
command
reception
cpu
communication
shared memory
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP22663192A
Other languages
Japanese (ja)
Inventor
Hidehiko Fujikawa
英彦 藤川
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Electric Works Co Ltd
Original Assignee
Matsushita Electric Works Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Works Ltd filed Critical Matsushita Electric Works Ltd
Priority to JP22663192A priority Critical patent/JPH0675924A/en
Publication of JPH0675924A publication Critical patent/JPH0675924A/en
Withdrawn legal-status Critical Current

Links

Landscapes

  • Multi Processors (AREA)

Abstract

PURPOSE:To provide the remote programming system of a multi-CPU system which is capable of simplifying a system and improving efficiency. CONSTITUTION:Each CPU unit checks receptions in each communication repeating task, decides whether a reception is from the channels of a serial communication port such as a RS 422, etc., and a link system buffer or not if the reception exists and decides whether the received command is for a selfmachine or not if the reception is from these channels. If this decision result is for the self-machine, a task is terminated by performing a command processing by a normal tool service. When the reception command is the office number of an opposite side, the command is transferred to a share memory. When the reception is from the share memory and the reception contents is a command, a response is transmitted on the share memory by performing the tool service. When the reception contents is the response, it is transmitted to a communication tool.

Description

【発明の詳細な説明】Detailed Description of the Invention

【0001】[0001]

【産業上の利用分野】本発明は、プログラマブルコント
ローラに用いるマルチCPUシステムのリモートプログ
ラミング方式に関する。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a remote programming system for a multi-CPU system used in a programmable controller.

【0002】[0002]

【従来の技術】従来のマルチCPUシステムでは、互い
のCPUユニットは独立した通信系によりプログラミン
グする必要があった。
2. Description of the Related Art In a conventional multi-CPU system, it is necessary for each CPU unit to be programmed by an independent communication system.

【0003】[0003]

【発明が解決しようとする課題】上記のような従来のプ
ログラミング方式では、一つのシステムでありながら二
つの通信ツールをサポートする必要があり、効率が悪か
った。本発明は、上述の問題点に鑑みて為されたもの
で、その目的はシステムの簡略化によるコストの低減
や、メンテナンスの効率化等を図ることができるマルチ
CPUシステムのリモートプログラミング方式を提供す
るにある。
The conventional programming method as described above is inefficient because it is necessary to support two communication tools in one system. The present invention has been made in view of the above-mentioned problems, and an object thereof is to provide a remote programming method for a multi-CPU system that can reduce cost by simplifying the system and improve maintenance efficiency. It is in.

【0004】[0004]

【課題を解決するための手段】本発明は、上述の目的を
達成するために、二つのCPUユニットを備えるととも
に、これらCPUユニットがI/Oバスをアクセスする
際に使用権を調停する手段を備えたマルチCPUシステ
ムに用いられ、両CPUユニットの通信を中継するため
の共有メモリを備え、各CPUユニットでは通信中継タ
スクにおいて受信チェックを行ない、通信ツール側から
の受信で自己に対するコマンドであればコマンド処理を
行なってレスポンスを共有メモリに送出し、自己に対す
るコマンドでなければコマンドを共有メモリに転送し、
通信ツール側の受信でなく共有メモリを介した受信で且
つ受信内容がコマンドであればコマンド処理を行ない、
受信した内容がレスポンスの場合には通信ツール側に送
出することを特徴とする。
In order to achieve the above-mentioned object, the present invention comprises two CPU units and means for arbitrating the usage right when these CPU units access the I / O bus. It has a shared memory for relaying the communication of both CPU units, which is used for the provided multi-CPU system, and each CPU unit performs a reception check in the communication relay task, and if it is a command for itself by reception from the communication tool side. Command processing is performed and the response is sent to the shared memory. If the command is not for itself, the command is transferred to the shared memory.
If it is not the reception on the communication tool side but the reception via the shared memory and the received content is a command, command processing is performed,
If the received content is a response, it is sent to the communication tool side.

【0005】[0005]

【作用】本発明方式によれば、何れかのCPUユニット
側の通信ツールのサポートのみで、互いのCPUユニッ
トのプログラミングデータの授受が可能であり、結果シ
ステムを簡略化することができるのである。
According to the method of the present invention, the programming data of the CPU units can be exchanged with each other only by the support of the communication tool on any CPU unit side, and the result system can be simplified.

【0006】[0006]

【実施例】図2はプログラマブルコンロトーラに使用す
る二つのCPUユニット11 、1 2 を用いたマルチCP
Uシステムの基本構成を示しており、各CPUユニット
1 、12 の内部にはマイクロプロセッサMPUを中心
として、I/Oバス2をアクセスするのに必要なアクセ
スタイムを得るために固有のCPUウェイト回路3を有
し、I/Oバス2をI/O分割・共有選択部6を通じて
アクセスするために必要な信号はCPUユニット11
2 からバッファ4を介してローカルI/Oバス51
2 に出力される。
DETAILED DESCRIPTION OF THE PREFERRED EMBODIMENT FIG. 2 shows a programmable controller.
Two CPU units 111 2Multi-CP using
The basic configuration of the U system is shown, and each CPU unit
1 112Mainly inside the microprocessor MPU
Access required to access I / O bus 2
It has a unique CPU wait circuit 3 to obtain time.
The I / O bus 2 through the I / O division / share selection unit 6.
Signals required for access are CPU unit 11,
12To the local I / O bus 5 via the buffer 41,
52Is output to.

【0007】この構成で相手のCPUユニット11 又は
2 に対してはアクセスしないためローカルI/Oバス
1 、52 は一方向となっており、また互いの通信を中
継するための共有メモリ7はCPUユニット11 、12
の外に設けている。勿論この共有メモリ7内にはI/O
アクセス情報は含まれない。また同じタイプのCPUユ
ニット11 、12 を使用してマルチCPUシステムを構
成することにより、共有メモリ7を一つで済ませてい
る。
With this configuration, since the other CPU unit 1 1 or 1 2 is not accessed, the local I / O buses 5 1 and 5 2 are unidirectional, and are shared for relaying mutual communication. The memory 7 is a CPU unit 1 1 , 1 2.
It is provided outside. Of course, in this shared memory 7, I / O
Access information is not included. Further, the shared memory 7 is completed by forming a multi-CPU system using the CPU units 1 1 and 1 2 of the same type.

【0008】バス調停部8は、バス選択部9、ウェイト
コントローラ10とからなり、CPUユニット11 、1
2 からローカルI/Oバス51 、52 を通じてI/Oバ
ス2をアクセスすることを示すセレクト信号が出力され
ると、このセレクト信号の先着順位を判定してローカル
I/Oバス51 又は52 をバス選択部9により選択し、
競合時には後着のCPUユニットに対してウェイトコン
トローラ10からのウェイト信号によりウェイトをか
け、同着の場合には予め定めた優先順位に従って、優先
順位の低いCPUユニットに対してウェイトをかける。
またバス調停部8はサンプリングクロックCLKを入力
し、このサンプリングクロックCLKで先着順位判定、
ウェイトコントローラ10のウェイト幅設定、アクセス
権を得たCPUユニット11 又は12 のI/Oバス2の
アクセスのためのバスサイクル幅を得る。I/O分割・
共有選択部6はI/Oユニット110 …に対するセレク
ト信号、クリア信号をCPUユニット11 、12 で分割
したり、共有する制御を行なうものである。
The bus arbitration unit 8 comprises a bus selection unit 9 and a wait controller 10, and the CPU units 1 1 , 1
When a select signal indicating that the I / O bus 2 is to be accessed is output from 2 through the local I / O buses 5 1 and 5 2 , the local I / O bus 5 1 or 5 5 2 is selected by the bus selection unit 9,
When competing, the CPU module of the latter arrival is weighted by the wait signal from the weight controller 10, and in the case of the same arrival, the CPU unit of lower priority is weighted according to a predetermined priority.
Further, the bus arbitration unit 8 inputs the sampling clock CLK, and judges the first-come-first-served order by the sampling clock CLK.
Wait width setting of the weight controller 10, gain control of the bus cycle width for the access CPU unit 1 1 or 1 2 of the I / O bus 2 has gained access. I / O division
Shared selector 6 is to perform I / O unit 11 0 ... select signal for, or to divide the clear signal in the CPU unit 1 1, 1 2, the control to be shared.

【0009】CPUユニット11 、12 はRS422等
のシリアル通信ポート、リンク系バッファのチャンネル
に加え、マルチCPUシステムの共有メモリ7のチャン
ネルを設け、夫々の通信中継タスクにおいて、コマンド
・レスポンスの授受を上記各チャンネルをスキャンして
サーチすることにより行なうようになっている。而して
プログラミングユニット、FAコンピュータ等の通信ツ
ール(図示せず)内で図1(a)に示すようにリモート
プログラミングのコマンド発行を行なうとともに、通信
プロトコルの先頭に付与する局番のコードを相手CPU
ユニット11 又は12 の局番に切り換える。
The CPU units 1 1 and 1 2 are provided with a serial communication port such as RS422 and a channel for a link system buffer, as well as a channel for the shared memory 7 of the multi-CPU system, and exchange commands and responses in each communication relay task. Is performed by scanning and searching each of the above channels. As shown in FIG. 1 (a), a remote programming command is issued in a communication tool (not shown) such as a programming unit or FA computer, and a station number code added to the beginning of the communication protocol is used by the partner CPU.
Switch to the station number of unit 1 1 or 1 2 .

【0010】CPUユニット11 又は12 側では夫々の
通信中継タスクにおいて、図1(b)に示すようにRS
422等のシリアル通信ポート、リンク系バッファのチ
ャンネル、共有メモリ7のチャンネルをサーチして受信
のチェックを行ない、受信が無ければタスクを終了し、
受信があれば、受信がRS422等のシリアル通信ポー
ト、リンク系バッファのチャンネルのものかどうかを判
定し、もしこれらのものであれば、受信したコマンドが
自機に対するものであるかどうかを判定して、自機に対
するものであれば、通常通りのツールサービスによるコ
マンド処理を行なってタスクを終了する。受信コマンド
が相手側の局番である場合には、共有メモリ7に転送す
る。
On the side of the CPU unit 1 1 or 1 2 in each communication relay task, as shown in FIG.
The serial communication port such as 422, the channel of the link system buffer, and the channel of the shared memory 7 are searched to check the reception.
If there is a reception, it is determined whether the reception is for a serial communication port such as RS422 or a channel of a link system buffer. If these are received, it is determined whether the received command is for itself. If it is for itself, the command processing is performed by the tool service as usual and the task is ended. If the received command is the other party's station number, it is transferred to the shared memory 7.

【0011】一方共有メモリ7より受信した場合には、
内容がコマンドであるかどうかを判定し、コマンドの場
合には上記と同様にツールサービスを行なってレスポン
スを共有メモリ7上に送信する。また受信した内容がレ
スポンスの場合は、RS422バッファへ送出する。つ
まりシリアル通信のポートを使用し、通信ツール側に送
出するのである。
On the other hand, when receiving from the shared memory 7,
It is determined whether or not the content is a command, and if it is a command, the tool service is performed in the same manner as described above and a response is transmitted to the shared memory 7. If the received content is a response, it is sent to the RS422 buffer. In other words, it sends out to the communication tool side using the serial communication port.

【0012】以上のようにして、一方のCPUユニット
1 又は12 側のみの通信ツールを用いて、相手側CP
Uユニット12 又は11 のプログラムの作成、修正削
除、タイマ設定エリア等のデータの変更、システムレジ
スタの変更、強制出力及びモード切り換え等のリモート
プログラミングを自機が持つ通信ポートより制御するの
と同様に行なえるのである。
[0012] As described above, by using the communication tool of only one of the CPU unit 1 1 or 1 2 side, mating CP
Creating U unit 1 2 or 1 1 of the program, modify delete, change the data of the timer setting area, etc., changes of the system registers, for remote programming, such as forced output and mode switching control from the communication port to which the own device has the You can do the same.

【0013】[0013]

【発明の効果】本発明は二つのCPUユニットを備える
とともに、これらCPUユニットがI/Oバスをアクセ
スする際に使用権を調停する手段を備えたマルチCPU
システムに用いられ、両CPUユニットの通信を中継す
るための共有メモリを備え、各CPUユニットでは通信
中継タスクにおいて受信チェックを行ない、通信ツール
側からの受信で自己に対するコマンドであればコマンド
処理を行なってレスポンスを共有メモリに送出し、自己
に対するコマンドでなければコマンドを共有メモリに転
送し、通信ツール側の受信でなく共有メモリを介した受
信で且つ受信内容がコマンドであればコマンド処理を行
ない、受信した内容がレスポンスの場合には通信ツール
側に送出するので、何れかのCPUユニット側のみの通
信ツールのサポートのみで、互いのCPUユニットのプ
ログラミングデータの授受が可能であり、結果システム
の簡略化ができて、コストの低減やメンテナンスの効率
の向上が図れるという効果がある。
The present invention comprises a multi-CPU having two CPU units and means for arbitrating the right of use when these CPU units access the I / O bus.
Used in the system, it has a shared memory for relaying communication between both CPU units, and each CPU unit performs a reception check in the communication relay task, and if it is a command for itself received from the communication tool side, it processes the command. Send a response to the shared memory, transfer the command to the shared memory if it is not a command for itself, and if the received content is a command through the shared memory and not the communication tool, the command processing is performed. When the received content is a response, it is sent to the communication tool side, so it is possible to send and receive programming data of each CPU unit only with the support of the communication tool on only one CPU unit side, resulting in a simplified system. Can reduce costs and improve maintenance efficiency. There is a cormorant effect.

【図面の簡単な説明】[Brief description of drawings]

【図1】本発明方式の一実施例の説明用フローチャート
である。
FIG. 1 is a flowchart for explaining an embodiment of the method of the present invention.

【図2】同上使用のマルチCPUシステムの回路構成図
である。
FIG. 2 is a circuit configuration diagram of a multi-CPU system used in the above.

Claims (1)

【特許請求の範囲】[Claims] 【請求項1】二つのCPUユニットを備えるとともに、
これらCPUユニットがI/Oバスをアクセスする際に
使用権を調停する手段を備えたマルチCPUシステムに
用いられ、両CPUユニットの通信を中継するための共
有メモリを備え、各CPUユニットでは通信中継タスク
において受信チェックを行ない、通信ツール側からの受
信で自己に対するコマンドであればコマンド処理を行な
ってレスポンスを共有メモリに送出し、自己に対するコ
マンドでなければコマンドを共有メモリに転送し、通信
ツール側の受信でなく共有メモリを介した受信で且つ受
信内容がコマンドであればコマンド処理を行ない、受信
した内容がレスポンスの場合には通信ツール側に送出す
ることを特徴とするマルチCPUシステムのリモートプ
ログラミング方式
1. A system comprising two CPU units,
Used in a multi-CPU system having means for arbitrating usage rights when these CPU units access the I / O bus, a shared memory is provided for relaying communication between both CPU units, and each CPU unit relays communication. The task checks the reception, if it is a command for itself from the communication tool side, it processes the command and sends a response to the shared memory, and if it is not a command for itself, it transfers the command to the shared memory, and the communication tool side Remote programming of a multi-CPU system characterized by performing command processing if reception is via a shared memory and reception content is a command, and if reception content is response, it is sent to communication tool side method
JP22663192A 1992-08-26 1992-08-26 Remote programming system of multi-cpu system Withdrawn JPH0675924A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP22663192A JPH0675924A (en) 1992-08-26 1992-08-26 Remote programming system of multi-cpu system

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP22663192A JPH0675924A (en) 1992-08-26 1992-08-26 Remote programming system of multi-cpu system

Publications (1)

Publication Number Publication Date
JPH0675924A true JPH0675924A (en) 1994-03-18

Family

ID=16848217

Family Applications (1)

Application Number Title Priority Date Filing Date
JP22663192A Withdrawn JPH0675924A (en) 1992-08-26 1992-08-26 Remote programming system of multi-cpu system

Country Status (1)

Country Link
JP (1) JPH0675924A (en)

Similar Documents

Publication Publication Date Title
US4692862A (en) Rapid message transmission system between computers and method
JPH0618374B2 (en) Data transmission method for multi-network system
JPH0675924A (en) Remote programming system of multi-cpu system
JP2740031B2 (en) Data receiving device
JP3350904B2 (en) Data transfer method between programmable controller and motion controller
JPS61112204A (en) Input/output for remote process
JPH04282938A (en) Communication controller
JPH01243739A (en) Radio line access system
JPH0514365A (en) Scan transmission system
JPH0683223B2 (en) Programmable controller link unit
JPS6285365A (en) Information transferring system
JPS61288641A (en) Circuit for eliminating undesired reception data
JP3067155B2 (en) Data transfer device
JPH07250102A (en) Data transmission circuit
JPH05265671A (en) Automatic port switching device
JPH027240B2 (en)
JPH06338911A (en) Data communication equipment
JPH0282342A (en) Data communication equipment
JPH10290236A (en) Multicommunication device
JPH0865316A (en) Data transmission/reception equipment
JPH0766826A (en) Data repeater
JPH02164155A (en) Communication mode for lan system
JP2000068951A (en) Monitor control processing system and monitor control system
JPH0813042B2 (en) Direction control method
JPH0319499A (en) Automonous decentralized type controller

Legal Events

Date Code Title Description
A300 Withdrawal of application because of no request for examination

Free format text: JAPANESE INTERMEDIATE CODE: A300

Effective date: 19991102