JPH0385803A - レベルシフト回路 - Google Patents
レベルシフト回路Info
- Publication number
- JPH0385803A JPH0385803A JP1222489A JP22248989A JPH0385803A JP H0385803 A JPH0385803 A JP H0385803A JP 1222489 A JP1222489 A JP 1222489A JP 22248989 A JP22248989 A JP 22248989A JP H0385803 A JPH0385803 A JP H0385803A
- Authority
- JP
- Japan
- Prior art keywords
- transistor
- current source
- current
- level shift
- output
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000003321 amplification Effects 0.000 claims description 9
- 238000003199 nucleic acid amplification method Methods 0.000 claims description 9
- 230000010354 integration Effects 0.000 abstract description 5
- 238000010586 diagram Methods 0.000 description 8
- 238000001514 detection method Methods 0.000 description 5
- 230000000694 effects Effects 0.000 description 2
- 230000005669 field effect Effects 0.000 description 2
- 238000000034 method Methods 0.000 description 2
- 239000003990 capacitor Substances 0.000 description 1
- 238000006243 chemical reaction Methods 0.000 description 1
- 238000005259 measurement Methods 0.000 description 1
- 229920006395 saturated elastomer Polymers 0.000 description 1
- 230000001568 sexual effect Effects 0.000 description 1
Landscapes
- Analogue/Digital Conversion (AREA)
- Manipulation Of Pulses (AREA)
- Logic Circuits (AREA)
- Amplifiers (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
(発明の概要〕
オペアンプ、コンパレータ、D/A変換器などのバイア
ス回路に利用できるレベルシフト回路に関し、 正確に闇値電圧を発生することができ、集積回路化に適
するレベルシフト回路を提供することを目的とし、 ゲートを入力端子に接続する第1のトランジスタと、該
第のトランジスタと低電位との間に接続された第2の電
流源と、ゲートとドレインを出力端子に接続する第2の
トランジスタと、該第2のトランジスタと低電位との間
に接続された第3の電流源と、高電位に接続された第1
のt流源と、該第1の電流源の出力と前記第1のトラン
ジスタとの間と、該第1の電流源の出力と前記第2のト
ランジスタとの間との少なくとも一方にレベルシフト部
を備えた構成とする。
ス回路に利用できるレベルシフト回路に関し、 正確に闇値電圧を発生することができ、集積回路化に適
するレベルシフト回路を提供することを目的とし、 ゲートを入力端子に接続する第1のトランジスタと、該
第のトランジスタと低電位との間に接続された第2の電
流源と、ゲートとドレインを出力端子に接続する第2の
トランジスタと、該第2のトランジスタと低電位との間
に接続された第3の電流源と、高電位に接続された第1
のt流源と、該第1の電流源の出力と前記第1のトラン
ジスタとの間と、該第1の電流源の出力と前記第2のト
ランジスタとの間との少なくとも一方にレベルシフト部
を備えた構成とする。
本発明は、オペアンプ、コンパレータ、D/A変換器な
どのバイアス回路に利用できるレベルシフト回路に関す
る。
どのバイアス回路に利用できるレベルシフト回路に関す
る。
上記種類のバイアス回路では、MOS)ランジスタの闇
値電圧Vthを発生する、入力電圧をVthだけシフト
した電圧を発生する必要のあるものがある。本発明はこ
のVいの発生、Vtkだけシフト、を行なう回路に係る
ものである。
値電圧Vthを発生する、入力電圧をVthだけシフト
した電圧を発生する必要のあるものがある。本発明はこ
のVいの発生、Vtkだけシフト、を行なう回路に係る
ものである。
従来のこの種回路を第7図に示す。QはpチャネルMO
3I−ランジスタ、cs11cs、は同じ微小電流を流
す電流源である。■いは第8図の■。。
3I−ランジスタ、cs11cs、は同じ微小電流を流
す電流源である。■いは第8図の■。。
−1,特性で、ドレイン電流Inが流れ始める点のゲー
ト、ソース間電圧VGiであるが、これを発生させるに
は電流源によりトランジスタQに微小ながら電流iを流
すので、このときのゲート、ソース間電圧はVい+αに
なり、正確にVthが必要な所では該αなる誤差が問題
である。
ト、ソース間電圧VGiであるが、これを発生させるに
は電流源によりトランジスタQに微小ながら電流iを流
すので、このときのゲート、ソース間電圧はVい+αに
なり、正確にVthが必要な所では該αなる誤差が問題
である。
また微小電流は簡単には高抵抗により発生させることが
できるが、高抵抗を用いれば回路は高インピーダンスに
なり、集積回路の製作上や応答性などで問題が出てくる
。
できるが、高抵抗を用いれば回路は高インピーダンスに
なり、集積回路の製作上や応答性などで問題が出てくる
。
このように従来のレベルシフト回路では正確に闇値電圧
を発生することができない、高インピーダンス回路にな
り集積回路化に適さない等の問題がある。
を発生することができない、高インピーダンス回路にな
り集積回路化に適さない等の問題がある。
本発明はかりる点を改善し、正確に閾値電圧を発生する
ことができ、集積回路化に適するレベルシフト回路を提
供することを目的とするものである。
ことができ、集積回路化に適するレベルシフト回路を提
供することを目的とするものである。
第1図に示すように本発明では同じ導電型の電界効果ト
ランジスタn+2個と、電流供給手段3個でレベルシフ
ト回路を構成する。 (a)(C)ではPチャネルFE
Tを使用し、(b)ではNチャネルFETを使用する。
ランジスタn+2個と、電流供給手段3個でレベルシフ
ト回路を構成する。 (a)(C)ではPチャネルFE
Tを使用し、(b)ではNチャネルFETを使用する。
(a)では第1のトランジスタQ + rと第2の電流
供給手段CSオを直列に、これらと並列に、第2のトラ
ンジスタQItと残りn個のトランジスタQ。
供給手段CSオを直列に、これらと並列に、第2のトラ
ンジスタQItと残りn個のトランジスタQ。
〜Q7を直列に接続したものを接続し、この並列回路と
直列に第1の電流供給手段C31を接続する。第2のト
ランジスタQ1gとn個のトランジスタQ、−Q、はゲ
ートをドレインに接続してダイオードにしており、その
順方向は電流供給手段の電流供給方向である。
直列に第1の電流供給手段C31を接続する。第2のト
ランジスタQ1gとn個のトランジスタQ、−Q、はゲ
ートをドレインに接続してダイオードにしており、その
順方向は電流供給手段の電流供給方向である。
第2の電流供給手段C8!の出力電流りと、第3の電流
供給手段C3,の出力電流I0とは、第1のトランジス
タQ + +の電流増幅率をβ正、第2のトランジスタ
およびn個のトランジスタQ1〜Q1の電流増幅率をβ
。として、 β1.’I@/βo ・K1−1/ (n+1)”
””(1)の関係を持たせる。
供給手段C3,の出力電流I0とは、第1のトランジス
タQ + +の電流増幅率をβ正、第2のトランジスタ
およびn個のトランジスタQ1〜Q1の電流増幅率をβ
。として、 β1.’I@/βo ・K1−1/ (n+1)”
””(1)の関係を持たせる。
第1図0)は、FETがNチャネルであることを除いて
は、第1図(a)と同様である。
は、第1図(a)と同様である。
第を図(C)では、n個のトランジスタQ、−Q。
を第1のトランジスタQ、側へ移している。増幅率と電
流の関係は、第1のトランジスタQ□とn個のトランジ
スタQ、−Q、の電流増幅率をβ1、第2の電流供給手
段C3つの出力電流をh、第2のトランジスタQ 、t
の電流増幅率をβ。、第3の電流供給手段C5,の出力
電流を1゜として、β110/βo・I!−(m+1)
”/ (rh+ 1)”の関係にしておく。
流の関係は、第1のトランジスタQ□とn個のトランジ
スタQ、−Q、の電流増幅率をβ1、第2の電流供給手
段C3つの出力電流をh、第2のトランジスタQ 、t
の電流増幅率をβ。、第3の電流供給手段C5,の出力
電流を1゜として、β110/βo・I!−(m+1)
”/ (rh+ 1)”の関係にしておく。
第1図(2)は同図(b)’(C)の併用で、n個のト
ランジスタQ1〜Q工とm個のトランジスタQ11−Q
□を用いている。この場合はβ、XI0:βOXIj−
(m+1)冨:(n+1)”にする。
ランジスタQ1〜Q工とm個のトランジスタQ11−Q
□を用いている。この場合はβ、XI0:βOXIj−
(m+1)冨:(n+1)”にする。
このレベルシフト回路は、同じ導電型のトランジスタと
電流供給手段のみで構成されているので、集積化に適し
ている。
電流供給手段のみで構成されているので、集積化に適し
ている。
また前記αがOになり、正確に闇値電圧Vいを発生する
ことができる。即ち入力電圧V Anに対し出力電力V
owLをV 011L= V iaf n V (y
にすることができる。
ことができる。即ち入力電圧V Anに対し出力電力V
owLをV 011L= V iaf n V (y
にすることができる。
また第1図(d)ではVoat =Vi* (n
m) 7%とすることができる。
m) 7%とすることができる。
(実施例)
第2図、第3図にn−1,m=1の場合の第1図(a)
、 (C)の実施例を示す、これらのトランジスタのt
流増幅率は全て同じとすると、電流供給手段C3z、C
3sが供給する電流1!、10は第2図ではI。/ I
i = 1 / 4、第3図ではI。/It=4/l
である。これでvtstだけのレベルシフトが得られる
理由を次に説明する。
、 (C)の実施例を示す、これらのトランジスタのt
流増幅率は全て同じとすると、電流供給手段C3z、C
3sが供給する電流1!、10は第2図ではI。/ I
i = 1 / 4、第3図ではI。/It=4/l
である。これでvtstだけのレベルシフトが得られる
理由を次に説明する。
電界効果トランジスタにはソース・ドレイン電流I、を
流増幅率β、制m電圧(ゲート、ソース間電圧)VcO
間に飽和領域では の関係がある。即ちVc−Vい=π■Tである。
流増幅率β、制m電圧(ゲート、ソース間電圧)VcO
間に飽和領域では の関係がある。即ちVc−Vい=π■Tである。
従ってトランジスタQ、ではv、−Van Vth−
π”Tr7T、そしてトランジスタQ、ではv、−v、
−v11=JT77、)ランジスタQ IzではV+
Vt Vい=flであるから、これらよりV0□=
V 11−Vいになる。第3図では、同様の手順で計
算するとV。、t=V11+Vいになる。
π”Tr7T、そしてトランジスタQ、ではv、−v、
−v11=JT77、)ランジスタQ IzではV+
Vt Vい=flであるから、これらよりV0□=
V 11−Vいになる。第3図では、同様の手順で計
算するとV。、t=V11+Vいになる。
第1図(a)のn+2個のトランジスタを用いる場合で
説明すると、 β110/βo・l1=1/ (n+1)” ”・・
(1)β 1=−(Vc−Vい)2 ・旧・・(2
)βo/ N o= (n + 1 )”x (βi/
Ii) ・”(3)V c V t *−= A
TTF −= (4)であるから
、第1のトランジスタQ l+についてv s −v
i −v th = π「7Tフ−−−−−−(5)n
個のトランジスタQ、〜Q、について第2のトランジス
タQ目について 1 これら(5)〜(7)式より V6−V1+nVtb−O V(1=V1 n Vtb
””(8)が得られる。第1図(C)の入力側にn個の
トランジスタQ、〜Q7を接続する場合は、 βi・Io/βo ・I n = (m + 1 )”
/1 −(1)’として同様に解くと、 V(、=V1+m、Vい ・・・
・・・(9)が得られる。即ちこの場合は出力電圧v0
を入力電圧■1に対して、mVいだけ、シフトダウンで
はなく、シフトアップすることができる。
説明すると、 β110/βo・l1=1/ (n+1)” ”・・
(1)β 1=−(Vc−Vい)2 ・旧・・(2
)βo/ N o= (n + 1 )”x (βi/
Ii) ・”(3)V c V t *−= A
TTF −= (4)であるから
、第1のトランジスタQ l+についてv s −v
i −v th = π「7Tフ−−−−−−(5)n
個のトランジスタQ、〜Q、について第2のトランジス
タQ目について 1 これら(5)〜(7)式より V6−V1+nVtb−O V(1=V1 n Vtb
””(8)が得られる。第1図(C)の入力側にn個の
トランジスタQ、〜Q7を接続する場合は、 βi・Io/βo ・I n = (m + 1 )”
/1 −(1)’として同様に解くと、 V(、=V1+m、Vい ・・・
・・・(9)が得られる。即ちこの場合は出力電圧v0
を入力電圧■1に対して、mVいだけ、シフトダウンで
はなく、シフトアップすることができる。
第1図(d) テはVout +w■11 (n
m)vt&になるが、このようになる手順を示すと次の
通りである。
m)vt&になるが、このようになる手順を示すと次の
通りである。
β、・■。/β0・It−(m+1)”/(n+1)”
・・・0ωβ 1=−(Vc−Vい)! ・・・・
・・(I])V、−vthN1T丁7T Q r +について、 (V11−V、)−v11=−1了7Tim個のトラン
ジスタQ□〜Q1..について・・・・・・03) ・・・・・・04) n個のトランジスタQい〜QbnについてQ + tに
ついて vb、−v、−vth=πT訝ワr −−−−−
−ae(5)〜(7)より((5) + (5)’ −
((6)→−(7)))Vo V’a+(n so
)Vtb=(m+1)l「nl(n+1)π■ur(3
)より Vo−V、+(n−rn)Vtb=0 ’10=Vi (n rn)Vい 本発明でも電流を流してVthを発生させるので、第8
図のαは発生する。唯これはV7側とV。ut側で相殺
され、入/出力間で見ればα−0になる。次にこのレベ
ルシフト回路の応用例を挙げる。
・・・0ωβ 1=−(Vc−Vい)! ・・・・
・・(I])V、−vthN1T丁7T Q r +について、 (V11−V、)−v11=−1了7Tim個のトラン
ジスタQ□〜Q1..について・・・・・・03) ・・・・・・04) n個のトランジスタQい〜QbnについてQ + tに
ついて vb、−v、−vth=πT訝ワr −−−−−
−ae(5)〜(7)より((5) + (5)’ −
((6)→−(7)))Vo V’a+(n so
)Vtb=(m+1)l「nl(n+1)π■ur(3
)より Vo−V、+(n−rn)Vtb=0 ’10=Vi (n rn)Vい 本発明でも電流を流してVthを発生させるので、第8
図のαは発生する。唯これはV7側とV。ut側で相殺
され、入/出力間で見ればα−0になる。次にこのレベ
ルシフト回路の応用例を挙げる。
第4図はD/A変換器のバイアス回路に用いた例を示す
。10が本発明のレベルシフト回路、■1〜INはDA
Cの電流源、20はデコーダ回路、30は負荷抵抗であ
る。デジタル入力をデコーダ回路20に加え、該入力に
従って電流源11〜INをオン/オフし人力のコードm
に対応するlO進数の数の分だけオンにしその出力電流
を負荷抵抗30に流し、該負荷抵抗の端子電圧としてD
/A変換出力を生じる。電流源11はカレントスイッチ
であり、デコーダ回路より入力すると電流出力/同停止
する。
。10が本発明のレベルシフト回路、■1〜INはDA
Cの電流源、20はデコーダ回路、30は負荷抵抗であ
る。デジタル入力をデコーダ回路20に加え、該入力に
従って電流源11〜INをオン/オフし人力のコードm
に対応するlO進数の数の分だけオンにしその出力電流
を負荷抵抗30に流し、該負荷抵抗の端子電圧としてD
/A変換出力を生じる。電流源11はカレントスイッチ
であり、デコーダ回路より入力すると電流出力/同停止
する。
第5図に第4図中のレベルシフト回路とこの電流源11
〜INを詳細に示す。バイアス電圧としては、電圧が低
いと出力v0がバイアス電圧+Vいを越えた場合トラン
ジスタQ!Iがトライオード領域に入ったり、また電圧
が高いと電流供給手段C3,が定電流を供給しにく\な
るため、Qz +のゲート電圧として抵抗RLに生じる
最大出力電圧■。□、(Q11がトライオード領域に入
る) Vthが必要である。本回路でV i+sをV
。7.、とするとこの条件を満足できる。そしてトラン
ジスタQzlのゲートバイアスが正確にV11(V。1
1X)−Vいに維持されると、デコーダ回路の出力H,
LによりトランジスタQ z+のソース電圧をV11(
V、□X)を中心に小振幅で振らせられるため高速動作
が可能になる。
〜INを詳細に示す。バイアス電圧としては、電圧が低
いと出力v0がバイアス電圧+Vいを越えた場合トラン
ジスタQ!Iがトライオード領域に入ったり、また電圧
が高いと電流供給手段C3,が定電流を供給しにく\な
るため、Qz +のゲート電圧として抵抗RLに生じる
最大出力電圧■。□、(Q11がトライオード領域に入
る) Vthが必要である。本回路でV i+sをV
。7.、とするとこの条件を満足できる。そしてトラン
ジスタQzlのゲートバイアスが正確にV11(V。1
1X)−Vいに維持されると、デコーダ回路の出力H,
LによりトランジスタQ z+のソース電圧をV11(
V、□X)を中心に小振幅で振らせられるため高速動作
が可能になる。
次に検波回路には第9図に示すものがある。
これはトランジスタQハのゲートをトランジスタQzs
によりバイアスしているためトランジスタQ0のゲート
はV直−(Vtb+α)になってしまう。そのためコン
デンサCを介して交流電圧viを該ゲートに加えると同
図(1))に示すように■Lがある電圧以上正に振れた
状態でトランジスタQzhはオンになり、負荷に電圧v
0を生じる。このVoが検波出力である。この場合半波
整流させるためには、トランジスタQtbのゲートバイ
アスは正確にVい−Vいでなければならない。
によりバイアスしているためトランジスタQ0のゲート
はV直−(Vtb+α)になってしまう。そのためコン
デンサCを介して交流電圧viを該ゲートに加えると同
図(1))に示すように■Lがある電圧以上正に振れた
状態でトランジスタQzhはオンになり、負荷に電圧v
0を生じる。このVoが検波出力である。この場合半波
整流させるためには、トランジスタQtbのゲートバイ
アスは正確にVい−Vいでなければならない。
第6図(a)は本発明のレベルシフト回路をこの検波回
路に応用した例を示す。同図中)は同図(a)のV 1
m+■。の波形を示す。これによればトランジスタQ1
のゲートに正確にVia vthを供給することがで
きる。そのため同図(ロ)のように正確に半波整流させ
ることができる。なお全図を通してそうであるが、他の
図と同じ部分には同じ符号が付しである。
路に応用した例を示す。同図中)は同図(a)のV 1
m+■。の波形を示す。これによればトランジスタQ1
のゲートに正確にVia vthを供給することがで
きる。そのため同図(ロ)のように正確に半波整流させ
ることができる。なお全図を通してそうであるが、他の
図と同じ部分には同じ符号が付しである。
以上説明したように本発明によれば正確にVいヲ発生さ
せ、±nVいだけのレベルシフトをさせることができて
、D/A変換器、検波回路などに利用して有効である。
せ、±nVいだけのレベルシフトをさせることができて
、D/A変換器、検波回路などに利用して有効である。
第1図は本発明の原理図、
第2図および第3図は本発明の実施例1および2の回路
図、 第4図は本発明の実施例3のブロック図、第5図は第4
図の一部の回路図、 第6図は本発明の実施例4の回路図および波形図、 第7図は従来例を示す回路図、 第8図はトランジスタの■。s 1ovf性図、第9
図は検波回路の従来例の説明図である。 第1図でQ + + + Q l !は第1、第2のト
ランジスタ、 Q、〜Q7 はn個のトランジスタ、 C3,〜C 3゜ は電流供給手段である。
図、 第4図は本発明の実施例3のブロック図、第5図は第4
図の一部の回路図、 第6図は本発明の実施例4の回路図および波形図、 第7図は従来例を示す回路図、 第8図はトランジスタの■。s 1ovf性図、第9
図は検波回路の従来例の説明図である。 第1図でQ + + + Q l !は第1、第2のト
ランジスタ、 Q、〜Q7 はn個のトランジスタ、 C3,〜C 3゜ は電流供給手段である。
Claims (1)
- 【特許請求の範囲】 1、ゲートを入力端子に接続する第1のトランジスタ(
Q_1_1)と、該第1のトランジスタ(Q_1_1)
と低電位との間に接続された第2の電流源(CS_2)
と、 ゲートとドレインを出力端子に接続する第2のトランジ
スタ(Q_1_2)と、該第2のトランジスタ(Q_1
_2)と低電位との間に接続された第3の電流源(CS
_3)と、高電位に接続された第1の電流源(CS_1
)と、該第1の電流源(CS_1)の出力と前記第1の
トランジスタ(Q_1_1)との間と、該第1の電流源
(CS_1)の出力と前記第2のトランジスタ(Q_1
_2)との間との少なくとも一方にレベルシフト部を備
えたことを特徴とするレベルシフト回路。 2、前記レベルシフト部は、 前記第1の電流源(CS_1)の出力と前記第1のトラ
ンジスタ(Q_1_1)との間に直列に接続され、ゲー
トをドレインに接続したm個のトランジスタ(Q_a_
1……Q_a_m)(m=1,2,……)と、前記第1
の電流源(CS_1)の出力と前記第2のトランジスタ
(Q_1_2)との間に直列に接続され、ゲートをドレ
インに接続したn個のトランジスタ(Q_b_1……Q
_b_n)(n=1,2……)と、から成ることを特徴
とする請求項1記載のレベルシフト回路。 3、ゲートを入力端子に接続した第1のトランジスタ(
Q_1_1)と、高電位と該第1のトランジスタ(Q_
1_1)との間に接続された第2の電流源と、ゲートと
ソースを出力端子に接続した第2のトランジスタ(Q_
1_2)と、高電位と該第2のトランジスタ(Q_1_
2)との間に接続された第3の電流源(CS_3)と、 低電位に接続された第1の電流源(CS_1)と、該第
1の電流源(CS_1)の入力と前記第1のトランジス
タ(Q_1_1)との間を、該第1の電流源(CS_1
)の入力と前記第2のトランジスタ(Q_1_2)との
間との少なくとも一方にレベルシフト部を備えたことを
特徴とするレベルシフト回路。 4、前記レベルシフト部は、 前記第1の電流源(CS_1)の入力と、前記第1のト
ランジスタ(Q_1_1)との間に直列に接続され、ゲ
ートをドレインに接続したm個のトランジスタ(Q_a
_1……Q_a_m)(m=1,2,……)と、前記第
1の電流源(CS_1)の入力と、前記第2のトランジ
スタ(Q_1_2)との間に直列に接続され、ゲートを
ドレインに接続したn個のトランジスタ(Q_b_1…
…Q_b_n)(n=1,2……)とから成ることを特
徴とする請求項4記載のレベルシフト回路。 5、請求項2、或いは請求項4記載のレベルシフト回路
において、 第1のトランジスタ(Q_1_1)とm個のトランジス
タ(Q_a_1……Q_a_m)の電流増幅率β_i、
第2のトランジスタ(Q_1_2)とn個のトランジス
タ(Q_b_1……Q_b_n)の電流増幅率β_o、
第2の電流供給手段の出力電流をI_i、第3の電流供
給手段の出力電流I_oの間に、β_i×I_o:β_
o×I_i=(m+1)^2:(n+1)^2の関係が
あることを特徴とするレベルシフト回路。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP1222489A JPH0385803A (ja) | 1989-08-29 | 1989-08-29 | レベルシフト回路 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP1222489A JPH0385803A (ja) | 1989-08-29 | 1989-08-29 | レベルシフト回路 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH0385803A true JPH0385803A (ja) | 1991-04-11 |
Family
ID=16783232
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP1222489A Pending JPH0385803A (ja) | 1989-08-29 | 1989-08-29 | レベルシフト回路 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH0385803A (ja) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2010130556A (ja) * | 2008-11-28 | 2010-06-10 | Asahi Kasei Electronics Co Ltd | フィルタ回路 |
JP2010130554A (ja) * | 2008-11-28 | 2010-06-10 | Asahi Kasei Electronics Co Ltd | フォロワ回路 |
US9570096B2 (en) | 2010-08-06 | 2017-02-14 | HGST Netherlands B.V. | Read path compensation for SNR and signal transfer |
Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5992618A (ja) * | 1982-11-19 | 1984-05-28 | Toshiba Corp | レベルシフト回路 |
-
1989
- 1989-08-29 JP JP1222489A patent/JPH0385803A/ja active Pending
Patent Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5992618A (ja) * | 1982-11-19 | 1984-05-28 | Toshiba Corp | レベルシフト回路 |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2010130556A (ja) * | 2008-11-28 | 2010-06-10 | Asahi Kasei Electronics Co Ltd | フィルタ回路 |
JP2010130554A (ja) * | 2008-11-28 | 2010-06-10 | Asahi Kasei Electronics Co Ltd | フォロワ回路 |
US9570096B2 (en) | 2010-08-06 | 2017-02-14 | HGST Netherlands B.V. | Read path compensation for SNR and signal transfer |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US4689607A (en) | Bidirectional transconductance amplifier | |
JPH0618308B2 (ja) | 平衡型差動増幅器 | |
US5629614A (en) | Voltage-to-current converter | |
EP0337444B1 (en) | Mos voltage to current converter | |
KR920013881A (ko) | 부동 동작점을 가진 cmos 트랜스 콘덕턴스 증폭기 | |
JPS62228172A (ja) | 電圧比較回路 | |
CN101902201A (zh) | 混频器 | |
US5838175A (en) | Low distortion track and hold circuit | |
JPH0385803A (ja) | レベルシフト回路 | |
Moldovan et al. | A rail-to-rail, constant gain, buffered op-amp for real time video applications | |
JPH08139536A (ja) | 異なる構成に転換可能な演算増幅器 | |
JP3673058B2 (ja) | コンパレータ回路 | |
US20040066232A1 (en) | Variable-gain differential input and output amplifier | |
EP0175853A2 (en) | Rectifier circuit | |
JPH0766727A (ja) | 電界効果トランジスタで構成されるアナログ信号のサンプリング回路 | |
JP3123094B2 (ja) | 演算増幅器 | |
JPS61200715A (ja) | 電圧比較器 | |
JP2518320Y2 (ja) | 接合形fet入力バッファ | |
JPH02124609A (ja) | 電流ミラー回路 | |
US6429695B1 (en) | Differential comparison circuit | |
JP2540782B2 (ja) | Mos2象限マルチプライヤ | |
JP2956381B2 (ja) | 定電流源回路 | |
JPH0638573B2 (ja) | 半導体集積回路装置 | |
JP2661530B2 (ja) | 電圧電流変換回路 | |
JPS63107306A (ja) | カレントミラ−回路 |