JP2613944B2 - 電流ミラー回路 - Google Patents
電流ミラー回路Info
- Publication number
- JP2613944B2 JP2613944B2 JP1254159A JP25415989A JP2613944B2 JP 2613944 B2 JP2613944 B2 JP 2613944B2 JP 1254159 A JP1254159 A JP 1254159A JP 25415989 A JP25415989 A JP 25415989A JP 2613944 B2 JP2613944 B2 JP 2613944B2
- Authority
- JP
- Japan
- Prior art keywords
- current
- transistor
- collector
- base
- mirror circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Amplifiers (AREA)
- Control Of Electrical Variables (AREA)
Description
【発明の詳細な説明】 〔産業上の利用分野〕 本発明は電流ミラー回路に係り、特にトランジスタの
対称性を利用した基本回路として用いられている複合電
流ミラー回路において特にトランジスタのhFEとアーリ
ー効果の影響に対しても高精度が得られかつ入出力の電
流比の設定範囲を広げたバイポーラ集積回路からなる回
路構成に関する。
対称性を利用した基本回路として用いられている複合電
流ミラー回路において特にトランジスタのhFEとアーリ
ー効果の影響に対しても高精度が得られかつ入出力の電
流比の設定範囲を広げたバイポーラ集積回路からなる回
路構成に関する。
〔従来の技術〕 第７図において、従来の電流ミラー回路は、PNPトラ
ンジスタQ1,Q2,Q3と、電流I1の流れる電流入力端子１
と、電流出力端子２と、共通端子３と、電流供給源４と
を含み、構成される。
ンジスタQ1,Q2,Q3と、電流I1の流れる電流入力端子１
と、電流出力端子２と、共通端子３と、電流供給源４と
を含み、構成される。
ここで、トランジスタQ1,Q2のベース同士を共通接続
し、コレクタ・ベース間を短絡したトランジスタQ2のコ
レクタ側へ、トランジスタQ3のエミッタを接続し、トラ
ンジスタQ3のベースをトラジスタQ1のコレクタに接続し
て、電流入力端子１とし、トラジスタQ3のコレクタを電
流出力端子２とする構成である。トランジスタQ1,Q2の
エミッタは短絡するか、各々抵抗を介して共通端子３へ
接続され、これは電流供給源４へ結合される。電流入力
端子１に印加する電流をI1とし電流出力端子２に流出す
る電流をI2とすると、それらの関係は以下のように表わ
される。但し、トランジスタQ1,Q2の特性は同一である
とし、エミッタ接地電流増幅率をβ、各々のコレクタ電
流をIC1,IC2とすると、次式が得られる。
し、コレクタ・ベース間を短絡したトランジスタQ2のコ
レクタ側へ、トランジスタQ3のエミッタを接続し、トラ
ンジスタQ3のベースをトラジスタQ1のコレクタに接続し
て、電流入力端子１とし、トラジスタQ3のコレクタを電
流出力端子２とする構成である。トランジスタQ1,Q2の
エミッタは短絡するか、各々抵抗を介して共通端子３へ
接続され、これは電流供給源４へ結合される。電流入力
端子１に印加する電流をI1とし電流出力端子２に流出す
る電流をI2とすると、それらの関係は以下のように表わ
される。但し、トランジスタQ1,Q2の特性は同一である
とし、エミッタ接地電流増幅率をβ、各々のコレクタ電
流をIC1,IC2とすると、次式が得られる。
これら両式から、次式が得られる。
これを解いて次式となる。
前記（１）式より、電流増幅率βが十分大きければ、
出力電流I2は入力電流I1にほぼ等しくなり、β＝100で
は0.02％の誤差である。また、電流比を決定するトラン
ジスタQ1とトランジスタQ2のコレクタ・エミッタ間電圧
VCEは電流出力端子２の電位に関係なく、ベース・エミ
ッタ順方向電圧VBEよる定電圧が与えられるので、トラ
ンジスタのアーリー効果による電流比の変動が抑えら
れ、高精度の電流ミラー回路が得られる。
出力電流I2は入力電流I1にほぼ等しくなり、β＝100で
は0.02％の誤差である。また、電流比を決定するトラン
ジスタQ1とトランジスタQ2のコレクタ・エミッタ間電圧
VCEは電流出力端子２の電位に関係なく、ベース・エミ
ッタ順方向電圧VBEよる定電圧が与えられるので、トラ
ンジスタのアーリー効果による電流比の変動が抑えら
れ、高精度の電流ミラー回路が得られる。
〔発明が解決しようとする課題〕 しかし、第７図の電流ミラー回路は、電流比１対１の
場合に限り前述の効果が得られ、電流比を自由に設定す
ることができないという欠点があり、使用範囲が限定さ
れてしまう。
場合に限り前述の効果が得られ、電流比を自由に設定す
ることができないという欠点があり、使用範囲が限定さ
れてしまう。
第７図において、もしトランジスタQ1をトランジスタ
Q2のＮ倍のエミッタ面積比とし、トランジスタQ2のエミ
ッタ電流に対し、Ｎ倍のエミッタ電流が流れる構成とし
た場合には、前記の（１）式は次式となる。
Q2のＮ倍のエミッタ面積比とし、トランジスタQ2のエミ
ッタ電流に対し、Ｎ倍のエミッタ電流が流れる構成とし
た場合には、前記の（１）式は次式となる。
ここで、Ｎの値が１以外ではベース電流の補償効果が
なくなり、（１−N2）/Nのβ倍された成分が電流比の誤
差として現れてくる。例えば、β＝100でも、Ｎ＝２で
は1.46％,N＝３では2.6％もの誤差が生じてしまうこと
になる。
なくなり、（１−N2）/Nのβ倍された成分が電流比の誤
差として現れてくる。例えば、β＝100でも、Ｎ＝２で
は1.46％,N＝３では2.6％もの誤差が生じてしまうこと
になる。
本発明の目的は、前記欠点が解決され、高精度で、電
流比を広範囲に設定できるようにした電流ミラー回路を
提供することにある。
流比を広範囲に設定できるようにした電流ミラー回路を
提供することにある。
本発明の電流ミラー回路は、第１のトランジスタおよ
び第２のトランジスタのベース同士およびエミッタ同士
を互いに接続して、その共通エミッタを電流供給源に接
続し、前記第１、第２のトランジスタの電流比をＮ対１
（但しＮ＞１）に設定し、前記第２のトランジスタのコ
レクタにエミッタを接続した第３のトランジスタを設
け、前記第１のトランジスタのコレクタを電流入力端子
に接続し、前記第３のトランジスタのコレクタを電流出
力端子とする入出力電流比Ｎ対１の電流ミラー回路にお
いて、前記第１のトランジスタと前記第２のトランジス
タの共通ベースと前記第２のトランジスタのコレクタと
の間に接続された第１の電流変換手段であって前記共通
ベースに流れる電流を2/（Ｎ＋１）倍して前記第２のト
ランジスタのコレクタに供給する第１の電流変換手段
と、前記第３のトランジスタのベースと前記第１のトラ
ンジスタのコレクタとの間に設けられた第２の電流変換
手段であって前記第３のトランジスタのベースに流れる
電流をＮ倍して前記第１のトランジスタのコレクタに供
給する第２の電流変換手段とを備えることを特徴とす
る。
び第２のトランジスタのベース同士およびエミッタ同士
を互いに接続して、その共通エミッタを電流供給源に接
続し、前記第１、第２のトランジスタの電流比をＮ対１
（但しＮ＞１）に設定し、前記第２のトランジスタのコ
レクタにエミッタを接続した第３のトランジスタを設
け、前記第１のトランジスタのコレクタを電流入力端子
に接続し、前記第３のトランジスタのコレクタを電流出
力端子とする入出力電流比Ｎ対１の電流ミラー回路にお
いて、前記第１のトランジスタと前記第２のトランジス
タの共通ベースと前記第２のトランジスタのコレクタと
の間に接続された第１の電流変換手段であって前記共通
ベースに流れる電流を2/（Ｎ＋１）倍して前記第２のト
ランジスタのコレクタに供給する第１の電流変換手段
と、前記第３のトランジスタのベースと前記第１のトラ
ンジスタのコレクタとの間に設けられた第２の電流変換
手段であって前記第３のトランジスタのベースに流れる
電流をＮ倍して前記第１のトランジスタのコレクタに供
給する第２の電流変換手段とを備えることを特徴とす
る。
次に本発明について図面を参照して説明する。
第１図は本発明の一実施例の電流ミラー回路の基本回
路を示す回路図である。
路を示す回路図である。
第１図において、本実施例の基本回路は、入力電流I1
に対して1/N倍の出力電流I2を得ようとするもので、共
通端子３にトランジスタQ2とエミッタ面積Ｎ倍のトラン
ジスタQ1のエミッタが接続され、ベースは共通接続され
ている。共通ベースには、ベース電流の2/（Ｎ＋１）倍
の成分を取り出す第１の電流変換手段10が接続され、ト
ランジスタQ2のコレクタへの電流経路となる。トランジ
スタQ2のコレクタにはトランジスタQ3エミッタが接続さ
れ、トランジスタQ3のコレクタは、電流出力端子２とし
て出力電流I2が出力される。トランジスタQ3のベース
は、ベース電流IB3をＮ倍する第２の電流変換手段20を
介して、トランジスタQ1のコレクタに接続され、その接
続点を電流入力端子１として、入力電流I1を与える構成
となっている。
に対して1/N倍の出力電流I2を得ようとするもので、共
通端子３にトランジスタQ2とエミッタ面積Ｎ倍のトラン
ジスタQ1のエミッタが接続され、ベースは共通接続され
ている。共通ベースには、ベース電流の2/（Ｎ＋１）倍
の成分を取り出す第１の電流変換手段10が接続され、ト
ランジスタQ2のコレクタへの電流経路となる。トランジ
スタQ2のコレクタにはトランジスタQ3エミッタが接続さ
れ、トランジスタQ3のコレクタは、電流出力端子２とし
て出力電流I2が出力される。トランジスタQ3のベース
は、ベース電流IB3をＮ倍する第２の電流変換手段20を
介して、トランジスタQ1のコレクタに接続され、その接
続点を電流入力端子１として、入力電流I1を与える構成
となっている。
同様に、トランジスタのエミッタ接地電流増幅率を
β、トランジスタQ1,Q2の各々のコレクタ電流をIC1,
IC2、トランジスタQ3のベース電流をIB3として、入力電
流I1と出力電流I2の関係を求めると、以下のように表わ
される。
β、トランジスタQ1,Q2の各々のコレクタ電流をIC1,
IC2、トランジスタQ3のベース電流をIB3として、入力電
流I1と出力電流I2の関係を求めると、以下のように表わ
される。
これら（３）式を解いて、次式が得られる。
前記（４）式を前記（３）式へ代入して、次式が得ら
れる。
れる。
以上のように、トランジスタQ1,Q2の電流比Ｎと、２
つの電流変換手段10,20の係数Ｎが等しい場合には、前
記（５）式が成立し、Ｎの値にかかわらず、第７図の回
路と同じ補償効果をもった高精度電流ミラー回路を得る
ことができる。誤差成分は（１）式と同一の2/（β２＋
２β＋２）で与えられている。
つの電流変換手段10,20の係数Ｎが等しい場合には、前
記（５）式が成立し、Ｎの値にかかわらず、第７図の回
路と同じ補償効果をもった高精度電流ミラー回路を得る
ことができる。誤差成分は（１）式と同一の2/（β２＋
２β＋２）で与えられている。
ここで前述の第１図の電流変換手段10,20の具体例に
つき、第２図と第３図により説明する。
つき、第２図と第３図により説明する。
第２図は第１の電流変換手段10を最も基本的な電流ミ
ラー回路により構成したもので、エミッタとベースを共
通接続したトランジスタQ11,Q12のうち、トランジスタQ
11のコレクタと共通ベースの接続点を入力端子11、トラ
ンジスタQ12のコレクタを出力端子12としている。トラ
ンジスタQ11のエミッタ面積をQ12の2/（Ｎ−１）倍に設
定することで、共通端子13と入力端子11との電流比は、
（Ｎ＋１）対２の関係になる。電流増幅率βを考慮して
電流比を算出すると、 になり、厳密には の誤差が生じる。
ラー回路により構成したもので、エミッタとベースを共
通接続したトランジスタQ11,Q12のうち、トランジスタQ
11のコレクタと共通ベースの接続点を入力端子11、トラ
ンジスタQ12のコレクタを出力端子12としている。トラ
ンジスタQ11のエミッタ面積をQ12の2/（Ｎ−１）倍に設
定することで、共通端子13と入力端子11との電流比は、
（Ｎ＋１）対２の関係になる。電流増幅率βを考慮して
電流比を算出すると、 になり、厳密には の誤差が生じる。
第３図は第２の電流変換手段20を同様に電流ミラー回
路により構成したもので、第２図とは逆導電性のトラン
ジスタを用いている。トランジスタQ21のエミッタ面積
をQ22の1/（Ｎ−１）倍に設定することで、入力端子21
と共通端子23との電流比は、１対Ｎの関係になる。同じ
くβを考慮して電流比を算出すると、１対Ｎ になり、厳密には の誤差が生じる。
路により構成したもので、第２図とは逆導電性のトラン
ジスタを用いている。トランジスタQ21のエミッタ面積
をQ22の1/（Ｎ−１）倍に設定することで、入力端子21
と共通端子23との電流比は、１対Ｎの関係になる。同じ
くβを考慮して電流比を算出すると、１対Ｎ になり、厳密には の誤差が生じる。
以上のように、第１図の回路を具体化する際には、ト
ランジスタQ1,Q2の電流比Ｎと、２つの電流変換手段10,
20の係数とＮは、厳密に一致させることは難しい。
ランジスタQ1,Q2の電流比Ｎと、２つの電流変換手段10,
20の係数とＮは、厳密に一致させることは難しい。
そこで、第４図に示すように、第１の電流変換手段10
の係数をn1、第２の電流変換手段20の係数をn2として、
入力電流I1と出力電流I2の関係を求めると、次式が得ら
れる。
の係数をn1、第２の電流変換手段20の係数をn2として、
入力電流I1と出力電流I2の関係を求めると、次式が得ら
れる。
係数n1,n2は、前述のように第２図と第３図のような
簡単な回路を用いた場合でも数パーセントの値（例えば
Ｎ＝２で、β＝100のとき、約１％）に収まるので、前
記（６）式は前記（５）式とほとんど同等となると考え
てよい。従って、設定すべき係数Ｎに対して、第２図に
おいて通常発生する誤差を含む程度の係数n1,n2を実現
することで、第１図で説明した本実施例の効果を得るこ
とができる。
簡単な回路を用いた場合でも数パーセントの値（例えば
Ｎ＝２で、β＝100のとき、約１％）に収まるので、前
記（６）式は前記（５）式とほとんど同等となると考え
てよい。従って、設定すべき係数Ｎに対して、第２図に
おいて通常発生する誤差を含む程度の係数n1,n2を実現
することで、第１図で説明した本実施例の効果を得るこ
とができる。
第５図は第１図の実施例のより具体的な一例を示した
回路図である。第５図において、本例は、第１図のうち
２つの電流変換手段10,20を第２図と第３図とで実現し
た複合電流ミラー回路である。PNPトランジスタQ1,Q2の
共通ベースには、第２図で示した電流ミラー回路の共通
端子13が接続され、トランジスタQ1,Q2のベース電流は
入力端子11側に2/（Ｎ＋１）倍の成分となって、トラン
ジスタQ3のエミッタへ分配される。残りの（Ｎ−１）／
（Ｎ＋１）倍の成分は、出力端子12から流出させるよう
に、定電位源即ち接地端に接続している。また、トラジ
スタQ3のベースには、第３図で示した電流ミラー回路の
入力端子21が接続され、トランジスタQ3のベース電流は
共通端子23側からＮ倍されて、電流入力端子１へ流出す
る。Ｎ倍するために必要な（Ｎ−１）倍成分は、出力端
子22を介して電流供給源となる供給端子３から得てい
る。
回路図である。第５図において、本例は、第１図のうち
２つの電流変換手段10,20を第２図と第３図とで実現し
た複合電流ミラー回路である。PNPトランジスタQ1,Q2の
共通ベースには、第２図で示した電流ミラー回路の共通
端子13が接続され、トランジスタQ1,Q2のベース電流は
入力端子11側に2/（Ｎ＋１）倍の成分となって、トラン
ジスタQ3のエミッタへ分配される。残りの（Ｎ−１）／
（Ｎ＋１）倍の成分は、出力端子12から流出させるよう
に、定電位源即ち接地端に接続している。また、トラジ
スタQ3のベースには、第３図で示した電流ミラー回路の
入力端子21が接続され、トランジスタQ3のベース電流は
共通端子23側からＮ倍されて、電流入力端子１へ流出す
る。Ｎ倍するために必要な（Ｎ−１）倍成分は、出力端
子22を介して電流供給源となる供給端子３から得てい
る。
第６図は本発明の他の実施例の電流ミラー回路を示す
回路図である。第２図において、本実施例は、Ｎ＝２の
場合を示したものである。第１の電流変換手段10には、
第２図の電流ミラー回路をマルチコレクタPNPトランジ
スタQ13で構成したものを用いている。また、トランジ
スタQ1のコレクタと電流出力端子の間にはコレクタ・ベ
ースを短絡したトランジスタQ4とトランジスタQ5を直列
に挿入して、トランジスタQ1とトランジスタQ2とのコレ
クタ・エミッタ間電圧を一致させ、素子特性の対称性を
改善している。
回路図である。第２図において、本実施例は、Ｎ＝２の
場合を示したものである。第１の電流変換手段10には、
第２図の電流ミラー回路をマルチコレクタPNPトランジ
スタQ13で構成したものを用いている。また、トランジ
スタQ1のコレクタと電流出力端子の間にはコレクタ・ベ
ースを短絡したトランジスタQ4とトランジスタQ5を直列
に挿入して、トランジスタQ1とトランジスタQ2とのコレ
クタ・エミッタ間電圧を一致させ、素子特性の対称性を
改善している。
以上本実施例は、前記従来回路のベース電流補償効果
を、電流比１対１ではなく、入力電流に対して出力電流
を1/N倍（但し、Ｎは１より大きい任意の実数）に設定
できる高精度電流ミラー回路であり、第７図のトランジ
スタQ2のベース・コレクタ間に2/（Ｎ＋１）倍の電流変
換手段を挿入し、更にトランジスタQ3のベース電流をＮ
倍の電流変換手段を介して、電流入力手段に与える構成
となっている。
を、電流比１対１ではなく、入力電流に対して出力電流
を1/N倍（但し、Ｎは１より大きい任意の実数）に設定
できる高精度電流ミラー回路であり、第７図のトランジ
スタQ2のベース・コレクタ間に2/（Ｎ＋１）倍の電流変
換手段を挿入し、更にトランジスタQ3のベース電流をＮ
倍の電流変換手段を介して、電流入力手段に与える構成
となっている。
以上説明したように、本発明は、電流ミラー回路を構
成するトランジスタのベース電流経路に、電流変換手段
を挿入することにより、ベース電流による電流比の誤差
を補償し、高精度の電流ミラー回路を得ることができ、
また従来の高精度電流ミラー回路の電流比は１対１に限
られていたが、本発明は、入力に対して出力電流を減少
させる方向に任意の比率で設定することができるという
効果がある。尚、前記実施例では、PNPトランジスタが
主体となる回路を示したが、これをNPNトランジスタに
置き換えても、同様の効果が得られることは明白であ
る。
成するトランジスタのベース電流経路に、電流変換手段
を挿入することにより、ベース電流による電流比の誤差
を補償し、高精度の電流ミラー回路を得ることができ、
また従来の高精度電流ミラー回路の電流比は１対１に限
られていたが、本発明は、入力に対して出力電流を減少
させる方向に任意の比率で設定することができるという
効果がある。尚、前記実施例では、PNPトランジスタが
主体となる回路を示したが、これをNPNトランジスタに
置き換えても、同様の効果が得られることは明白であ
る。
第１図は本発明の一実施例の電流ミラー回路の基本回路
を示す回路図、第２図と第３図は各々電流変換手段の具
体例を示す回路図、第４図は第１図の電流変換係数の影
響を説明するための基本回路図、第５図は第１図の実施
例のより具体的な一例の回路図、第６図は本発明の他の
実施例の電流ミラー回路を示す回路図、第７図は従来か
ら用いられている高精度電流ミラー回路の基本回路図で
ある。 Q1,Q2,Q3,Q4,Q11,Q12,Q13……PNPトランジスタ、Q5,
Q21,Q22……NPNトランジスタ、10……第１の電流変換手
段、20……第２の電流変換手段、１……電流入力端子、
２……電流出力端子、３……共通端子、４……電流供給
源。
を示す回路図、第２図と第３図は各々電流変換手段の具
体例を示す回路図、第４図は第１図の電流変換係数の影
響を説明するための基本回路図、第５図は第１図の実施
例のより具体的な一例の回路図、第６図は本発明の他の
実施例の電流ミラー回路を示す回路図、第７図は従来か
ら用いられている高精度電流ミラー回路の基本回路図で
ある。 Q1,Q2,Q3,Q4,Q11,Q12,Q13……PNPトランジスタ、Q5,
Q21,Q22……NPNトランジスタ、10……第１の電流変換手
段、20……第２の電流変換手段、１……電流入力端子、
２……電流出力端子、３……共通端子、４……電流供給
源。
Claims (1)
- 【請求項１】第１のトランジスタおよび第２のトランジ
スタのベース同士およびエミッタ同士を互いに接続し
て、その共通エミッタを電流供給源に接続し、前記第
１、第２のトランジスタの電流比をＮ対１（但しＮ＞
１）に設定し、前記第２のトランジスタのコレクタにエ
ミッタを接続した第３のトランジスタを設け、前記第１
のトランジスタのコレクタを電流入力端子に接続し、前
記第３のトランジスタのコレクタを電流出力端子とする
入出力電流比Ｎ対１の電流ミラー回路において、前記第
１のトランジスタと前記第２のトランジスタの共通ベー
スと前記第２のトランジスタのコレクタとの間に接続さ
れた第１の電流変換手段であって前記共通ベースに流れ
る電流を2/（Ｎ＋１）倍して前記第２のトランジスタの
コレクタに供給する第１の電流変換手段と、前記第３の
トランジスタのベースと前記第１のトランジスタのコレ
クタとの間に設けられた第２の電流変換手段であって前
記第３のトランジスタのベースに流れる電流をＮ倍して
前記第１のトランジスタのコレクタに供給する第２の電
流変換手段とを備えることを特徴とする電流ミラー回
路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1254159A JP2613944B2 (ja) | 1989-09-28 | 1989-09-28 | 電流ミラー回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1254159A JP2613944B2 (ja) | 1989-09-28 | 1989-09-28 | 電流ミラー回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH03117008A JPH03117008A (ja) | 1991-05-17 |
| JP2613944B2 true JP2613944B2 (ja) | 1997-05-28 |
Family
ID=17261051
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1254159A Expired - Lifetime JP2613944B2 (ja) | 1989-09-28 | 1989-09-28 | 電流ミラー回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2613944B2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR101863365B1 (ko) | 2010-04-27 | 2018-05-31 | 로무 가부시키가이샤 | 전류 생성 회로 및 이를 이용한 기준 전압 회로 |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4768458B2 (ja) * | 2006-01-30 | 2011-09-07 | トヨタホーム株式会社 | 外付架構ユニットの取付構造 |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS57113518U (ja) * | 1980-12-29 | 1982-07-14 | ||
| JPS594305A (ja) * | 1982-06-30 | 1984-01-11 | Toshiba Corp | カレントミラ−回路 |
| JPS63305606A (ja) * | 1987-06-08 | 1988-12-13 | Mitsubishi Electric Corp | 定電流回路 |
-
1989
- 1989-09-28 JP JP1254159A patent/JP2613944B2/ja not_active Expired - Lifetime
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR101863365B1 (ko) | 2010-04-27 | 2018-05-31 | 로무 가부시키가이샤 | 전류 생성 회로 및 이를 이용한 기준 전압 회로 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH03117008A (ja) | 1991-05-17 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4507573A (en) | Current source circuit for producing a small value output current proportional to an input current | |
| US4591804A (en) | Cascode current-source arrangement having dual current paths | |
| KR900008752B1 (ko) | 전류미러회로 | |
| JPH0544845B2 (ja) | ||
| JPH06188649A (ja) | 電圧を電流差に変換するための回路 | |
| JP2613944B2 (ja) | 電流ミラー回路 | |
| JP2542605B2 (ja) | 電流ミラ−回路配置 | |
| JPS63214009A (ja) | 複合トランジスタ | |
| US4573019A (en) | Current mirror circuit | |
| JP2716219B2 (ja) | 電流ミラー回路 | |
| JPS6154286B2 (ja) | ||
| JPH0669140B2 (ja) | レベルシフト回路 | |
| JP2897515B2 (ja) | 電圧電流変換回路 | |
| JP2703953B2 (ja) | 電流増幅回路 | |
| JPH079615B2 (ja) | 絶対値電圧電流変換回路 | |
| JP2776019B2 (ja) | 定電圧回路 | |
| JPH03744Y2 (ja) | ||
| JP2609749B2 (ja) | 電流供給回路 | |
| JPS6029229Y2 (ja) | 差動増幅器 | |
| JP3294355B2 (ja) | 電流源回路 | |
| JP2567145B2 (ja) | 複合電流ミラー回路 | |
| JPH05343933A (ja) | 電圧電流変換回路 | |
| JP2630014B2 (ja) | トランジスタ耐圧補償回路 | |
| JP3135590B2 (ja) | トランジスタ回路 | |
| JP2865296B2 (ja) | 利得制御装置 |