JP2714270B2

JP2714270B2 - 液晶表示装置

Info

Publication number: JP2714270B2
Application number: JP12609091A
Authority: JP
Inventors: 龍司西川
Original assignee: Sanyo Electric Co Ltd
Current assignee: Sanyo Electric Co Ltd
Priority date: 1991-05-29
Filing date: 1991-05-29
Publication date: 1998-02-16
Anticipated expiration: 2013-02-16
Also published as: JPH04350825A

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は液晶表示装置に関し、特
に表示電極と補助容量電極間の短絡および表示電極の断
線等を防止した液晶表示装置に関するものである。

【０００２】

【従来の技術】一般に、液晶表示装置は、カラーＴＶを
中心に開発や量産化が活発に進められている。

【０００３】これらの技術動向を詳細に説明したものと
して、日経ＢＰ社が発行した「フラットパネル・ディス
プレイ１９９１」がある。この中には、色々な構造の
液晶表示装置が開示されているが、ここではＴＦＴを利
用したアクティブ・マトリックス液晶表示装置で以下に
説明をしてゆく。

【０００４】このアクティブ・マトリックス液晶表示装
置は、例えば図４の如き構成を有する。先ず透明な絶縁
性基板、例えばガラス基板（５１）がある。このガラス
基板（５１）上には、ＴＦＴの一構成要素となるゲート
（５２）および補助容量電極（５３）が、例えばＭｏ−
Ｔａ合金等より形成されている。更に全面にはＳｉＮｘ
から成る膜（５４）が積層されている。続いて前記ゲー
ト（５２）に対応するＳｉＮｘ膜（５４）上には、アモ
ルファス・シリコン膜（５５）およびＮ⁺型のアモルフ
ァス・シリコン膜（５６）が積層され、この２層のアモ
ルファス・シリコン膜（５５），（５６）の間には、半
導体保護膜（５７）が設けられている。続いてＮ⁺型の
アモルファス・シリコン膜（５６）上には、それぞれソ
ース電極（５８）およびドレイン電極（５９）が、例え
ばＭｏとＡｌの積層体で設けられている。更には前記補
助容量電極（５３）に対応する前記ＳｉＮｘ膜（５４）
上に、例えばＩＴＯより成る表示電極（６０）が設けら
れ、前記ソース電極（５８）と電気的に接続されてい
る。

【０００５】一方、図示していないが、前記ガラス基板
（５１）と対向して、ガラス基板が設けられ、このガラ
ス基板上に対向電極が設けられている。更に、この一対
のガラス基板間に液晶が注入され、液晶表示装置と成
る。

【０００６】図５を参照しながら本装置の平面図を説明
する。尚、図４は、図５のＢ−Ｂ線にほぼ対応する。先
ずゲートライン（６１）は、一点鎖線で示されており、
紙面に対して左右に延在されている。このゲートライン
（６１）の一領域に幅広部が設けられているが、この領
域がゲート（５２）に対応する。また補助容量電極（５
３）は、同じく一点鎖線で示されており、表示電極（６
０）下に、Ｈの字の形状に設けられている。また隣接す
る補助容量電極（５３）と接続するために補助容量ライ
ン（６２）が設けられている。ドレイン電極（５９）と
一体で構成されるドレインライン（６３）は、前記表示
電極（６０）が３つ一組でトライアングル構造を成して
いるので、紙面に対して縦方向にジクザクに延在されて
いる。

【０００７】

【発明が解決しようとする課題】以上の構成に於いて、
補助容量電極（５３）と表示電極（６０）との間にＳｉ
Ｎｘ膜（５４）が設けられているが、この膜（５４）の
形成工程におけるゴミの付着、補助容量電極（５３）の
ステップカバーの不良等で、両電極（５３），（６０）
間で短絡現象が生じることがあった。

【０００８】また補助容量電極（５３）の膜厚によって
は、ＳｉＮＸ膜（５４）上に設けられる表示電極（６
０）が、前述と同様に、ＳｉＮＸ膜（５４）のステップ
を完全にカバーできず、補助容量電極（５３）のエッジ
部でクラックを生じ、本来電気的に一体となるべき表示
電極（６０）が複数の領域に分離されることがあった。
このため、ソース電極（５８）の電位が全ての領域に印
加されず表示不良を発生することがあった。

【０００９】

【課題を解決するための手段】本発明は、前述の課題に
鑑みて成され、表示電極（１１）の一部に生じた段差部
の少なくとも一部に、この段差部の高所から低所へ一体
で延在された金属層（１５）を設けることで解決するも
のである。

【００１０】また補助容量電極（４）上に形成されたゲ
ート絶縁膜（７）と表示電極（１１）との間に、ＴＦＴ
を構成する半導体活性層（８）と同一材料の層（２
０）、前記ＴＦＴのチャンネルに対応する半導体活性層
（８）表面を覆う半導体保護膜（１０）と同一材料の層
（２１）およびＴＦＴを構成する半導体コンタクト層
（９）と同一材料の層（２２）を積層し、表示電極（１
１）の一部に生じた段差部の少なくとも一部に、この段
差部の高所から低所へ一体で延在された金属層（１５）
を設けることで解決するものである。

【００１１】図１の如く、補助容量電極（４）に対応す
る表示電極（１１）は、補助容量電極（４）の厚みのた
めに段差が生じている。クラック等は主に、補助容量電
極（４）のエッジ部に対応する領域に生じるので、クラ
ックを境にして高所から低所へ金属層（１５）を設けれ
ば、表示電極（１１）の電位は全ての領域に渡り、均一
に印加できる。

【００１２】また補助容量電極（４）と表示電極（１
１）との短絡は、ゲート絶縁膜（７）表面から、半導体
活性層（８）と同一材料の層（２０）、半導体保護膜
（１０）と同一材料の層（２１）および半導体コンタク
ト層（９）と同一材料の層（２２）を順次積層すれば、
少なくとも各々の層に生じるピンホールが一致せず、前
記電極（４），（１１）間に一連に生じるピンホールが
無くなる。

【００１３】しかし前記３つの層（２０），（２１），
（２２）のために、前述のクラックは更に発生し易くな
るが、これは金属層（１５）を設けることで、クラック
による表示不良を無くせる。

【００１４】

【実施例】以下に本発明の構成を図１および図２を参照
しながら説明する。尚、図２は図１のＢ−Ｂ線にほぼ対
応する断面図である。

【００１５】図２を見ると、先ず透明な絶縁性基板
（１）がある。この基板（１）は、例えばガラスより成
る。

【００１６】このガラス基板（１）上には、ゲート
（２）、ゲートと一体のゲートライン（３）、補助容量
電極（４）および補助容量電極（４）と一体の補助容量
ライン（５）が設けられている。ここで図２の補助容量
電極（４）は、図１のＨの字の右下端部を示している。
これら（２），（３），（４），（５）は、本実施例で
はＣｒより成っているが、例えば他にＴａ，ＴａＭｏ，
Ｃｒ−Ｃｕ（Ｆｅが微量に入ったもの）等が考えられ
る。

【００１７】図１を見ると、ゲート（２）およびゲート
ライン（３）は、一点鎖線で紙面に対し横方向に延在さ
れ、ＴＦＴの形成領域のみ若干幅が広く形成されてい
る。一方、補助容量電極（４）は、一点鎖線でＨの字の
形状に形成され、左右に隣接して設けられた補助容量電
極（４）を接続するために補助容量ライン（５）が設け
られている。

【００１８】図面には示されていないが、前記ガラス基
板（１）の周囲には、ゲート端子および補助容量端子が
設けられており、夫れ夫れ最終構造としては、ゲートラ
イン（３）および補助容量ライン（５）が接続されてい
る。

【００１９】次にゲート（２）、ゲートライン（３）、
補助容量電極（４）および補助容量ライン（５）を覆う
ゲート絶縁膜（７）がある。この膜は、プラズマＣＶＤ
法で形成されたＳｉＮｘ膜である。ここでは、ＳｉＮｘ
膜の代りにＳｉＯ₂膜を使用しても良いし、この２つの
膜を積層しても良い。またＳｉＮｘ膜やＳｉＯ₂膜を単
独で使う場合、成膜工程を２工程に分け、２層構造とし
ても良い。

【００２０】次に、ＴＦＴに対応するゲート絶縁膜
（７）上には、アモルファス・シリコン活性層（ａ−Ｓ
ｉ層）（８）およびアモルファス・シリコンコンタクト
層（Ｎ⁺ａ−Ｓｉ層）（９）が、積層され、チャンネル
に対応するａ−Ｓｉ層（８）とＮ ⁺ａ−Ｓｉ層（９）と
の間には、ＳｉＮｘ膜より成る半導体保護膜（１０）が
設けられている。この半導体保護膜（１０）は、Ｎ⁺ａ
−Ｓｉ層（９）をエッチングする際に、ａ−Ｓｉ層
（８）のエッチングを防止し、更には、ゲート絶縁膜
（７）、ａ−Ｓｉ層（８）およびＳｉＮｘ膜（１０）を
連続形成することにより、ＴＦＴのスイッチング特性を
改善する働きを有している。

【００２１】図１を見ると、ＴＦＴを構成するゲート
（２）より若干広く、点線および実線で示される四角形
にａ−Ｓｉ層（８）が設けられている。また半導体保護
膜（１０）は、ゲート（２）の中央に実線で示される四
角形に設けられている。更には、Ｎ⁺ａ−Ｓｉ層（９）
は、斜線でハッチングされた領域に設けられている。

【００２２】一方、表示電極（１１）は、ＩＴＯより成
り、図１では点線で示されている。この表示電極（１
１）は、Ｒ−Ｇ−Ｂを３つの表示電極（１１）で表示す
るため、トライアングル構造で配置されている。

【００２３】更に、ＴＦＴのソースに対応するＮ⁺ａ−
Ｓｉ層（９）から表示電極（１１）へ延在されるソース
電極（１２）、ＴＦＴのドレインに対応するＮ⁺ａ−Ｓ
ｉ層（９）からドレイン端子まで延在されるドレイン電
極（１３）と一体のドレインライン（１４）が設けられ
ている。前記表示電極（１１）は、トライアングル構造
を成しているため、ドレインライン（１４）は、紙面に
対して縦方向にジグザグに延在されている。この電極
（１２），（１３），（１４）は、本実施例では、Ａｌ
−Ｍｏより成っているが、他の金属でも良い。

【００２４】本実施例では、図１及び図２に示されるよ
うに、補助容量電極（４）のエッジラインをわたるよう
にして、かつ、補助容量電極（４）の厚みにより生じて
いる表示電極（１１）の高所部から、この高所部を境に
した両側の段差部の低所部にかけてわたるようにして形
成された金属層（１５）が、表示電極（１１）上の５ヶ
所に設けられている。この金属層（１５）は、ソース電
極（１２）およびドレイン電極（１３）と同一材料から
なり、ソースおよびドレイン電極（１２，１３）と同時
に形成される。特に、図１に示されているように、Ｈ字
形の形状を有する補助容量電極（４）の所定の５ヶ所に
おいて、必ず補助容量電極（４）のエッジラインをわた
るような格好に形成されている。金属層（１５）は、特
に、補助容量電極（４）上の地点から、補助容量電極
（４）のエッジラインをわたって補助容量電極（４）を
境に分割された両側の領域へと、各々接続されている。
本実施例では、例えば、補助容量電極（４）のＨ字形形
状の横棒部分に関して、図の上下に分割された領域間を
繋ぐように形成されている。このため、補助容量電極
（４）のエッジ部の段差により、表示電極（１５）が段
切れを起こし、この段切れ部を境にしてソース電極（１
２）から遠い方の領域へと液晶駆動用の電圧が印加され
ない、あるいは、段切れ部が高抵抗となって、段切れ部
の両側で印加電圧が異なり、輝度あるいはコントラスト
比の画素内分布が生じてしまうといった問題が防がれ
る。

【００２５】以下は図示していないが上層には、例えば
ポリイミド等から成る配向膜が設けられている。一方、
ガラス基板（１）と対をなす対向ガラス基板が設けら
れ、この対向ガラス基板には、ＴＦＴと対応する位置に
遮光膜が設けられ、対向電極が設けられる。更には、前
述の配向膜が設けられる。

【００２６】更には、この一対のガラス基板間にスペー
サが設けられ、周辺を封着材で封着し、注入孔より液晶
が注入されて本装置が得られる。

【００２７】次に他の実施例を図３を参照しながら説明
する。

【００２８】本実施例は、補助容量電極（４）と表示電
極（１１）間の短絡を防止し、且つクラックによる表示
特性劣化も防止したものである。構成は、殆ど図１と同
じであるので、ここでは異なる部分のみを説明する。

【００２９】この表示電極（１１）と下層のゲート絶縁
膜（７）との間には、本発明の特徴となる、ＴＦＴのａ
−Ｓｉ層（８）と同一膜からなる第１の層間層（２
０）、半導体保護膜（１０）と同じＳｉＮｘからなる第
２の層間層（２１）、および、Ｎ+ａ−Ｓｉ層（９）と
同一膜からなる第３の層間層（２２）がある。これら第
１、第２および第３の層間層（２０）（２１）（２２）
は、各々、ＴＦＴのａ−Ｓｉ層（８）、半導体保護膜
（１０）およびＮ+ａ−Ｓｉ層（９）と同時に形成され
る。

【００３０】これら第１、第２および第３の層間層（２
０）、（２１）、（２２）が、補助容量電極（４）の上
方の領域において、表示電極（１１）とゲート絶縁膜
（７）との間に介在されているので、たとえゲート絶縁
膜（７）にピンホールが有っても、表示電極（１１）と
補助容量電極（４）とが短絡することは防がれる。

【００３１】ところで、ＳｉＮｘからなる第２の層間層
（２１）は、構成によっては、容量を構成する誘電体と
して働くが、ａ−Ｓｉからなる第１の層間層（２０）と
Ｎ+ａ−Ｓｉからなる第３の層間層（２２）で完全に包
み込まれた形で、これら第１の層間層（２０）と第３の
層（２２）とが接触されているため、容量を構成しな
い。本装置は、殆ど光が照射されて使用されるので、ａ
−Ｓｉからなる第１の層間層（２０）は、この光により
励起され、通常の電極として働く。

【００３２】従って第２の層間層（２１）は、完全に一
電位でシールドされた構成となり、容量を構成せず、更
には表示電極（１１）、第３の層間層層（２２）、第２
の層間層（２１）および第１の層間層（２０）が一体と
なり、補助容量の上層電極として機能することになる。

【００３３】図３を見ると、一点鎖線で示した補助容量
電極（４）の外側および内側に、二点鎖線および三点鎖
線のラインが２本図示されているが、外側のラインで囲
まれた領域が、第１の層間層（２０）および第３の層間
層（２２）を示し、内側のラインで囲まれた領域が、第
２の層間層（２１）である。少なくても第１の層間層
（２０）、第２の層間層（２１）および第３の層間層層
（２２）の中の一層が、平面的に見て補助容量電極
（４）を完全に覆う形状とされている。

【００３４】以上の構成により、補助容量電極（４）と
表示電極（１１）間の短絡は防止できる。しかし図１の
実施例とは異なり、この電極（４）と（１１）の間に
は、第１の層間層（２０）、第２の層間層（２１）およ
び第３の層間層（２２）が追加されているので、表示電
極（１１）の下地の段差は更に大きくなる。

【００３５】従って、本実施例においても、図３に示さ
れているように、表示電極（１１）上の所定の５ヶ所に
金属層（１５）を設けている。特に、本実施例において
は、表示電極（１１）がその下地の段差によりクラック
が起こりうる箇所は、補助容量電極（４）のエッジ部の
みならず、第１、第２および第３の層間層（２０）（２
１）（２２）のエッジ部においても同様である。従っ
て、図３に示されているように、補助容量電極（４）の
エッジのみならず、外側の二点鎖線、つまり第１および
第２の層間層（２０）、（２１）のエッジをも必ずわた
るように、金属層（１５）が設けられている。

【００３６】前述した通り、表示電極（１１）に生じる
クラックは、図３の一点鎖線、二点鎖線および三点鎖線
部に生じ易い。更に、Ｈの字の端部に生じ易い。そのた
め、本願は、４つの端部に、二点鎖線の領域よりも幅広
く金属層（１５）を設けている。またＨの字の中央の横
ラインに、設けている。これはクラックによって、表示
電極（１１）に図示したＡ，Ｂに分離されるのを防止し
ている。更には、ソース電極（１２）と一体で、４つの
端部の中の１つを覆う金属層（１５）が設けられてい
る。この金属層は、他の３つと異なりソース電極（１
２）の電位が直接印加できる。

【００３７】

【発明の効果】以上の説明からも明らかな如く、補助容
量電極の段差により生じる恐れがある表示電極のクラッ
クは、表示特性を劣化させるが、金属層でこのクラック
による劣化を防止できる。

【００３８】更には、補助容量電極と表示電極間の短絡
を防止するために、ａ−Ｓｉ層、ＳｉＮｘ膜およびＮ⁺
ａ−Ｓｉ層を積層すると、段差は更に大きくなり、クラ
ックの発生率を大きくするが、表示電極には金属層が設
けられているので、クラックによる表示特性劣化を防止
できる。

【図面の簡単な説明】

【図１】本発明の液晶表示装置の平面図である。

【図２】図１のＢ−Ｂ線における断面図である。

【図３】他の実施例を説明する液晶表示装置の平面図で
ある。

【図４】従来の液晶表示装置の断面図である。

【図５】従来の液晶表示装置の平面図である。

【符号の説明】（２）ゲート（４）補助容量電極（１１）表示電極（１５）金属層

Claims

(57)【特許請求の範囲】

【請求項１】透明な絶縁性基板上に複数のゲートライ
ン、複数のドレインラインおよび複数の補助容量ライン
が形成され、前記ゲートラインと前記ドレインラインの
交点にＴＦＴ、これに接続された表示電極、および、絶
縁膜を挟んで前記表示電極の下層に重畳された補助容量
電極が形成された液晶表示装置において、前記表示電極上には、前記補助容量電極の上方で、か
つ、前記補助容量電極の両側のエッジの上方を少なくと
もわたる金属層が設けられていることを特徴とする液晶
表示装置。
【請求項２】前記金属層は、前記ＴＦＴのドレイン電
極またはソース電極と同一材料で成ることを特徴とした
請求項１記載の液晶表示装置。
【請求項３】前記補助容量電極の上方に対応する領域
における、前記絶縁膜と前記表示電極との間には、前記
ＴＦＴを構成する半導体活性層と同一材料の第１の層間
層、前記ＴＦＴのチャンネルに対応する前記半導体活性
層表面を覆う半導体保護膜と同一材料の第２の層間層、
および、前記ＴＦＴを構成する半導体コンタクト層と同
一材料の第３の層間層が介在されていることを特徴とし
た請求項１または請求項２に記載の液晶表示装置。
【請求項４】前記第２の層間層は、その下層にある前
記第１の層間層および上層にある第３の層間層よりも幅
狭にされ、前記第１の層間層と前記第３の層間層により
内包されていることを特徴とした請求項３記載の液晶表
示装置。
【請求項５】前記補助容量電極の上方に対応する領域
における、前記絶縁膜と前記表示電極との間には、前記
ＴＦＴを構成する半導体活性層と同一材料の第１の層間
層、および、前記ＴＦＴのチャンネルに対応する前記半
導体活性層表面を覆う半導体保護膜と同一材料の第２の
層間層が介在され、前記第２の層間層は、その下層にあ
る前記第１の層間層よりも幅狭にされ、その上層にある
前記表示電極と前記第１の層間層により内包されている
ことを特徴とした請求項１または請求項２に記載の液晶
表示装置。