JPH0666345B2 - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JPH0666345B2 JPH0666345B2 JP59113185A JP11318584A JPH0666345B2 JP H0666345 B2 JPH0666345 B2 JP H0666345B2 JP 59113185 A JP59113185 A JP 59113185A JP 11318584 A JP11318584 A JP 11318584A JP H0666345 B2 JPH0666345 B2 JP H0666345B2
- Authority
- JP
- Japan
- Prior art keywords
- terminal
- resistor
- input
- charge
- input terminal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Amplifiers (AREA)
- Solid State Image Pick-Up Elements (AREA)
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
- Protection Of Static Devices (AREA)
Description
【発明の詳細な説明】 （産業上の利用分野） 本発明は、半導体装置に関するものである。
（従来例の構成とその問題点） 半導体素子とりわけＭＯＳ型素子は、その構造上外部か
らの入力端子もしくは出力端子に高電圧が加わると絶縁
破壊によって素子が正常に動作しなくなる。これを防ぐ
ため、ほとんどの半導体素子には抵抗性領域、ダイオー
ド、保護ゲート電極もしくはこれらを組み合わせた入力
保護回路が設けられている。
らの入力端子もしくは出力端子に高電圧が加わると絶縁
破壊によって素子が正常に動作しなくなる。これを防ぐ
ため、ほとんどの半導体素子には抵抗性領域、ダイオー
ド、保護ゲート電極もしくはこれらを組み合わせた入力
保護回路が設けられている。
この種の入力保護回路の従来例を第１図を用いて説明す
る。第１図において、半導体素子１の中に入力端子２が
あり、それに抵抗性領域３、ダイオード４が設けられて
おり、負荷５に接続されている。この例は、入力端子２
には基板１に対して正電圧が印加される場合の例であ
る。ところがこの構成では、入力端子２に高周波クロッ
クパルスが印加され、負荷５が大容量性の場合、この容
量と抵抗性領域３の抵抗のために、入力端子２に印加し
たクロックパルスがなまってしまい、好ましくない動作
になることがある。例えば、入力端子に高周波クロック
パルスが印加され、負荷が容量性の場合の具体例とし
て、第４図は、1983年テレビジョン学会全国大会、第57
頁、「インターラインＣＣＤイメージセンサの雑音特
性」の図１の出力部の構成を示したものである。これ
は、入力端子ΦＨ１，ΦＨ２が電荷転送装置(CCD)の容
量をもつ転送電極に接続され、転送された電荷は電荷検
知部より出力される。なお、この場合、電荷検知部はFl
oating Diffusion（浮遊拡散層）と、Output Amplifier
（出力アンプ）で構成される。この回路の入力端子に抵
抗等の入力保護回路を設けると、入力されたクロックパ
ルスがなまってしまう。この欠点を改善するために、第
２図に示したように、負荷を複数個の負荷5a，5bに分割
し、それぞれに独立した入力端子2a，2bからクロックパ
ルスを印加するようにした構成もある。抵抗性領域3a，
3b、ダイオード4a，4bもそれぞれ各回路毎に設ける。し
かしこの構成では、独立した入力端子が、負荷を分割し
た数だけ必要であり、半導体素子のピン数が増してしま
うという欠点があった。
る。第１図において、半導体素子１の中に入力端子２が
あり、それに抵抗性領域３、ダイオード４が設けられて
おり、負荷５に接続されている。この例は、入力端子２
には基板１に対して正電圧が印加される場合の例であ
る。ところがこの構成では、入力端子２に高周波クロッ
クパルスが印加され、負荷５が大容量性の場合、この容
量と抵抗性領域３の抵抗のために、入力端子２に印加し
たクロックパルスがなまってしまい、好ましくない動作
になることがある。例えば、入力端子に高周波クロック
パルスが印加され、負荷が容量性の場合の具体例とし
て、第４図は、1983年テレビジョン学会全国大会、第57
頁、「インターラインＣＣＤイメージセンサの雑音特
性」の図１の出力部の構成を示したものである。これ
は、入力端子ΦＨ１，ΦＨ２が電荷転送装置(CCD)の容
量をもつ転送電極に接続され、転送された電荷は電荷検
知部より出力される。なお、この場合、電荷検知部はFl
oating Diffusion（浮遊拡散層）と、Output Amplifier
（出力アンプ）で構成される。この回路の入力端子に抵
抗等の入力保護回路を設けると、入力されたクロックパ
ルスがなまってしまう。この欠点を改善するために、第
２図に示したように、負荷を複数個の負荷5a，5bに分割
し、それぞれに独立した入力端子2a，2bからクロックパ
ルスを印加するようにした構成もある。抵抗性領域3a，
3b、ダイオード4a，4bもそれぞれ各回路毎に設ける。し
かしこの構成では、独立した入力端子が、負荷を分割し
た数だけ必要であり、半導体素子のピン数が増してしま
うという欠点があった。
（発明の目的） 本発明は、上記従来技術の欠点に鑑み、入力端子数を増
すことなく、周波数特性の劣化を抑止した半導体装置を
提供するものである。
すことなく、周波数特性の劣化を抑止した半導体装置を
提供するものである。
（発明の構成） 上記目的を達成するために、本発明は、入力端子に、第
１及び第２の抵抗の一方の端子が共通に接続され、前記
第１の抵抗の他方側の端子は電荷転送装置の電荷検知部
直前の転送電極に結合され、前記第２の抵抗の他方側の
端子は前記電荷検知部直前の転送電極とは別の転送電極
に接合した構成である。
１及び第２の抵抗の一方の端子が共通に接続され、前記
第１の抵抗の他方側の端子は電荷転送装置の電荷検知部
直前の転送電極に結合され、前記第２の抵抗の他方側の
端子は前記電荷検知部直前の転送電極とは別の転送電極
に接合した構成である。
（実施例の説明） 第３図は、本発明の一実施例を示したものである。１つ
の入力端子にそれぞれ一端が共通に接続された抵抗性領
域3a，3bを形成し、それぞれにダイオード4a，4bを設け
ることによって独立した入力保護装置を形成している。
そして、それぞれに負荷5a，5bを接続している。この構
成によって、第２図と同等の周波数特性が得られる。か
つ、入力端子は１つでよいため、半導体装置のピン数は
第１図の従来例と同じである。
の入力端子にそれぞれ一端が共通に接続された抵抗性領
域3a，3bを形成し、それぞれにダイオード4a，4bを設け
ることによって独立した入力保護装置を形成している。
そして、それぞれに負荷5a，5bを接続している。この構
成によって、第２図と同等の周波数特性が得られる。か
つ、入力端子は１つでよいため、半導体装置のピン数は
第１図の従来例と同じである。
次に、本発明の具体的一実施例を第４図に示した従来例
を用いて説明する。電荷検知部直前の転送電極、即ち、
同図を正規に見て、“Floating Diffusion”の左側の最
も近い電極（端子VOGの左側、端子ΦＨ２に接続されて
いる）を、ΦＨ２に接続されているその他の電極と切り
離した箇所を単独の抵抗を介して端子ΦＨ２に接続し、
前記その他の電極を共通接続し、別の抵抗を介して端子
ΦＨ２に接続させるものである。
を用いて説明する。電荷検知部直前の転送電極、即ち、
同図を正規に見て、“Floating Diffusion”の左側の最
も近い電極（端子VOGの左側、端子ΦＨ２に接続されて
いる）を、ΦＨ２に接続されているその他の電極と切り
離した箇所を単独の抵抗を介して端子ΦＨ２に接続し、
前記その他の電極を共通接続し、別の抵抗を介して端子
ΦＨ２に接続させるものである。
このような構成によれば、電荷転送素子の出力信号の周
波数特性を向上させる上で効果が大きい。すなわち同一
クロックパルスを印加する転送電極のうちの電荷検知部
の直前の転送電極を第３図の負荷5aとして用い、負荷5b
として残りの転送電極を用いる。こうすることによっ
て、電荷検知部直前の転送電極には、容量結合が少なく
なるため周波数特性の高いクロックパルスが印加され、
電荷検知部からの出力も高い周波数特性が得られる。
波数特性を向上させる上で効果が大きい。すなわち同一
クロックパルスを印加する転送電極のうちの電荷検知部
の直前の転送電極を第３図の負荷5aとして用い、負荷5b
として残りの転送電極を用いる。こうすることによっ
て、電荷検知部直前の転送電極には、容量結合が少なく
なるため周波数特性の高いクロックパルスが印加され、
電荷検知部からの出力も高い周波数特性が得られる。
以上述べた実施例は、入力保護装置として、抵抗性領域
とダイオードを備えた場合であるが、少なくとも抵抗性
領域3a，3bを含んでおればよい。しかし入力保護の機能
をさらに向上させるためには、ダイオード、ツェナーダ
イオード、保護用ゲート電極等の他の保護素子を使用す
るとよい。なお、抵抗性領域には不純物拡散層がよく使
用されている。また一導電型の半導体基板上に設けられ
た反対導電型領域内に入力保護回路、半導体素子の能動
領域が形成されている場合も有効であることはもちろん
である。
とダイオードを備えた場合であるが、少なくとも抵抗性
領域3a，3bを含んでおればよい。しかし入力保護の機能
をさらに向上させるためには、ダイオード、ツェナーダ
イオード、保護用ゲート電極等の他の保護素子を使用す
るとよい。なお、抵抗性領域には不純物拡散層がよく使
用されている。また一導電型の半導体基板上に設けられ
た反対導電型領域内に入力保護回路、半導体素子の能動
領域が形成されている場合も有効であることはもちろん
である。
（発明の効果） 以上説明したように、本発明によれば、１つの入力端子
にそれぞれ一端が共通接続された複数個の抵抗性領域を
形成することによって、半導体素子のピン数を増すこと
なく、サージから回路を保護するとともに、電荷転送装
置の電荷検知部で高い周波数特性を得ることができる。
その実用効果は大なるものがある。
にそれぞれ一端が共通接続された複数個の抵抗性領域を
形成することによって、半導体素子のピン数を増すこと
なく、サージから回路を保護するとともに、電荷転送装
置の電荷検知部で高い周波数特性を得ることができる。
その実用効果は大なるものがある。
第１図は、半導体素子における入力保護回路の従来例を
示す図、第２図は、周波数を保つために保護回路を分割
した従来例を示す図、第３図は、本発明の一実施例の構
成図、第４図は、インターラインＣＣＤイメージセンサ
の出力部の構成図である。 １……半導体素子、２……入力端子、3a，3b……抵抗性
領域、4a，4b……ダイオード、5a，5b……負荷。
示す図、第２図は、周波数を保つために保護回路を分割
した従来例を示す図、第３図は、本発明の一実施例の構
成図、第４図は、インターラインＣＣＤイメージセンサ
の出力部の構成図である。 １……半導体素子、２……入力端子、3a，3b……抵抗性
領域、4a，4b……ダイオード、5a，5b……負荷。
───────────────────────────────────────────────────── フロントページの続き (56)参考文献 特開 昭57−148372（ＪＰ，Ａ) 特開 昭57−148373（ＪＰ，Ａ) 特公 昭48−26196（ＪＰ，Ｂ１)
Claims (1)
- 【請求項１】入力端子に、第１及び第２の抵抗の一方の
端子が共通に接続され、前記第１の抵抗の他方側の端子
は電荷転送装置の電荷検知部直前の転送電極に結合さ
れ、前記第２の抵抗の他方側の端子は前記電荷検知部直
前の転送電極とは別の転送電極に結合されていることを
特徴とする半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59113185A JPH0666345B2 (ja) | 1984-06-04 | 1984-06-04 | 半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59113185A JPH0666345B2 (ja) | 1984-06-04 | 1984-06-04 | 半導体装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS60257573A JPS60257573A (ja) | 1985-12-19 |
| JPH0666345B2 true JPH0666345B2 (ja) | 1994-08-24 |
Family
ID=14605706
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP59113185A Expired - Lifetime JPH0666345B2 (ja) | 1984-06-04 | 1984-06-04 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0666345B2 (ja) |
Family Cites Families (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS4826196A (ja) * | 1971-08-06 | 1973-04-05 | ||
| JPS5645067A (en) * | 1979-09-21 | 1981-04-24 | Hitachi Ltd | Integrated circuit device |
| JPS57148373A (en) * | 1981-03-09 | 1982-09-13 | Sony Corp | Charge transfer method |
| JPS57148372A (en) * | 1981-03-09 | 1982-09-13 | Sony Corp | Method for charge transfer |
| JPS58103172A (ja) * | 1981-12-16 | 1983-06-20 | Nec Corp | 電荷転送装置 |
-
1984
- 1984-06-04 JP JP59113185A patent/JPH0666345B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPS60257573A (ja) | 1985-12-19 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5682047A (en) | Input-output (I/O) structure with capacitively triggered thyristor for electrostatic discharge (ESD) protection | |
| US4654689A (en) | Structure of power supply wirings in semiconductor integrated circuit | |
| US5473500A (en) | Electrostatic discharge circuit for high speed, high voltage circuitry | |
| US5598029A (en) | Power supply wiring for semiconductor device | |
| US4057844A (en) | MOS input protection structure | |
| US4514646A (en) | Semiconductor integrated circuit device including a protective resistor arrangement for output transistors | |
| US5019883A (en) | Input protective apparatus of semiconductor device | |
| JPS61180475A (ja) | 電荷転送装置 | |
| JPH10125801A (ja) | 半導体集積回路装置 | |
| JPS6316909B2 (ja) | ||
| KR100257641B1 (ko) | 차동회로를 구비한 반도체 집적회로 | |
| JPH0666345B2 (ja) | 半導体装置 | |
| JP3255186B2 (ja) | 保護装置と固体撮像素子 | |
| US6201268B1 (en) | Output structure of charge-coupled device and method for fabricating the same | |
| JPH0228266B2 (ja) | ||
| US7205581B2 (en) | Thyristor structure and overvoltage protection configuration having the thyristor structure | |
| JP2870467B2 (ja) | 電荷結合装置 | |
| JPH05291511A (ja) | 半導体集積回路 | |
| JPS622704B2 (ja) | ||
| JPH04206961A (ja) | 半導体装置 | |
| JP2877183B2 (ja) | 電荷転送装置 | |
| JPH0456469B2 (ja) | ||
| US5432369A (en) | Input/output protection circuit | |
| JPH05160348A (ja) | 半導体装置及び過電圧保護装置 | |
| JPH0468789B2 (ja) |