JPH0662575A - アクティブ・フィルタ - Google Patents
アクティブ・フィルタInfo
- Publication number
- JPH0662575A JPH0662575A JP21050292A JP21050292A JPH0662575A JP H0662575 A JPH0662575 A JP H0662575A JP 21050292 A JP21050292 A JP 21050292A JP 21050292 A JP21050292 A JP 21050292A JP H0662575 A JPH0662575 A JP H0662575A
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- phase
- full
- switching
- output
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Landscapes
- Filters That Use Time-Delay Elements (AREA)
- Cable Transmission Systems, Equalization Of Radio And Reduction Of Echo (AREA)
- Rectifiers (AREA)
- Dc-Dc Converters (AREA)
Abstract
(57)【要約】
【目的】 回路の電流伝送効率が向上すると共に、所望
の出力電圧レベルを得るアクティブ・フィルタを実現す
る。 【構成】 全波整流出力を２系統に分割し、各系統毎に
設けられたアクティブ・フィルタ１０−１〜１０−２が
位相制御器１３−１〜１３−２から出力されるスイチン
グ信号ＰＷ１，ＰＷ２によって交互にオンオフ動作し、
これにより全波整流電圧と入力電流とが同相になる。ま
た、このオンオフ動作を指示するスイッチング信号ＰＷ
１，ＰＷ２のパルス幅を制御して出力電圧レベルを基準
電圧Ｖｒに設定するから、電流伝送効率を向上させなが
らも所望の出力電圧を得ることが可能になる。
の出力電圧レベルを得るアクティブ・フィルタを実現す
る。 【構成】 全波整流出力を２系統に分割し、各系統毎に
設けられたアクティブ・フィルタ１０−１〜１０−２が
位相制御器１３−１〜１３−２から出力されるスイチン
グ信号ＰＷ１，ＰＷ２によって交互にオンオフ動作し、
これにより全波整流電圧と入力電流とが同相になる。ま
た、このオンオフ動作を指示するスイッチング信号ＰＷ
１，ＰＷ２のパルス幅を制御して出力電圧レベルを基準
電圧Ｖｒに設定するから、電流伝送効率を向上させなが
らも所望の出力電圧を得ることが可能になる。
Description
【０００１】この発明は、例えば、直流電源回路等に用
いて好適なアクティブ・フィルタに関する。
いて好適なアクティブ・フィルタに関する。
【０００２】
【従来の技術】周知のように、直流電源回路などにおい
ては、当該回路の電流伝送効率（換言すれば、回路の力
率）を向上させる目的でアクティブ・フィルタを備える
場合が多い。ここで、図４に示すコンデンサ入力整流回
路１を例に採り、該回路の電流伝送効率について説明す
る。
ては、当該回路の電流伝送効率（換言すれば、回路の力
率）を向上させる目的でアクティブ・フィルタを備える
場合が多い。ここで、図４に示すコンデンサ入力整流回
路１を例に採り、該回路の電流伝送効率について説明す
る。
【０００３】図４において、２は周知の全波整流ブリッ
ジ、Ｃは平滑コンデンサ、Ｌは出力端子Ｔ１，Ｔ２に接
続される負荷である。このような構成において、交流電
源から図５（イ）に示す入力電圧Ｖｉｎが全波整流ブリ
ッジに供給されると、入力電流Ｉｓは同図（ロ）に示す
ものとなる。すなわち、負荷Ｌが一定である条件の下で
は、入力電圧Ｖｉｎが平滑コンデンサＣの充電源となる
から、該コンデンサＣに残留した電圧を超過する期間Ｔ
ｃにだけ入力電流Ｉｓが流れる。このため、コンデンサ
入力整流回路１においては、平滑コンデンサＣをチャー
ジしない期間、つまり、入力電流Ｉｓが流れない期間Ｔ
ｄが存在し、これにより回路の電流供給効率が低下する
要因となっている。
ジ、Ｃは平滑コンデンサ、Ｌは出力端子Ｔ１，Ｔ２に接
続される負荷である。このような構成において、交流電
源から図５（イ）に示す入力電圧Ｖｉｎが全波整流ブリ
ッジに供給されると、入力電流Ｉｓは同図（ロ）に示す
ものとなる。すなわち、負荷Ｌが一定である条件の下で
は、入力電圧Ｖｉｎが平滑コンデンサＣの充電源となる
から、該コンデンサＣに残留した電圧を超過する期間Ｔ
ｃにだけ入力電流Ｉｓが流れる。このため、コンデンサ
入力整流回路１においては、平滑コンデンサＣをチャー
ジしない期間、つまり、入力電流Ｉｓが流れない期間Ｔ
ｄが存在し、これにより回路の電流供給効率が低下する
要因となっている。
【０００４】そこで、このような状態を改善するために
アクティブ・フィルタが用いられる訳である。図６は、
アクティブ・フィルタを備えたコンデンサ入力整流回路
１の構成を示すブロック図である。この図において、３
はカレントプローブであり、交流電源ラインに流れる入
力電流を検出する。４はスイッチング制御回路である。
このスイッチング制御回路４は、全波整流電圧レベルと
入力電流レベルとに応じた制御信号Ｓｃを発生する。５
は、この制御信号Ｓｃがゲート端子に供給されることに
よりオンオフ動作するスイッチングトランジスタであ
る。６は全波整流回路２の出力ラインに介挿される昇圧
トランス、７はこの昇圧トランスの出力が供給されるダ
イオードである。そして、これら構成要素４〜７によっ
てアクティブ・フィルタ１０が形成されている。
アクティブ・フィルタが用いられる訳である。図６は、
アクティブ・フィルタを備えたコンデンサ入力整流回路
１の構成を示すブロック図である。この図において、３
はカレントプローブであり、交流電源ラインに流れる入
力電流を検出する。４はスイッチング制御回路である。
このスイッチング制御回路４は、全波整流電圧レベルと
入力電流レベルとに応じた制御信号Ｓｃを発生する。５
は、この制御信号Ｓｃがゲート端子に供給されることに
よりオンオフ動作するスイッチングトランジスタであ
る。６は全波整流回路２の出力ラインに介挿される昇圧
トランス、７はこの昇圧トランスの出力が供給されるダ
イオードである。そして、これら構成要素４〜７によっ
てアクティブ・フィルタ１０が形成されている。
【０００５】上記構成によるコンデンサ入力整流回路に
おいては、制御信号Ｓｃに応じてスイッチングトランジ
スタ５がオンオフ動作し、全波整流電圧と入力電流とが
同位相となるようにコンデンサＣの充電／放電タイミン
グが制御される。つまり、このアクティブ・フィルタ１
０を用いることで、入力電流ピークの減少や、電流波形
の平滑化がなされることになる。
おいては、制御信号Ｓｃに応じてスイッチングトランジ
スタ５がオンオフ動作し、全波整流電圧と入力電流とが
同位相となるようにコンデンサＣの充電／放電タイミン
グが制御される。つまり、このアクティブ・フィルタ１
０を用いることで、入力電流ピークの減少や、電流波形
の平滑化がなされることになる。
【０００６】
【発明が解決しようとする課題】ところで、上述した従
来のアクティブ・フィルタ１０は、回路の電流伝送効率
を向上させるものの、昇圧トランスを備える構成となっ
ているので、入力電圧（交流電源電圧）の１．４倍程度
が出力電圧として現れてしまう。このため、所望の出力
電圧を得るには、出力端子Ｔ１，Ｔ２にＤＣ／ＤＣコン
バータを接続し、該コンバータによって所望のレベルに
調整された出力電圧を発生させる。このように、昇圧ト
ランスを備える従来のアクティブ・フィルタ１０には、
所望の出力電圧を得ることができないという問題があ
る。この発明は上述した事情に鑑みてなされたもので、
電流伝送効率の向上を図ると共に、所望の出力電圧レベ
ルを得ることができるアクティブ・フィルタを提供する
ことを目的としている。
来のアクティブ・フィルタ１０は、回路の電流伝送効率
を向上させるものの、昇圧トランスを備える構成となっ
ているので、入力電圧（交流電源電圧）の１．４倍程度
が出力電圧として現れてしまう。このため、所望の出力
電圧を得るには、出力端子Ｔ１，Ｔ２にＤＣ／ＤＣコン
バータを接続し、該コンバータによって所望のレベルに
調整された出力電圧を発生させる。このように、昇圧ト
ランスを備える従来のアクティブ・フィルタ１０には、
所望の出力電圧を得ることができないという問題があ
る。この発明は上述した事情に鑑みてなされたもので、
電流伝送効率の向上を図ると共に、所望の出力電圧レベ
ルを得ることができるアクティブ・フィルタを提供する
ことを目的としている。
【０００７】
【課題を解決するための手段】この発明は、全波整流出
力経路に設けられ、外部から供給されるスイッチング信
号に応じて出力端に並列接続されるコンデンサを、充電
状態あるは放電状態に設定するスイッチング手段と、前
記スイッチング手段に供給される入力電流と全波整流電
圧との位相を比較して位相比較信号を発生すると共に、
予め定めておいた基準電圧と前記出力端の出力電圧とを
比較して電圧比較信号を発生する比較手段と、発振手段
から供給される一定周期のパルス信号を、パルス幅変調
して出力する手段であって、前記位相比較信号および前
記電圧比較信号に従って前記スイッチング信号を発生す
る位相制御手段とを具備する系統を少なくとも２系統備
え、各系統毎に設けられた前記スイッチング手段を交互
にオンオフ動作させて前記全波整流電圧と前記入力電流
とを同相にしつつ、このオンオフ動作を指示する前記ス
イッチング信号のパルス幅を制御して前記出力電圧を前
記基準電圧に設定することを特徴としている。
力経路に設けられ、外部から供給されるスイッチング信
号に応じて出力端に並列接続されるコンデンサを、充電
状態あるは放電状態に設定するスイッチング手段と、前
記スイッチング手段に供給される入力電流と全波整流電
圧との位相を比較して位相比較信号を発生すると共に、
予め定めておいた基準電圧と前記出力端の出力電圧とを
比較して電圧比較信号を発生する比較手段と、発振手段
から供給される一定周期のパルス信号を、パルス幅変調
して出力する手段であって、前記位相比較信号および前
記電圧比較信号に従って前記スイッチング信号を発生す
る位相制御手段とを具備する系統を少なくとも２系統備
え、各系統毎に設けられた前記スイッチング手段を交互
にオンオフ動作させて前記全波整流電圧と前記入力電流
とを同相にしつつ、このオンオフ動作を指示する前記ス
イッチング信号のパルス幅を制御して前記出力電圧を前
記基準電圧に設定することを特徴としている。
【０００８】
【作用】上記構成によれば、各系統毎のスイッチング手
段を交互にオンオフ動作させて全波整流電圧と入力電流
とを同相にしつつ、このオンオフ動作を指示するスイッ
チング信号のパルス幅を制御して出力電圧を基準電圧に
設定する。この結果、回路の電流伝送効率が向上すると
共に、所望の出力電圧レベルを得ることが可能になる。
段を交互にオンオフ動作させて全波整流電圧と入力電流
とを同相にしつつ、このオンオフ動作を指示するスイッ
チング信号のパルス幅を制御して出力電圧を基準電圧に
設定する。この結果、回路の電流伝送効率が向上すると
共に、所望の出力電圧レベルを得ることが可能になる。
【０００９】
【実施例】以下、図面を参照してこの発明の実施例につ
いて説明する。図１はこの発明による一実施例の全体構
成を示すブロック図である。この図において、図６の各
部と共通する部分には同一の番号を付し、その説明を省
略する。図１において、１１は交流電源ラインに介挿さ
れ、ラインノイズを除去するノイズフィルタである。１
２は、一定周期のクロック信号ＣＬＫを出力する発振回
路である。１３−１〜１３−２は、それぞれクロック信
号ＣＬＫをパルス幅変調して出力する位相制御器であ
る。
いて説明する。図１はこの発明による一実施例の全体構
成を示すブロック図である。この図において、図６の各
部と共通する部分には同一の番号を付し、その説明を省
略する。図１において、１１は交流電源ラインに介挿さ
れ、ラインノイズを除去するノイズフィルタである。１
２は、一定周期のクロック信号ＣＬＫを出力する発振回
路である。１３−１〜１３−２は、それぞれクロック信
号ＣＬＫをパルス幅変調して出力する位相制御器であ
る。
【００１０】この位相制御器１３−１〜１３−２は、比
較器１４−１〜１４−２（後述する）からそれぞれ出力
される位相制御信号Ｓｐ１，Ｓｐ２に応じてクロック信
号ＣＬＫのパルス幅を制御し、その結果をスイッチング
信号ＰＷ１（あるいはＰＷ２）としてアクティブ・フィ
ルタ１０−１〜１０−２に供給する。なお、アクティブ
・フィルタ１０においては、このスイッチング信号ＰＷ
１（あるいはＰＷ２）を受けて、該フィルタ１０の構成
要素であるスイッチングトランジスタ５（図６参照）が
オンオフ動作するようになっている。
較器１４−１〜１４−２（後述する）からそれぞれ出力
される位相制御信号Ｓｐ１，Ｓｐ２に応じてクロック信
号ＣＬＫのパルス幅を制御し、その結果をスイッチング
信号ＰＷ１（あるいはＰＷ２）としてアクティブ・フィ
ルタ１０−１〜１０−２に供給する。なお、アクティブ
・フィルタ１０においては、このスイッチング信号ＰＷ
１（あるいはＰＷ２）を受けて、該フィルタ１０の構成
要素であるスイッチングトランジスタ５（図６参照）が
オンオフ動作するようになっている。
【００１１】比較器１４−１〜１４−２は、全波整流電
圧と、カレントプローブ３−１〜３−２によって検出さ
れる入力電流とを比較すると共に、予め与えられた基準
電圧Ｖｒとアクティブ・フィルタ１０の出力電圧Ｖｏと
を比較し、これら比較結果に基づいた位相制御信号Ｓｐ
１，Ｓｐ２を発生する。すなわち、この比較器１４は、
全波整流電圧と入力電流とを同相としつつ、出力電圧レ
ベルを基準電圧Ｖｒに設定するための位相制御信号Ｓｐ
１，Ｓｐ２を発生する。
圧と、カレントプローブ３−１〜３−２によって検出さ
れる入力電流とを比較すると共に、予め与えられた基準
電圧Ｖｒとアクティブ・フィルタ１０の出力電圧Ｖｏと
を比較し、これら比較結果に基づいた位相制御信号Ｓｐ
１，Ｓｐ２を発生する。すなわち、この比較器１４は、
全波整流電圧と入力電流とを同相としつつ、出力電圧レ
ベルを基準電圧Ｖｒに設定するための位相制御信号Ｓｐ
１，Ｓｐ２を発生する。
【００１２】このように、比較器１４は、アクティブ・
フィルタ１０の入力と出力との関係に対応した位相制御
信号Ｓｐ１（Ｓｐ２）を発生する。そして、位相制御器
１３−１（あるいは１３−２）が、この位相制御信号Ｓ
ｐ１（Ｓｐ２）に従ってスイッチング信号ＰＷ１（ＰＷ
２）を発生し、該信号ＰＷ１（ＰＷ２）によってアクテ
ィブ・フィルタ１０−１（１０−２）が各々、全波整流
電圧と入力電流とを同位相にして電流伝送効率を向上さ
せ、かつ、基準電圧Ｖｒに相当するレベルの出力電圧を
生成させる。なお、こうした動作の詳細に関しては後述
する。Ｃ１，Ｃ２は、それぞれアクティブ・フィルタ１
０−１，１０−２の各出力ライン間に接続される平滑コ
ンデンサである。
フィルタ１０の入力と出力との関係に対応した位相制御
信号Ｓｐ１（Ｓｐ２）を発生する。そして、位相制御器
１３−１（あるいは１３−２）が、この位相制御信号Ｓ
ｐ１（Ｓｐ２）に従ってスイッチング信号ＰＷ１（ＰＷ
２）を発生し、該信号ＰＷ１（ＰＷ２）によってアクテ
ィブ・フィルタ１０−１（１０−２）が各々、全波整流
電圧と入力電流とを同位相にして電流伝送効率を向上さ
せ、かつ、基準電圧Ｖｒに相当するレベルの出力電圧を
生成させる。なお、こうした動作の詳細に関しては後述
する。Ｃ１，Ｃ２は、それぞれアクティブ・フィルタ１
０−１，１０−２の各出力ライン間に接続される平滑コ
ンデンサである。
【００１３】次に、図２および図３を参照し、上記構成
による実施例の動作について説明する。まず、ノイズフ
ィルタ１１を介してラインノイズが除去された交流電圧
は、全波整流回路２で全波整流された後、２系統に分割
されたアクティブ・フィルタ１０−１，１０−２へ各々
供給される。ここで、比較器１４−１，１４−２は、そ
れぞれ該フィルタ１０−１，１０−２に供給される全波
整流波形とその入力電流とを比較すると共に、予め与え
られた基準電圧Ｖｒと出力電圧Ｖｏとを比較する。そし
て、これら比較結果に基づいた位相制御信号Ｓｐ１，Ｓ
ｐ２を発生する。
による実施例の動作について説明する。まず、ノイズフ
ィルタ１１を介してラインノイズが除去された交流電圧
は、全波整流回路２で全波整流された後、２系統に分割
されたアクティブ・フィルタ１０−１，１０−２へ各々
供給される。ここで、比較器１４−１，１４−２は、そ
れぞれ該フィルタ１０−１，１０−２に供給される全波
整流波形とその入力電流とを比較すると共に、予め与え
られた基準電圧Ｖｒと出力電圧Ｖｏとを比較する。そし
て、これら比較結果に基づいた位相制御信号Ｓｐ１，Ｓ
ｐ２を発生する。
【００１４】一方、発振回路１２は、図２（イ）に示す
ように、一定周期のクロック信号ＣＬＫを出力する。こ
のクロック信号ＣＬＫでは、「Ｈ」レベル状態で「Ａモ
ード」、「Ｌ」レベル状態で「Ｂモード」が定義されて
いる。この「Ａモード」では、位相制御器１３−１が位
相制御信号Ｓｐ１に従って該クロック信号ＣＬＫのパル
ス幅を制御する。また、「Ｂモード」では、位相制御器
１３−２が位相制御信号Ｓｐ２に従ってクロック信号Ｃ
ＬＫのパルス幅を制御する。以下、この「Ａモード」お
よび「Ｂモード」の動作について順次説明する。
ように、一定周期のクロック信号ＣＬＫを出力する。こ
のクロック信号ＣＬＫでは、「Ｈ」レベル状態で「Ａモ
ード」、「Ｌ」レベル状態で「Ｂモード」が定義されて
いる。この「Ａモード」では、位相制御器１３−１が位
相制御信号Ｓｐ１に従って該クロック信号ＣＬＫのパル
ス幅を制御する。また、「Ｂモード」では、位相制御器
１３−２が位相制御信号Ｓｐ２に従ってクロック信号Ｃ
ＬＫのパルス幅を制御する。以下、この「Ａモード」お
よび「Ｂモード」の動作について順次説明する。
【００１５】Ａモードの動作 このモードでは、クロック信号ＣＬＫの立上がりに同期
してスイッチング信号ＰＷ１が生成される。この場合、
図３に示すように、平滑コンデンサＣ１が「充電状態」
となると共に、平滑コンデンサＣ２が「放電状態」とな
る。すなわち、アクティブ・フィルタ１０−１のスイッ
チングトランジスタ５は、スイッチング信号ＰＷ１を受
けてオン状態となり、これによって平滑コンデンサＣ１
が充電される。一方、アクティブ・フィルタ１０−２の
スイッチングトランジスタ５は、スイッチング信号ＰＷ
２が供給されずオフ状態を維持し、これによって平滑コ
ンデンサＣ２が放電する。
してスイッチング信号ＰＷ１が生成される。この場合、
図３に示すように、平滑コンデンサＣ１が「充電状態」
となると共に、平滑コンデンサＣ２が「放電状態」とな
る。すなわち、アクティブ・フィルタ１０−１のスイッ
チングトランジスタ５は、スイッチング信号ＰＷ１を受
けてオン状態となり、これによって平滑コンデンサＣ１
が充電される。一方、アクティブ・フィルタ１０−２の
スイッチングトランジスタ５は、スイッチング信号ＰＷ
２が供給されずオフ状態を維持し、これによって平滑コ
ンデンサＣ２が放電する。
【００１６】Ｂモードの動作 このモードでは、クロック信号ＣＬＫの立ち下がりに同
期してスイッチング信号ＰＷ２が生成される。この場
合、上述のＡモードとは逆に、アクティブ・フィルタ１
０−１のスイッチングトランジスタ５がオフ状態を維持
するため、平滑コンデンサＣ１が「放電状態」になる。
一方、アクティブ・フィルタ１０−２のスイッチングト
ランジスタ５は、スイッチング信号ＰＷ２を受けてオン
状態となり、平滑コンデンサＣ２が「充電状態」とな
る。
期してスイッチング信号ＰＷ２が生成される。この場
合、上述のＡモードとは逆に、アクティブ・フィルタ１
０−１のスイッチングトランジスタ５がオフ状態を維持
するため、平滑コンデンサＣ１が「放電状態」になる。
一方、アクティブ・フィルタ１０−２のスイッチングト
ランジスタ５は、スイッチング信号ＰＷ２を受けてオン
状態となり、平滑コンデンサＣ２が「充電状態」とな
る。
【００１７】そして、こうしたモードが繰り返されるこ
とにより、出力系統Ｖ１，Ｖ２（図１参照）のいずれか
一方が「充電状態」となる時に他方が「放電状態」にな
る。つまり、平滑コンデンサＣ１，Ｃ２の充放電タイミ
ングが一致することによって、回路の電流伝送効率が極
めて向上する訳である。さらに、上記モード動作におい
ては、出力系統Ｖ１，Ｖ２に現れる出力電圧がスイッチ
ング信号ＰＷ１，ＰＷ２の各パルス幅に応じてレベル制
御されるので、従来のアクティブ・フィルタように、次
段にＤＣ／ＤＣコンバータを備えることなく、所望の出
力レベルを得ることが可能になる。例えば、スイッチン
グ信号ＰＷ１，ＰＷ２のパルス幅を長くすれば出力レベ
ルが上昇し、パルス幅を短くすればレベル低下する。な
お、このパルス幅は、前述した位相制御信号Ｓｐ１，Ｓ
ｐ２により定まるものであり、基準電圧Ｖｒに対応して
変化する。
とにより、出力系統Ｖ１，Ｖ２（図１参照）のいずれか
一方が「充電状態」となる時に他方が「放電状態」にな
る。つまり、平滑コンデンサＣ１，Ｃ２の充放電タイミ
ングが一致することによって、回路の電流伝送効率が極
めて向上する訳である。さらに、上記モード動作におい
ては、出力系統Ｖ１，Ｖ２に現れる出力電圧がスイッチ
ング信号ＰＷ１，ＰＷ２の各パルス幅に応じてレベル制
御されるので、従来のアクティブ・フィルタように、次
段にＤＣ／ＤＣコンバータを備えることなく、所望の出
力レベルを得ることが可能になる。例えば、スイッチン
グ信号ＰＷ１，ＰＷ２のパルス幅を長くすれば出力レベ
ルが上昇し、パルス幅を短くすればレベル低下する。な
お、このパルス幅は、前述した位相制御信号Ｓｐ１，Ｓ
ｐ２により定まるものであり、基準電圧Ｖｒに対応して
変化する。
【００１８】このように、上述した実施例によれば、全
波整流出力を２系統に分割し、各系統毎に設けられたア
クティブ・フィルタを交互にオンオフ動作させて全波整
流電圧と入力電流とを同相とし、しかも、このオンオフ
動作を指示するスイッチング信号ＰＷ１，ＰＷ２のパル
ス幅を制御して出力電圧レベルを基準電圧Ｖｒに設定す
るから、電流伝送効率を向上させながらも所望の出力電
圧を得ることが可能になっている。
波整流出力を２系統に分割し、各系統毎に設けられたア
クティブ・フィルタを交互にオンオフ動作させて全波整
流電圧と入力電流とを同相とし、しかも、このオンオフ
動作を指示するスイッチング信号ＰＷ１，ＰＷ２のパル
ス幅を制御して出力電圧レベルを基準電圧Ｖｒに設定す
るから、電流伝送効率を向上させながらも所望の出力電
圧を得ることが可能になっている。
【００１９】
【発明の効果】以上説明したように、この発明によれ
ば、各系統毎のスイッチング手段を交互にオンオフ動作
させて全波整流電圧と入力電流とを同相にしつつ、この
オンオフ動作を指示するスイッチング信号のパルス幅を
制御して出力電圧を基準電圧に設定するので、回路の電
流伝送効率が向上すると共に、所望の出力電圧レベルを
得ることができる。
ば、各系統毎のスイッチング手段を交互にオンオフ動作
させて全波整流電圧と入力電流とを同相にしつつ、この
オンオフ動作を指示するスイッチング信号のパルス幅を
制御して出力電圧を基準電圧に設定するので、回路の電
流伝送効率が向上すると共に、所望の出力電圧レベルを
得ることができる。
【図１】 この発明による一実施例の構成を示すブロッ
ク図。
ク図。
【図２】 同実施例おけるクロック信号ＣＬＫとスイッ
チング信号ＰＷ１，ＰＷ２との関係を示す図。
チング信号ＰＷ１，ＰＷ２との関係を示す図。
【図３】 同実施例における動作モードを説明するため
の図。
の図。
【図４】 従来例を説明するための図。
【図５】 従来例を説明するための図。
【図６】 従来例を説明するための図。
５…スイッチングトランジスタ（スイッチング手段）、
１０−１〜１０−２…アクティブ・フィルタ、１２…発
振回路（発振手段）、１３−１〜１３−２…位相制御器
（位相制御手段）、１４−１〜１４−２…比較器（比較
手段）、ＰＷ１，ＰＷ２…スイッチング信号。
１０−１〜１０−２…アクティブ・フィルタ、１２…発
振回路（発振手段）、１３−１〜１３−２…位相制御器
（位相制御手段）、１４−１〜１４−２…比較器（比較
手段）、ＰＷ１，ＰＷ２…スイッチング信号。
─────────────────────────────────────────────────────
【手続補正書】
【提出日】平成４年９月２４日
【手続補正１】
【補正対象書類名】図面
【補正対象項目名】図６
【補正方法】変更
【補正内容】
【図６】
Claims (1)
- 【請求項１】 全波整流出力経路に設けられ、外部から
供給されるスイッチング信号に応じて出力端に並列接続
されるコンデンサを、充電状態あるは放電状態に設定す
るスイッチング手段と、 前記スイッチング手段に供給される入力電流と全波整流
電圧との位相を比較して位相比較信号を発生すると共
に、予め定めておいた基準電圧と前記出力端の出力電圧
とを比較して電圧比較信号を発生する比較手段と、 発振手段から供給される一定周期のパルス信号を、パル
ス幅変調して出力する手段であって、前記位相比較信号
および前記電圧比較信号に従って前記スイッチング信号
を発生する位相制御手段と、 を具備する系統を少なくとも２系統備え、 各系統毎に設けられた前記スイッチング手段を交互にオ
ンオフ動作させて前記全波整流電圧と前記入力電流とを
同相にしつつ、このオンオフ動作を指示する前記スイッ
チング信号のパルス幅を制御して前記出力電圧を前記基
準電圧に設定することを特徴とするアクティブ・フィル
タ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP21050292A JPH0662575A (ja) | 1992-08-06 | 1992-08-06 | アクティブ・フィルタ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP21050292A JPH0662575A (ja) | 1992-08-06 | 1992-08-06 | アクティブ・フィルタ |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0662575A true JPH0662575A (ja) | 1994-03-04 |
Family
ID=16590432
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP21050292A Withdrawn JPH0662575A (ja) | 1992-08-06 | 1992-08-06 | アクティブ・フィルタ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0662575A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007097319A (ja) * | 2005-09-29 | 2007-04-12 | Fuji Electric Device Technology Co Ltd | 交直変換回路 |
-
1992
- 1992-08-06 JP JP21050292A patent/JPH0662575A/ja not_active Withdrawn
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007097319A (ja) * | 2005-09-29 | 2007-04-12 | Fuji Electric Device Technology Co Ltd | 交直変換回路 |
| JP4715429B2 (ja) * | 2005-09-29 | 2011-07-06 | 富士電機システムズ株式会社 | 交直変換回路 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5949229A (en) | Power factor correction circuit having an error signal multiplied by a current signal | |
| JPS62203560A (ja) | 定電流発生器のためのスタ−ト制御回路 | |
| JPS5924442B2 (ja) | パルス幅変調電圧レギユレ−タ−変換器兼パワ−変換器 | |
| TW201436434A (zh) | 用於產生正輸出訊號與負輸出訊號兩者的電力轉換器 | |
| JP2005522177A (ja) | ライン周波数スイッチング・レギュレータ | |
| TWI414921B (zh) | Ｐｗｍ控制器及形成ｐｗｍ控制器之震盪器的方法 | |
| JPH10323028A (ja) | Ｄｃ−ｄｃコンバータ | |
| JP2001069748A (ja) | 力率改善回路 | |
| US5625538A (en) | High power factor power-supply system | |
| JPH0662575A (ja) | アクティブ・フィルタ | |
| JPH11318082A (ja) | 高調波抑制スイッチング電源 | |
| JPH0570193U (ja) | スイッチング電源 | |
| JP2976638B2 (ja) | スイッチング電源 | |
| JPH037066A (ja) | 直流電源装置 | |
| JPS5875472A (ja) | スイツチングレギユレ−タ | |
| JP2568816Y2 (ja) | スイッチング電源 | |
| JP2583479Y2 (ja) | 複数の直流変換装置を並列接続した直流電源装置 | |
| JP4379981B2 (ja) | 電源装置制御回路 | |
| JPH0698542A (ja) | 力率改善回路 | |
| JPH01315265A (ja) | 整流装置 | |
| JP3191756B2 (ja) | スイッチング電源装置 | |
| JPH03190563A (ja) | コンバータの制御回路 | |
| JPS5840431B2 (ja) | ヘンカンキ | |
| JPH0316806B2 (ja) | ||
| JP3063812B2 (ja) | 直流−直流変換器 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 19991102 |