JP4379981B2 - 電源装置制御回路 - Google Patents
電源装置制御回路 Download PDFInfo
- Publication number
- JP4379981B2 JP4379981B2 JP32434499A JP32434499A JP4379981B2 JP 4379981 B2 JP4379981 B2 JP 4379981B2 JP 32434499 A JP32434499 A JP 32434499A JP 32434499 A JP32434499 A JP 32434499A JP 4379981 B2 JP4379981 B2 JP 4379981B2
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- switching element
- signal
- voltage
- output
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Images
Landscapes
- Inverter Devices (AREA)
- Circuit Arrangements For Discharge Lamps (AREA)
Description
【発明の属する技術分野】
本発明は、4つのスイッチング素子をフルブリッジ状に接続して高周波交流を発生し、そのうち1つのスイッチング素子を昇圧するためにチョッパ用のスイッチング素子として兼用し、放電灯点灯等に用いる電源装置において、スイッチング素子のオンオフ制御を同期させ、オンオフの比率を制御する電源装置制御回路に関する。
【0002】
【従来の技術】
放電灯点灯装置などに用いるこの種の電源装置としては、図2に示すような構成のものがある。この電源装置は図示するように平滑コンデンサC1の正極と負極との間に第1のスイッチング素子Q1と第2のスイッチング素子Q2を直列接続した第1の直列回路と、平滑コンデンサC1の正極と負極との間に第3のスイッチング素子Q3と第4のスイッチング素子Q4を直列接続した第2の直列回路とを備え、第1のスイッチング素子Q1と第2のスイッチング素子Q2の接続点と第3のスイッチング素子Q3と第4のスイッチング素子Q4の接続点との間に共振LC負荷回路2を接続してフルブリッジのインバータ回路3を構成し、第1の直列回路の一方のスイッチング素子Q2の両端間にチョッパ用インダクタL1を介して、交流電流ACを全波整流器DBで整流して得られる脈動電源を接続してある。
【0003】
共振LC負荷回路2は、放電灯のような負荷Zと、負荷Zに並列接続されたキャパシタンスC2と、この並列回路に直列に接続されたインダクタL2とで構成される。
【0004】
各スイッチング素子Q1〜Q4は寄生ダイオードD1〜D4が逆並列されたパワーMOSFETからなる。
【0005】
スイッチング素子Q2はチョッパ用スイッチング素子として兼用されており、スイッチング素子Q2のオン時に脈動電源によりインダクタL1に磁気エネルギを蓄積させ、オフ時にその磁気エネルギをインダクタL1、スイッチング素子Q1の寄生ダイオードD1、平滑コンデンサC1、全波整流器DB、インダクタL1の経路で放出させて平滑コンデンサC1を充電するようになっており、脈動電源、インダクタL1、寄生ダイオードD1、平滑コンデンサC1により昇圧チョッパ回路を構成する。
【0006】
ところでフルブリッジを構成するスイッチング素子Q1〜Q4の制御を行う電源装置制御回路1としては図14に示すような発振回路10’と二つの単安定マルチバイブレータ11a,11bを用いたような構成のものが従来使用されている。
【0007】
この従来例の構成では、発振回路10’から二つの単安定マルチバイブレータ11a、11bの動作タイミング制御信号を出力し、この動作タイミング制御信号に応じて二つの単安定マルチバイブレータ11a,11bから出力される出力パルス信号及びノットゲートN1,N2により反転させた出力パルス信号を駆動信号としてスイッチング素子Q1〜Q4のゲートに与えるようになっており、それぞれのスイッチング素子Q1〜Q4のオン時間またはオフ時間を最適に制御することにより電源装置の制御を行っている。
【0008】
【発明が解決しようとする課題】
前記のような構成の電源装置制御回路1では、回路規模が大きくなるという問題がある。また、これらの構成の回路をIC化する場合、発振回路10’と二つの単安定マルチバイブレータ回路11a,11bのそれぞれにコンデンサが外付け部品として必要になる。
【0009】
これらのコンデンサは制御において重要な要因になるため、ばらつきが少ない高精度なコンデンサが必要になり、コストが高くなるという問題がある。
【0010】
本発明は、前記の問題点に鑑みて為されたもので、その目的とするところは、単安定マルチバイブレータを用いることなく、比較器とアンド回路を用いることで従来と同様な制御を可能とし、IC化する際の外付け部品数を削減し、コストの低減が図れる電源装置制御回路を提供することにある。
【0011】
【課題を解決するための手段】
請求項1の発明では、平滑コンデンサの正極と負極との間に第1のスイッチング素子と第2のスイッチング素子を直列接続した第1の直列回路と、前記平滑コンデンサの正極と負極との間に第3のスイッチング素子と第4のスイッチング素子を直列接続した第2の直列回路とを備え、前記第1のスイッチング素子と前記第2のスイッチング素子の接続点と、前記第3のスイッチング素子と第4のスイッチング素子の接続点との間に共振LC負荷回路を接続してフルブリッジ構成とし、前記第1のスイッチング素子と前記第4のスイッチング素子がブリッジの対角に位置するとともに前記第2のスイッチング素子と前記第3のスイッチング素子がブリッジの対角に位置し、前記第1の直列回路の一方のスイッチング素子の両端間にチョッパ用インダクタを介して交流電流を整流した脈動電源を接続した電源装置に用いられ、前記脈動電源が接続されているスイッチング素子とその対角に位置する前記第2の直列回路のスイッチング素子のオンするタイミングが同時で、且つ前記第1のスイッチング素子と前記第2のスイッチング素子及び前記第3のスイッチング素子と前記第4のスイッチング素子をそれぞれ交互にオンオフする電源装置制御回路において、三角波形信号と、該三角波形信号の立ち上がり期間と立ち下がり期間とで異なる論理値を設定した二値化信号を出力する発振回路と、前記三角波形信号と任意の第1の基準電圧とを比較する第1の比較器と、該第1の比較器の出力信号と前記発振回路の二値化信号との論理積を取る第1のアンド回路と、前記三角波形信号と任意の第2の基準電圧とを比較する第2の比較器と、該第2の比較器の出力信号と前記発振回路の二値化信号との論理積を取る第2のアンド回路と、前記平滑コンデンサの電圧を検出し、該検出電圧に応じた電流に変換する電圧電流変換回路と、該電圧電流変換回路の出力電流に応じて前記第1、第2の基準電圧を可変させる電流電圧変換回路とを備え、前記第1の基準電圧と前記第2の基準電圧を調整することにより、前記平滑コンデンサの電圧に応じたオンデューティを持ち、ブリッジの対角に位置するスイッチング素子のオン時間を調節する出力パルス信号を前記第1及び第2のアンド回路より出力することを特徴とする。
【0018】
請求項2の発明では、請求項1の発明において、前記電圧電流変換回路の出力電流から任意の電流値を引くオフセット引き算回路を付加したことを特徴とする。
【0019】
請求項3の発明では、請求項1又は2の発明において、前記電圧電流変換回路の出力電流を増幅するゲイン回路と、前記発振回路の周波数を設定するモード設定回路とを付加し、周波数に応じて前記ゲイン回路の増幅率を変化させることを特徴とする。
【0020】
請求項4の発明において、平滑コンデンサの正極と負極との間に第1のスイッチング素子と第2のスイッチング素子を直列接続した第1の直列回路と、前記平滑コンデンサの正極と負極との間に第3のスイッチング素子と第4のスイッチング素子を直列接続した第2の直列回路とを備え、前記第1のスイッチング素子と前記第2のスイッチング素子の接続点と、前記第3のスイッチング素子と第4のスイッチング素子の接続点との間に共振LC負荷回路を接続してフルブリッジ構成とし、前記第1のスイッチング素子と前記第4のスイッチング素子がブリッジの対角に位置するとともに前記第2のスイッチング素子と前記第3のスイッチング素子がブリッジの対角に位置し、前記第1の直列回路の一方のスイッチング素子の両端間にチョッパ用インダクタを介して交流電流を整流した脈動電源を接続した電源装置に用いられ、前記脈動電源が接続されているスイッチング素子とその対角に位置する前記第2の直列回路のスイッチング素子のオンするタイミングが同時で、且つ前記第1のスイッチング素子と前記第2のスイッチング素子及び前記第3のスイッチング素子と前記第4のスイッチング素子をそれぞれ交互にオンオフする電源装置制御回路において、三角波形信号と、該三角波形信号の立ち上がり期間と立ち下がり期間とで異なる論理値を設定した二値化信号を出力する発振回路と、前記三角波形信号と任意の第1の基準電圧とを比較する第1の比較器と、該第1の比較器の出力信号と前記発振回路の二値化信号との論理積を取る第1のアンド回路と、前記三角波形信号と任意の第2の基準電圧とを比較する第2の比較器と、該第2の比較器の出力信号と前記発振回路の二値化信号との論理積を取る第2のアンド回路とを備え、前記第1の基準電圧と前記第2の基準電圧を調整することにより、ブリッジの対角に位置するスイッチング素子のオン時間を調節する出力パルス信号を前記第1及び第2のアンド回路より出力し、前記平滑コンデンサの電圧と任意の電圧とを比較する第3の比較器と、該第3の比較器の出力信号をセット信号とし、前記発振回路の二値化信号をリセット信号とするRSラッチ回路と、該RSラッチ回路の出力と前記チョッパ用インダクタを介して前記脈動電源が接続されるチョッパ兼用のスイッチング素子用の出力パルス信号との論理積をとる第3のアンド回路とを付加し、該第3のアンド回路の出力をチョッパ兼用の前記スイッチング素子をオンオフする駆動信号とすることを特徴とする。
【0021】
【発明の実施の形態】
以下、本発明を実施形態に基づいて説明する。
【0022】
(参考例1)
本参考例の電源装置制御回路1は図2に示す電源装置に対応させたもので、図1に回路図を示す。
【0023】
図2に示す電源装置の構成は従来の技術において説明したので、ここでは説明を省略する。
【0024】
さて本参考例の電源装置制御回路1は、三角波形信号と二値化信号を出力する発振回路10と、該発振回路10の三角波形信号と第1の基準電圧Vref1とを比較する第1の比較器12aと、この比較器12aの出力と発振回路10の二値化信号の論理積をとる第1のアンド回路13aと、発振回路10の三角波形信号と第2の基準電圧Vref2とを比較する第2の比較器12bと、この比較器12bの出力と発振回路10の二値化信号の論理積をとる第2のアンド回路113bと、アンド回路13aの出力パルス信号を反転するノットゲートN1と、アンド回路13bの出力パルス信号を反転するノットゲートN2とで構成される。
【0025】
アンド回路13aの出力パルス信号はスイッチング素子Q1の駆動信号となり、その反転信号はスイッチング素子Q2の駆動信号となる。またアンド回路13bの出力パルス信号はスイッチング素子Q4の駆動信号となり、その反転信号はスイッチング素子Q3の駆動信号となる。
【0026】
ここで両比較器12a,12bは共に三角波形信号の立ち上がり時の検出を第1及び第2の基準電圧Vref1、Vref2との比較によって行い、三角波形信号の電圧が基準電圧Vref1、Vref2を越えたときにその出力を反転するが、三角波形信号の立ち下がり時の検出は、三角波形信号の下限値より高い電圧で反転するようなヒステリシスを持っており、立ち上がり時のチャタリングを防止し、立ち下がり時は発振回路10の二値化信号と論理積をとるためスイッチング素子Q1〜Q4の制御には意味がなく、従ってヒステリシスの精度等は特に必要なく、簡易なヒステリシス回路でよい。
【0027】
図3は電源装置制御回路1の動作波形を示しており、同図(a)は発振回路10が出力する三角波形信号を示し、同図(b)は三角波形信号の立ち上がり時には”H”を、立ち下がり時には”L”を出力する二値化信号を示し、同図(c)は比較器12aの出力を示し、同図(d)はアンド回路13aの出力を示し、同図(e)は比較器12bの出力を示し、同図(f)はアンド回路13bの出力を示している。
【0028】
ここで図3(a)で示すように基準電圧Vref1、Vref2は共に発振回路10の三角波形信号の上限値と下限値の間にあり、比較器12a,12bは三角波形信号のレベルが基準電圧Vref1,Vref2より下にあるとき、その出力を”H”とし、この比較器12a,12bの各出力と発振回路10の二値化信号の論理積をアンド回路13a,13bで取ることにより、立ち上がりが同期し、デューティが異なり、周波数が同じ出力パルス信号を図3(d)(f)に示すように得ることができるのである。
【0029】
これらの出力パルス信号を図2に示すインバータ回路3のフルブリッジ構成の一方の対角に位置する対のスイッチング素子Q1,Q4の駆動信号とし、その出力パルス信号をノットゲートN1,N2で反転させた反転信号をフルブリッジの他方の対角に位置するスイッチング素子Q2,Q3の駆動信号とし、これらの駆動信号により電源装置を制御するのである。
(参考例2)
本参考例は前記参考例1の電源装置制御回路1の構成を用いたもので、本参考例では図4(a)に示すように発振回路10の三角波形信号の立ち上がりと立ち下がりの比率(デューティ)を調節して、電源装置において必要とされるスイッチング素子Q1〜Q4の最大デューティと同じに設定する点に特徴がある。つまりこのように発振回路10の三角波形信号を調整して上限リミットを設定することにより、比較器12a,12bの基準電圧Vref1,Vref2が三角波形信号の上限値の電圧以上になっても発振回路10の二値化信号(図4(b))と論理積を取るアンド回路13a,13bの出力パルス信号、つまり駆動信号は最大デューティ以上のデューティにはならず、インバータ回路3のスイッチング素子Q1〜Q4に過剰なオン時間が設定されて、過剰な電流が流れたり、過剰な電圧がかからないように回路保護を図ることができるのである。
【0030】
尚本参考例の電源装置制御回路1の回路構成は参考例1と同じであるので、図1を参照し、ここでは図示しない。
(参考例3)
本参考例の電源装置制御回路1は図5に示す発振回路10を備えたものである。この発振回路10は電流源20と、コンデンサC0と、該コンデンサC0を充電するためのカレントミラー回路からなる充電回路21と、コンデンサC0の電荷を放電させるためのカレントミラー回路からなる放電回路22と、放電回路22の制御を行うための比較器23等から構成される。
【0031】
充電回路21は電流源20によって決まる電流によりコンデンサC0を定電流充電する。一方このコンデンサC0の電圧は比較器23の抵抗R1,R2の分圧電圧で設定される基準電圧と比較され、比較器23は基準電圧をコンデンサC0の電圧が越えるまで、その出力を”L”に維持する。従ってこの充電期間中はトランジスタTr1のオフ状態が維持されて所定の電圧Vcが基準電圧として比較器23の反転入力端に印加される。
【0032】
一方比較器23の”L”出力はノットゲートN3により反転され、放電回路22の動作を制御するトランジスタTr2のベースに入力し該トランジスタTr2をオンさせる。これにより放電回路22のトランジスタTr3,Tr4のベース電流をバイパスし、放電回路22の動作を停止状態に保持する。
【0033】
そしてコンデンサC0の電圧が前記基準電圧を越えると比較器23は出力を”L”から”H”に反転する。そのためトランジスタTr1がオンして比較器23の反転入力端には前記所定電圧Vcを抵抗R1,R2で分圧した電圧が基準電圧として印加される。一方トランジスタTr2もオフするため、放電回路22が動作してコンデンサC0を放電させる。この際放電回路22を構成するカレントミラー回路の働きにより放電電流は一定となる。
【0034】
やがてコンデンサC0の電圧が放電により低くなって抵抗分圧により設定された前記基準電圧を下回ると、比較器23はその出力を”H”から”L”に反転する。この反転により放電回路22の動作が停止してコンデンサC0は充電回路21により充電されることになる。一方比較器23の基準電圧は所定の電圧Vcに戻ることになる。
【0035】
以上の動作が以後繰り返されることにより、コンデンサC0の電圧が発振回路10の三角波形信号として出力される。一方三角波形信号の立ち上がりに対して比較器23の出力は”L”で、逆に立ち下がりに対して”L”であるため、ノットゲートN3の反転出力が発振回路10の二値化信号として出力される。
【0036】
ここで三角波形信号の上限値、下限値を変えず、つまり比較器23の基準電圧を変えることなく、また充電電流と放電電流の比率も変えずに充電電流、放電電流を変化させると、三角波形信号の振幅とデューティを変えずに周波数だけを変化させることができる。
【0037】
従ってこの発振回路10を図1の発振回路10として用いると、立ち上がりエッジが揃った駆動信号の周波数を、デューティを一定に保ったまま変化させることができるのである。
(参考例4)
本参考例は、例えば前記参考例3の発振回路10において、三角波形信号の下限値及びコンデンサC0の充電電流、放電電流を変化させず、比較器23の基準値を変えて三角波形信号の上限値(或いは下限値)のみを変化させるようにしたものである。
【0038】
尚本参考例に用いる発振回路10の構成は図5を参照し、その他の構成は図1を参照する。
【0039】
而して本参考例によれば、発振回路10の三角波形信号の上限値を図6(a)に示すよう変化(破線で示す)させることで周波数を変化させることができ、このような三角波形信号を出力する発振回路10を図1の回路に用いると図6(b)に示すようにエッジが揃った駆動信号の周波数を、オン時間を一定に保ったまま変化させることができるのである。尚図6(a)のVrefは図1における電源装置制御回路1の比較器12a或いは12bの基準電圧を示す。
(参考例5)
本参考例は、例えば前記参考例3の発振回路10において、三角波形信号の下限値、上限値及びコンデンサC0の充電電流を変化させず、放電電流のみを変化させるようにしたものである。尚本参考例に用いる発振回路10の構成は図5を参照し、その他の構成は図1を参照する。
【0040】
而して本参考例によれば、発振回路10の三角波形信号を図7(a)に示すように実線の状態から破線の状態のように変化させることができ、このような三角波形信号を出力する発振回路10を図1の回路に用いると、図7(b)に示すように立ち上がりエッジが揃った駆動信号の周波数を、オン時間を一定に保ったまま変化させることができる。尚図7(a)のVrefは図1における電源装置制御回路1の比較器12a又は12bの基準電圧を示す。
(実施形態1)
本実施形態の電源装置制御回路1は、基本的には図2で示したフルブリッジ構成のインバータ回路3と同じ構成のインバータ回路3からなる電源装置に用いるものであって、図8に示すようにフルブリッジのインバータ回路3を構成する各スイッチング素子Q1〜Q4に駆動信号を与えるようになっているが、平滑コンデンサC1の電圧Vdcを検出して電流に変換する電圧電流変換回路14と、その変換された電流分に応じて後述のように電圧変換する電流電圧変換回路15とを制御回路1’に付加したものである。制御回路1’は図1に示す電源装置制御回路1の回路に準ずるもので、本実施形態では前記両変換回路14,15を付加することで電源装置制御回路1を構成する。
【0041】
図9は電圧電流変換回路14及び電流電圧変換回路15の具体回路図であり、電圧電流変換回路14は平滑コンデンサC1の両端電圧Vdcをカレントミラー回路の一次側に設けたトランジスタTr11のベースに印加して平滑コンデンサC1の両端電圧Vdcに対応したベース電流をトランジスタTr11のベースに流す。これにより、ベース電流に対応してトランジスタTr11により増幅された電流が電圧電流変換回路15に一次側に流れ、この一次側に対応し電圧電流変換回路15の二次側の電流が電流電圧変換回路15のカレントミラー回路の1次側の電流として流れ、更にこの電流に対応する電流が電流電圧変換回路152次側のトランジスタTr12に抵抗R3を介して引き込まれる。そのためトランジスタTr12に並列に接続している抵抗R4の両端電圧は変化することになる。この両端電圧を制御回路1’内の比較器12a、12b<図2参照>の基準電圧Vrefに用いることで、駆動信号(出力パルス信号)のオンデューティが変化し、その結果スイッチング素子Q1〜Q4のオン時間が変化する。一方平滑コンデンサC1の電圧はチョッパ用として用いられるスイッチング素子Q2のオン時間に応じて決められるため、本構成をとることによりフィードバック制御が働き平滑コンデンサC1の電圧の変動を小さくすることができるのである。
(実施形態2)
本実施形態の電源装置制御回路1は、図10に示すようインバータ回路3の平滑コンデンサC1の電圧Vdcを検出して電流に変化する電圧電流変換回路14と、その変換された電流分を電圧に変換する電流電圧変換回路15と、電圧電流変換回路14で変換された電流分から任意の電流値をオフセット分として引くオフセット引き算回路16とを制御回路1’に付加して構成される。
【0042】
尚インバータ回路3の構成は図2の回路構成に準じ、また制御回路1’は図1の電源装置制御回路1の回路に準ずる。
【0043】
図11は電圧電流変換回路14及び電流電圧変換回路15及びオフセット引き算回路16の具体回路を示しており、電圧電流変換回路14及び電流電圧変換回路15の構成は参考例5と同じであるが、オフセット引き算回路16を加えることで次のような動作を為す。
【0044】
つまり平滑コンデンサC1の電圧をVdcとし、そのときの変動がΔVdcであるとすると、一般にVdc≫ΔVdcという関係が成り立つ。ここで参考例5と同様に電圧電流変換をし、更にその変換された電流を電圧電流変換して、実施形態1と同様に電源装置制御回路1の比較器12a,12bの基準電圧Vrefにすると、平滑コンデンサC1ではVdc+ΔVdcの平滑を行なうため、ダイナミックレンジが広くとれず、精度が上がらない。
【0045】
そこで、本実施形態ではオフセット引き算回路16により電圧Vdcに相当する電流成分を引き、ΔVdcをフルスケールになるようにし、ダイナミックレンジを上げて制御することにより精度を向上させるようになっている。
【0046】
(実施形態3)
本実施形態の電源装置制御回路6は、図12に示すように制御回路1’と、制御回路1’内の発振回路10を予め設定した発振状態となるように周波数等を決めるモード設定回路17と、インバータ回路3の平滑コンデンサC1の電圧Vdcを検出して電流に変化する電圧電流変換回路14と、その変換された電流分をモード設定回路17からの信号に応じて増幅率を変えて増幅するゲイン回路18と、ゲイン回路18からの出力電流に応じて実施形態1と同様に電圧変換を行う電流電圧変換回路15と、電圧電流変換回路14で変換された電流成分から実施形態2と同様に任意の電流値をオフセット分として引くオフセット引き算回路16とで構成されている。
【0047】
尚インバータ回路3の構成は図2の回路構成に準じ、また制御回路1’は図1の電源装置制御回路1の回路に準ずる。
【0048】
さて一般的に放電灯点灯回路などに用いられる電源装置では点灯状態に応じて発振周波数を変えたりすることがある。この場合、電源装置制御回路1の制御回路1’ではモード設定回路17によって周波数変更が為され、同時にスイッチング素子Q1〜Q4のオンデューティも変化させる。このときゲイン回路18により各周波数に応じた増幅率(ゲイン)を設定し、平滑コンデンサC1の電圧Vdcに応じたオンデューティの変化する割合を変えるのである。つまり本実施形態ではより自由度が高い制御が可能となっている。
(実施形態4)
本実施形態の電源装置制御回路1は図13に示すようにインバータ回路3の平滑コンデンサC1の電圧Vdcと任意の電圧V0を比較する比較器19とその比較器19の出力をセット信号として制御回路1’内の発振回路10から出力される二値化信号をリセット信号とするRSラッチ回路FとRSラッチ回路FのQ出力とチョッパ兼用のスイッチング素子(図示例の場合Q2)をオンオフする駆動信号との論理積をとるアンド回路12cとを制御回路1’に付加して構成される。
【0049】
尚インバータ回路3の構成は図2の回路構成に準じ、また制御回路1’は図1の電源装置制御回路1の回路に準ずる。
【0050】
以上のように構成することでインバータ回路3の平滑コンデンサC1の電圧Vdcが任意の電圧V0より高くなるとRSラッチ回路Fがセットされスイッチング素子Q2をオフにして平滑コンデンサC1の電圧Vdcが下がるように制御が働く。ここで平滑コンデンサC1の電圧Vdcが任意の電圧V0より下がってもRSラッチ回路Fにより一周期はその状態が保持されているので、立ち上がり異なるタイミングで出力されることがなく、フルブリッジ構成のインバータ回路3が進相になることがなく、また平滑コンデンサC1の電圧Vdcが任意の電圧V0以上になると出力パルス信号(駆動信号)の出力が止まるようなるため、平滑コンデンサC1の電圧Vdcが任意の電圧V0と等しくなるように制御が働くのである。
【0051】
【発明の効果】
請求項1の発明は、平滑コンデンサの正極と負極との間に第1のスイッチング素子と第2のスイッチング素子を直列接続した第1の直列回路と、前記平滑コンデンサの正極と負極との間に第3のスイッチング素子と第4のスイッチング素子を直列接続した第2の直列回路とを備え、前記第1のスイッチング素子と前記第2のスイッチング素子の接続点と、前記第3のスイッチング素子と第4のスイッチング素子の接続点との間に共振LC負荷回路を接続してフルブリッジ構成とし、前記第1のスイッチング素子と前記第4のスイッチング素子がブリッジの対角に位置するとともに前記第2のスイッチング素子と前記第3のスイッチング素子がブリッジの対角に位置し、前記第1の直列回路の一方のスイッチング素子の両端間にチョッパ用インダクタを介して交流電流を整流した脈動電源を接続した電源装置に用いられ、前記脈動電源が接続されているスイッチング素子とその対角に位置する前記第2の直列回路のスイッチング素子のオンするタイミングが同時で、且つ前記第1のスイッチング素子と前記第2のスイッチング素子及び前記第3のスイッチング素子と前記第4のスイッチング素子をそれぞれ交互にオンオフする電源装置制御回路において、三角波形信号と、該三角波形信号の立ち上がり期間と立ち下がり期間とで異なる論理値を設定した二値化信号を出力する発振回路と、前記三角波形信号と任意の第1の基準電圧とを比較する第1の比較器と、該第1の比較器の出力信号と前記発振回路の二値化信号との論理積を取る第1のアンド回路と、前記三角波形信号と任意の第2の基準電圧とを比較する第2の比較器と、該第2の比較器の出力信号と前記発振回路の二値化信号との論理積を取る第2のアンド回路と、前記平滑コンデンサの電圧を検出し、該検出電圧に応じた電流に変換する電圧電流変換回路と、該電圧電流変換回路の出力電流に応じて前記第1、第2の基準電圧を可変させる電流電圧変換回路とを備え、前記第1の基準電圧と前記第2の基準電圧を調整することにより、前記平滑コンデンサの電圧に応じたオンデューティを持ち、ブリッジの対角に位置するスイッチング素子のオン時間を調節する出力パルス信号を前記第1及び第2のアンド回路より出力するので、従来のように高精度なコンデンサを必要とすることなく、しかも外付け部品数を削減できるためコストの低減が図れる上にIC化する場合にも有利であり、しかも精度良く制御が行えるという効果がある。
【0057】
また、前記平滑コンデンサの電圧に応じたオンデューティを持つ前記出力パルス信号を出力するので、チョッパ兼用のスイッチング素子に対してフィードバック制御が働いて平滑コンデンサの電圧の変動を小さくすることができる。
【0058】
請求項2の発明は、請求項1の発明において、前記電圧電流変換回路の出力電流から任意の電流値を引くオフセット引き算回路を付加したので、電圧電流変換回路のダイナミックレンジを広くすることができる。
【0059】
請求項3の発明は、請求項1又は2の発明において、前記電圧電流変換回路の出力電流を増幅するゲイン回路と、前記発振回路の周波数を設定するモード設定回路とを付加し、周波数に応じて前記ゲイン回路の増幅率を変化させるので、平滑コンデンサの電圧に応じてオンデューティの変化する割合を変えることができる、その結果自由度の高い制御が可能となる。
【0060】
請求項4の発明は、平滑コンデンサの正極と負極との間に第1のスイッチング素子と第2のスイッチング素子を直列接続した第1の直列回路と、前記平滑コンデンサの正極と負極との間に第3のスイッチング素子と第4のスイッチング素子を直列接続した第2の直列回路とを備え、前記第1のスイッチング素子と前記第2のスイッチング素子の接続点と、前記第3のスイッチング素子と第4のスイッチング素子の接続点との間に共振LC負荷回路を接続してフルブリッジ構成とし、前記第1のスイッチング素子と前記第4のスイッチング素子がブリッジの対角に位置するとともに前記第2のスイッチング素子と前記第3のスイッチング素子がブリッジの対角に位置し、前記第1の直列回路の一方のスイッチング素子の両端間にチョッパ用インダクタを介して交流電流を整流した脈動電源を接続した電源装置に用いられ、前記脈動電源が接続されているスイッチング素子とその対角に位置する前記第2の直列回路のスイッチング素子のオンするタイミングが同時で、且つ前記第1のスイッチング素子と前記第2のスイッチング素子及び前記第3のスイッチング素子と前記第4のスイッチング素子をそれぞれ交互にオンオフする電源装置制御回路において、三角波形信号と、該三角波形信号の立ち上がり期間と立ち下がり期間とで異なる論理値を設定した二値化信号を出力する発振回路と、前記三角波形信号と任意の第1の基準電圧とを比較する第1の比較器と、該第1の比較器の出力信号と前記発振回路の二値化信号との論理積を取る第1のアンド回路と、前記三角波形信号と任意の第2の基準電圧とを比較する第2の比較器と、該第2の比較器の出力信号と前記発振回路の二値化信号との論理積を取る第2のアンド回路とを備え、前記第1の基準電圧と前記第2の基準電圧を調整することにより、ブリッジの対角に位置するスイッチング素子のオン時間を調節する出力パルス信号を前記第1及び第2のアンド回路より出力し、前記平滑コンデンサの電圧と任意の電圧とを比較する第3の比較器と、該第3の比較器の出力信号をセット信号とし、前記発振回路の二値化信号をリセット信号とするRSラッチ回路と、該RSラッチ回路の出力と前記チョッパ用インダクタを介して前記脈動電源が接続されるチョッパ兼用のスイッチング素子用の出力パルス信号との論理積をとる第3のアンド回路とを付加し、該第3のアンド回路の出力をチョッパ兼用の前記スイッチング素子をオンオフする駆動信号とするので、従来のように高精度なコンデンサを必要とすることなく、しかも外付け部品数を削減できるためコストの低減が図れる上にIC化する場合にも有利であり、しかも精度良く制御が行えるという効果がある。また、チョッパ動作による昇圧電圧が任意の電圧以上になると出力パルス信号の出力を直ちに停止させ、一周期の期間はRSラッチ回路によりその状態を保持し、平滑コンデンサの電圧が任意の電圧以下になっても出力パルスを再び出力しないことで、出力パルスの立ち上がりのタイミングを常に一定に保つことができる。
【図面の簡単な説明】
【図1】 本発明の参考例1の回路図である。
【図2】 同上を用いる電源装置の回路図である。
【図3】 同上の動作説明用タイミングチャートである。
【図4】 本発明の参考例2の動作説明用タイミングチャートである。
【図5】 本発明の参考例3に用いる発振回路の回路図である。
【図6】 本発明の参考例4の動作説明用タイミングチャートである。
【図7】 本発明の参考例5の動作説明用タイミングチャートである。
【図8】 本発明の実施形態1を用いる電源装置の回路図である。
【図9】 同上の要部の回路図である。
【図10】 本発明の実施形態2を用いる電源装置の回路図である。
【図11】 同上の要部の回路図である。
【図12】 本発明の実施形態3を用いる電源装置の回路図である。
【図13】 本発明の実施形態4を用いる電源装置の回路図である。
【図14】 従来例の回路図である。
【符号の説明】
1 電源装置制御回路
10 発振回路
12a、12b 比較器
13a,13b アンド回路
N1,N2 ノットゲート
Vref1,Vref2 基準電圧
Claims (4)
- 平滑コンデンサの正極と負極との間に第1のスイッチング素子と第2のスイッチング素子を直列接続した第1の直列回路と、前記平滑コンデンサの正極と負極との間に第3のスイッチング素子と第4のスイッチング素子を直列接続した第2の直列回路とを備え、前記第1のスイッチング素子と前記第2のスイッチング素子の接続点と、前記第3のスイッチング素子と第4のスイッチング素子の接続点との間に共振LC負荷回路を接続してフルブリッジ構成とし、前記第1のスイッチング素子と前記第4のスイッチング素子がブリッジの対角に位置するとともに前記第2のスイッチング素子と前記第3のスイッチング素子がブリッジの対角に位置し、前記第1の直列回路の一方のスイッチング素子の両端間にチョッパ用インダクタを介して交流電流を整流した脈動電源を接続した電源装置に用いられ、前記脈動電源が接続されているスイッチング素子とその対角に位置する前記第2の直列回路のスイッチング素子のオンするタイミングが同時で、且つ前記第1のスイッチング素子と前記第2のスイッチング素子及び前記第3のスイッチング素子と前記第4のスイッチング素子をそれぞれ交互にオンオフする電源装置制御回路において、三角波形信号と、該三角波形信号の立ち上がり期間と立ち下がり期間とで異なる論理値を設定した二値化信号を出力する発振回路と、前記三角波形信号と任意の第1の基準電圧とを比較する第1の比較器と、該第1の比較器の出力信号と前記発振回路の二値化信号との論理積を取る第1のアンド回路と、前記三角波形信号と任意の第2の基準電圧とを比較する第2の比較器と、該第2の比較器の出力信号と前記発振回路の二値化信号との論理積を取る第2のアンド回路と、前記平滑コンデンサの電圧を検出し、該検出電圧に応じた電流に変換する電圧電流変換回路と、該電圧電流変換回路の出力電流に応じて前記第1、第2の基準電圧を可変させる電流電圧変換回路とを備え、前記第1の基準電圧と前記第2の基準電圧を調整することにより、前記平滑コンデンサの電圧に応じたオンデューティを持ち、ブリッジの対角に位置するスイッチング素子のオン時間を調節する出力パルス信号を前記第1及び第2のアンド回路より出力することを特徴とする電源装置制御回路。
- 前記電圧電流変換回路の出力電流から任意の電流値を引くオフセット引き算回路を付加したことを特徴とする請求項1記載の電源装置制御回路。
- 前記電圧電流変換回路の出力電流を増幅するゲイン回路と、前記発振回路の周波数を設定するモード設定回路とを付加し、周波数に応じて前記ゲイン回路の増幅率を変化させることを特徴とする請求項1又は2記載の電源装置制御回路。
- 平滑コンデンサの正極と負極との間に第1のスイッチング素子と第2のスイッチング素子を直列接続した第1の直列回路と、前記平滑コンデンサの正極と負極との間に第3のスイッチング素子と第4のスイッチング素子を直列接続した第2の直列回路とを備え、前記第1のスイッチング素子と前記第2のスイッチング素子の接続点と、前記第3のスイッチング素子と第4のスイッチング素子の接続点との間に共振LC負荷回路を接続してフルブリッジ構成とし、前記第1のスイッチング素子と前記第4のスイッチング素子がブリッジの対角に位置するとともに前記第2のスイッチング素子と前記第3のスイッチング素子がブリッジの対角に位置し、前記第1の直列回路の一方のスイッチング素子の両端間にチョッパ用インダクタを介して交流電流を整流した脈動電源を接続した電源装置に用いられ、前記脈動電源が接続されているスイッチング素子とその対角に位置する前記第2の直列回路のスイッチング素子のオンするタイミングが同時で、且つ前記第1のスイッチング素子と前記第2のスイッチング素子及び前記第3のスイッチング素子と前記第4のスイッチング素子をそれぞれ交互にオンオフする電源装置制御回路において、三角波形信号と、該三角波形信号の立ち上がり期間と立ち下がり期間とで異なる論理値を設定した二値化信号を出力する発振回路と、前記三角波形信号と任意の第1の基準電圧とを比較する第1の比較器と、該第1の比較器の出力信号と前記発振回路の二値化信号との論理積を取る第1のアンド回路と、前記三角波形信号と任意の第2の基準電圧とを比較する第2の比較器と、該第2の比較器の出力信号と前記発振回路の二値化信号との論理積を取る第2のアンド回路とを備え、前記第1の基準電圧と前記第2の基準電圧を調整することにより、ブリッジの対角に位置するスイッチング素子のオン時間を調節する出力パルス信号を前記第1及び第2のアンド回路より出力し、前記平滑コンデンサの電圧と任意の電圧とを比較する第3の比較器と、該第3の比較器の出力信号をセット信号とし、前記発振回路の二値化信号をリセット信号とするRSラッチ回路と、該RSラッチ回路の出力と前記チョッパ用インダクタを介して前記脈動電源が接続されるチョッパ兼用のスイッチング素子用の出力パルス信号との論理積をとる第3のアンド回路とを付加し、該第3のアンド回路の出力をチョッパ兼用の前記スイッチング素子をオンオフする駆動信号とすることを特徴とする電源装置制御回路。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP32434499A JP4379981B2 (ja) | 1999-11-15 | 1999-11-15 | 電源装置制御回路 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP32434499A JP4379981B2 (ja) | 1999-11-15 | 1999-11-15 | 電源装置制御回路 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2001145372A JP2001145372A (ja) | 2001-05-25 |
JP4379981B2 true JP4379981B2 (ja) | 2009-12-09 |
Family
ID=18164744
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP32434499A Expired - Lifetime JP4379981B2 (ja) | 1999-11-15 | 1999-11-15 | 電源装置制御回路 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4379981B2 (ja) |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP4574641B2 (ja) * | 2001-09-21 | 2010-11-04 | ミネベア株式会社 | 液晶表示ユニット |
JP2010165560A (ja) * | 2009-01-15 | 2010-07-29 | Tdk-Lambda Corp | インバータ回路 |
-
1999
- 1999-11-15 JP JP32434499A patent/JP4379981B2/ja not_active Expired - Lifetime
Also Published As
Publication number | Publication date |
---|---|
JP2001145372A (ja) | 2001-05-25 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US5592128A (en) | Oscillator for generating a varying amplitude feed forward PFC modulation ramp | |
US10158289B2 (en) | DC/DC converter | |
US6269012B1 (en) | Energy efficient power supply with light-load detection | |
JP2675509B2 (ja) | 力率補正回路 | |
JP2016152679A (ja) | スイッチング電源回路および力率改善回路 | |
KR100697805B1 (ko) | 의사 공진 방식 스위칭 전원 장치 및 이를 이용한 의사공진 방식 스위칭 전원 회로 | |
US8634210B2 (en) | DC-DC converter including switching frequency control circuit | |
KR20090011715A (ko) | 컨버터 및 그 구동 방법 | |
KR0154818B1 (ko) | 공진형 콘버터 제어 시스템 | |
JP4339129B2 (ja) | スイッチ・モード電源 | |
US6262542B1 (en) | Electronic ballast system | |
JPH04217869A (ja) | 電源装置 | |
JP2007295800A (ja) | 電源回路 | |
JP4379981B2 (ja) | 電源装置制御回路 | |
JP2655673B2 (ja) | 電源装置 | |
JP4301867B2 (ja) | 高周波加熱装置のインバータ電源制御回路 | |
JP3488709B2 (ja) | スイッチング電源装置 | |
JP3252540B2 (ja) | インバータ装置 | |
JP2742461B2 (ja) | インバータ装置 | |
JPH04217861A (ja) | スイッチング電源装置 | |
JP2742412B2 (ja) | インバータ装置 | |
JP2688436B2 (ja) | インバータ装置 | |
JP2655674B2 (ja) | 電源装置 | |
JP2556731B2 (ja) | 無停電電源装置の出力波形制御回路 | |
JPS62281769A (ja) | 定電流大電力用トランジスタ・インバータ |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20051114 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20090407 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20090608 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20090901 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20090914 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121002 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121002 Year of fee payment: 3 |