JPH0659091B2 - 同期信号発生回路 - Google Patents
同期信号発生回路Info
- Publication number
- JPH0659091B2 JPH0659091B2 JP62132908A JP13290887A JPH0659091B2 JP H0659091 B2 JPH0659091 B2 JP H0659091B2 JP 62132908 A JP62132908 A JP 62132908A JP 13290887 A JP13290887 A JP 13290887A JP H0659091 B2 JPH0659091 B2 JP H0659091B2
- Authority
- JP
- Japan
- Prior art keywords
- level
- sync signal
- signal generation
- pulse
- waveform
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Television Systems (AREA)
- Synchronizing For Television (AREA)
Description
【発明の詳細な説明】 （産業上の利用分野） 本発明は映像機器の同期信号発生回路に関する。
（従来の技術） テレビカメラやテレビモニタ等２次元の情報を１次元の
時系列信号として扱う映像機器では、物体の明暗等を振
幅の大小で表わす映像情報のほかに、物体の位置を特定
するための同期信号が必要である。このためＮＴＳＣや
ＰＡＬなどのテレビジョン標準方式では、第４図（ａ）
に示すように映像信号のブランキング期間中に負極性パ
ルス（２値波形）を挿入して同期信号としている。しか
しながら、この方式には伝送系での遅延誤差や映像機器
間の同期識別レベルの偏差が再生同期信号位相の偏差と
なって現われる欠点があった。このため、同期信号の位
相偏差をより小さくしなければならない高精細度テレビ
ジョンの同期信号として、第４図（ｂ）に示す３値波形
を用いた正負両極性同期信号が提案されている。すなわ
ち、この正負両極性同期信号では、同期識別レベルを多
くの映像機器で精度よく再生可能なペデスタルレベルと
しているため、上述した伝送系での遅延誤差や同期識別
レベルの偏差を小さくすることができる。
時系列信号として扱う映像機器では、物体の明暗等を振
幅の大小で表わす映像情報のほかに、物体の位置を特定
するための同期信号が必要である。このためＮＴＳＣや
ＰＡＬなどのテレビジョン標準方式では、第４図（ａ）
に示すように映像信号のブランキング期間中に負極性パ
ルス（２値波形）を挿入して同期信号としている。しか
しながら、この方式には伝送系での遅延誤差や映像機器
間の同期識別レベルの偏差が再生同期信号位相の偏差と
なって現われる欠点があった。このため、同期信号の位
相偏差をより小さくしなければならない高精細度テレビ
ジョンの同期信号として、第４図（ｂ）に示す３値波形
を用いた正負両極性同期信号が提案されている。すなわ
ち、この正負両極性同期信号では、同期識別レベルを多
くの映像機器で精度よく再生可能なペデスタルレベルと
しているため、上述した伝送系での遅延誤差や同期識別
レベルの偏差を小さくすることができる。
第５図および第６図に上述した正負両極性同期信号を発
生させるための従来の回路例とその動作タイミングを示
す。第５図において101と102はバッファアンプ、103は
直流分を遮断するためのコンデンサ、104はバッファア
ンプ102に印加されたパルスがバッファアンプ101の電源
に逆流するのを防ぐためのダイオード、105は映像信号
と同期信号とを合成するためのミックスアンプである。
この回路は次のように動作する。まずバッファアンプ10
1に時刻▲ｔ′ 1▼から▲ｔ′ 2▼の期間に低レベルとな
る第１の同期信号生成パルス106が印加される。次にバ
ッファアンプ102には時刻▲ｔ′ 2▼から▲ｔ′ 3▼の期
間に高レベルとなる第２の同期信号生成パルス107が印
加され、コンデンサ103を介してバッファアンプ101の出
力信号に重畳される。このためバッファアンプ101の出
力端108には、時刻▲ｔ′ 1▼から▲ｔ′ 2▼の期間が低
レベルで時刻▲ｔ′ 2▼から▲ｔ′ 3▼の期間が高レベ
ル、その他の期間で中間レベルとなる３値波形の正負両
極性同期信号109が得られる。この正負両極性同期信号1
09は、端子110から入力される映像信号111とミックスア
ンプ105で合成され、複合映像信号112として出力され
る。
生させるための従来の回路例とその動作タイミングを示
す。第５図において101と102はバッファアンプ、103は
直流分を遮断するためのコンデンサ、104はバッファア
ンプ102に印加されたパルスがバッファアンプ101の電源
に逆流するのを防ぐためのダイオード、105は映像信号
と同期信号とを合成するためのミックスアンプである。
この回路は次のように動作する。まずバッファアンプ10
1に時刻▲ｔ′ 1▼から▲ｔ′ 2▼の期間に低レベルとな
る第１の同期信号生成パルス106が印加される。次にバ
ッファアンプ102には時刻▲ｔ′ 2▼から▲ｔ′ 3▼の期
間に高レベルとなる第２の同期信号生成パルス107が印
加され、コンデンサ103を介してバッファアンプ101の出
力信号に重畳される。このためバッファアンプ101の出
力端108には、時刻▲ｔ′ 1▼から▲ｔ′ 2▼の期間が低
レベルで時刻▲ｔ′ 2▼から▲ｔ′ 3▼の期間が高レベ
ル、その他の期間で中間レベルとなる３値波形の正負両
極性同期信号109が得られる。この正負両極性同期信号1
09は、端子110から入力される映像信号111とミックスア
ンプ105で合成され、複合映像信号112として出力され
る。
（発明が解決しようとする問題点） かかる従来の回路は、時刻▲ｔ′ 2▼における第１の同
期信号生成パルス106の立ち上がりのタイミングと第２
の同期信号生成パルス107の立ち上がりのタイミングが
完全に一致していれば問題なく動作する。しかしなが
ら、上記２つのパルスのタイミングは温度変動などによ
りずれることが多く、最悪の場合には、拡大波形113に
示すごとく、正負両極性同期信号にとって一番重要であ
る低レベルから高レベルへの立ち上がりの中間に段差が
できてしまう。このような状態では、たとえ同期識別レ
ベルがペデスタルレベルに固定されていても再生同期信
号位相が段差の幅の分だけ変動し、再生画像にジッター
となって現われ好ましくない。
期信号生成パルス106の立ち上がりのタイミングと第２
の同期信号生成パルス107の立ち上がりのタイミングが
完全に一致していれば問題なく動作する。しかしなが
ら、上記２つのパルスのタイミングは温度変動などによ
りずれることが多く、最悪の場合には、拡大波形113に
示すごとく、正負両極性同期信号にとって一番重要であ
る低レベルから高レベルへの立ち上がりの中間に段差が
できてしまう。このような状態では、たとえ同期識別レ
ベルがペデスタルレベルに固定されていても再生同期信
号位相が段差の幅の分だけ変動し、再生画像にジッター
となって現われ好ましくない。
そこで、本発明の目的は、上記従来の欠点を無くし、再
生同期信号位相の偏差が少なく、かつ回路構成の容易な
同期信号発生回路を提供することにある。
生同期信号位相の偏差が少なく、かつ回路構成の容易な
同期信号発生回路を提供することにある。
（問題点を解決するための手段） 本発明によれば、３値波形を同期信号とする映像機器の
同期信号発生回路であって、第１及び第２の同期信号生
成パルスを入力しこれら両パルスの合成により前記３値
波形を生成するパルス合成手段が備えてあり、このパル
ス合成手段は前記第１及び第２の同期信号生成パルスが
ともに低レベルのときに前記３値波形を低レベルにし、
前記第１の同期信号生成パルスが高レベルでかつ前記第
２の同期信号生成パルスが低レベルのときに前記３値波
形を高レベルにし、前記第１及び第２の同期信号生成パ
ルスが前述のレベル関係以外のときに前記３値波形を中
間レベルにすることを特徴とする同期信号発生回路が得
られる。
同期信号発生回路であって、第１及び第２の同期信号生
成パルスを入力しこれら両パルスの合成により前記３値
波形を生成するパルス合成手段が備えてあり、このパル
ス合成手段は前記第１及び第２の同期信号生成パルスが
ともに低レベルのときに前記３値波形を低レベルにし、
前記第１の同期信号生成パルスが高レベルでかつ前記第
２の同期信号生成パルスが低レベルのときに前記３値波
形を高レベルにし、前記第１及び第２の同期信号生成パ
ルスが前述のレベル関係以外のときに前記３値波形を中
間レベルにすることを特徴とする同期信号発生回路が得
られる。
（作用） 上述の本発明の同期信号発生回路では、３値波形の低レ
ベルから高レベルへの立ち上がりのタイミングは、第１
の同期信号生成パルスの立ち上がりのタイミングで一義
的に決定されるため、従来のようにその中間に段差がで
きて、再生同期信号位相が変動することはない。また回
路構成が容易なため、回路設計工数や調整工数が低減で
きる。
ベルから高レベルへの立ち上がりのタイミングは、第１
の同期信号生成パルスの立ち上がりのタイミングで一義
的に決定されるため、従来のようにその中間に段差がで
きて、再生同期信号位相が変動することはない。また回
路構成が容易なため、回路設計工数や調整工数が低減で
きる。
（実施例） 以下、本発明の実施例について図面を参照して説明す
る。
る。
第１図および第２図はそれぞれ本発明の第１の実施例の
ブロック図およびその動作タイミング図である。本実施
例では３値波形のパルス合成手段として、３ステート出
力の非反転バッファ１を用いている。また、２と３は非
反転バッファ１がハイインピーダンス状態時の出力端４
の電位を決定するための抵抗、５は映像信号と同期信号
とを合成するためのミックスアンプである。この回路の
動作は、まず非反転バッファ１の出力イネーブル端子▲
▼に時刻ｔ１からｔ３の期間に低レベルとなる同期
信号生成パルスＳＹＮＣ２が印加される。このため非反
転バッファ１は時刻ｔ１からｔ３の期間のみがアクティ
ブとなり、他の期間はハイインピーダンス状態となる。
次に非反転バッファ１の入力端子Ａに時刻ｔ２からｔ３
の期間に高レベルとなる同期信号生成パルスＳＹＮＣ２
が印加される。これらの動作により、出力端４には時刻
ｔ１からｔ２の期間が低レベルで時刻ｔ２からｔ３の期
間が高レベル、その他の期間で抵抗２と３の分割比によ
って定まる中間レベルとなる３値波形の正負両極性同期
信号６が得られる。この正負両極性同期信号６は、端子
７から入力される映像信号８とミックスアンプ５で合成
され、複合映像信号９として出力される。かかる本実施
例の動作に従えば、正負両極性同期信号６によって一番
重要である３値波形の低レベルから高レベルへの立ち上
がりのタイミングは同期信号生成パルスＳＹＮＣ１の立
ち上がりのタイミングで一義的に決定される。よって、
同期信号生成パルスＳＹＮＣ１の立ち上がりのタイミン
グの位相精度のみ高めることにより、非常に精度の良い
正負両極性同期信号を発生させることができる。また同
期信号生成パルスＳＹＮＣ２の立ち下がりのタイミング
は時刻ｔ３からｔ４までのどこにあっても良い。
ブロック図およびその動作タイミング図である。本実施
例では３値波形のパルス合成手段として、３ステート出
力の非反転バッファ１を用いている。また、２と３は非
反転バッファ１がハイインピーダンス状態時の出力端４
の電位を決定するための抵抗、５は映像信号と同期信号
とを合成するためのミックスアンプである。この回路の
動作は、まず非反転バッファ１の出力イネーブル端子▲
▼に時刻ｔ１からｔ３の期間に低レベルとなる同期
信号生成パルスＳＹＮＣ２が印加される。このため非反
転バッファ１は時刻ｔ１からｔ３の期間のみがアクティ
ブとなり、他の期間はハイインピーダンス状態となる。
次に非反転バッファ１の入力端子Ａに時刻ｔ２からｔ３
の期間に高レベルとなる同期信号生成パルスＳＹＮＣ２
が印加される。これらの動作により、出力端４には時刻
ｔ１からｔ２の期間が低レベルで時刻ｔ２からｔ３の期
間が高レベル、その他の期間で抵抗２と３の分割比によ
って定まる中間レベルとなる３値波形の正負両極性同期
信号６が得られる。この正負両極性同期信号６は、端子
７から入力される映像信号８とミックスアンプ５で合成
され、複合映像信号９として出力される。かかる本実施
例の動作に従えば、正負両極性同期信号６によって一番
重要である３値波形の低レベルから高レベルへの立ち上
がりのタイミングは同期信号生成パルスＳＹＮＣ１の立
ち上がりのタイミングで一義的に決定される。よって、
同期信号生成パルスＳＹＮＣ１の立ち上がりのタイミン
グの位相精度のみ高めることにより、非常に精度の良い
正負両極性同期信号を発生させることができる。また同
期信号生成パルスＳＹＮＣ２の立ち下がりのタイミング
は時刻ｔ３からｔ４までのどこにあっても良い。
本発明による第２の実施例を第３図（ａ）に示す。本実
施例の動作タイミングは第２図と同様である。本実施例
では３値波形のパルス合成手段として、アナログ・マル
チプレクサ10を用いている。アナログ・マルチプレクサ
10は標準ロジックＩＣとして様々なメーカーから色々な
種類が発売されており、安価に入手することができる。
同図において11〜14はアナログスイッチであり、入力端
子Ｘ０〜Ｘ３からの入力信号をデコード15からのデータ
により切り換えて出力端子Ｘへ伝達する。11〜15はアナ
ログ・マルチプレクサ10内に集積化されている。16と17
はその分割比によって３値波形の中間レベルを決定する
ための抵抗、18は映像信号と同期信号とを合成するため
のミックスアンプである。この回路は次のように動作す
る。まずアナログ・マルチプレクサ10のコントロール入
力端子Ａに第２図に示す同期信号生成パルスＳＹＮＣ１
が印加される。またコントロール入力端子Ｂには同期信
号生成パルスＳＹＮＣ２が印加される。このため、第３
図（ｂ）に示すアナログ・マルチプレクサ10の真理値表
に従えば、出力端子Ｘからは、時刻ｔ１からｔ２の期間
は入力端子Ｘ０が選択されて低レベルとなり時刻ｔ２か
らｔ３の期間は入力端子Ｘ２が選択されて高レベル、そ
の他の期間は入力端子のＸ１かＸ３のいずれかが選択さ
れて中間レベルとなる３値波形の正負両極性同期信号６
が得られる。この正負両極性同期信号６は、端子19から
入力される映像信号８とミックスアンプ18で合成され、
複合映像信号９として出力される。本実施例の動作に従
えば、第１の実施例と同様に、３値波形の低レベルから
高レベルへの立ち上がりのタイミングは同期信号生成パ
ルスＳＹＮＣ１の立ち上がりのタイミングで一義的に決
定され、非常に精度の良い正負両極性同期信号を発生さ
せることができる。また、第１の実施例の場合、３値波
形の高レベルから中間レベルへの立ち下がりは抵抗３を
介しての放電によって行なわれるので、例えば抵抗３が
1.5kΩの場合には約50nSの立ち下がり時間が必要とな
る。これに対して本実施例での立ち下がりはスイッチ11
〜14の切り換えスピードのみに依存するので非常に高速
となる。例えば高速ＣＭＯＳ・ＩＣ μＰ−Ｄ７４ＨＣ
４０５２を使った場合の立ち下がり時間は約10nSに高速
化される。
施例の動作タイミングは第２図と同様である。本実施例
では３値波形のパルス合成手段として、アナログ・マル
チプレクサ10を用いている。アナログ・マルチプレクサ
10は標準ロジックＩＣとして様々なメーカーから色々な
種類が発売されており、安価に入手することができる。
同図において11〜14はアナログスイッチであり、入力端
子Ｘ０〜Ｘ３からの入力信号をデコード15からのデータ
により切り換えて出力端子Ｘへ伝達する。11〜15はアナ
ログ・マルチプレクサ10内に集積化されている。16と17
はその分割比によって３値波形の中間レベルを決定する
ための抵抗、18は映像信号と同期信号とを合成するため
のミックスアンプである。この回路は次のように動作す
る。まずアナログ・マルチプレクサ10のコントロール入
力端子Ａに第２図に示す同期信号生成パルスＳＹＮＣ１
が印加される。またコントロール入力端子Ｂには同期信
号生成パルスＳＹＮＣ２が印加される。このため、第３
図（ｂ）に示すアナログ・マルチプレクサ10の真理値表
に従えば、出力端子Ｘからは、時刻ｔ１からｔ２の期間
は入力端子Ｘ０が選択されて低レベルとなり時刻ｔ２か
らｔ３の期間は入力端子Ｘ２が選択されて高レベル、そ
の他の期間は入力端子のＸ１かＸ３のいずれかが選択さ
れて中間レベルとなる３値波形の正負両極性同期信号６
が得られる。この正負両極性同期信号６は、端子19から
入力される映像信号８とミックスアンプ18で合成され、
複合映像信号９として出力される。本実施例の動作に従
えば、第１の実施例と同様に、３値波形の低レベルから
高レベルへの立ち上がりのタイミングは同期信号生成パ
ルスＳＹＮＣ１の立ち上がりのタイミングで一義的に決
定され、非常に精度の良い正負両極性同期信号を発生さ
せることができる。また、第１の実施例の場合、３値波
形の高レベルから中間レベルへの立ち下がりは抵抗３を
介しての放電によって行なわれるので、例えば抵抗３が
1.5kΩの場合には約50nSの立ち下がり時間が必要とな
る。これに対して本実施例での立ち下がりはスイッチ11
〜14の切り換えスピードのみに依存するので非常に高速
となる。例えば高速ＣＭＯＳ・ＩＣ μＰ−Ｄ７４ＨＣ
４０５２を使った場合の立ち下がり時間は約10nSに高速
化される。
（発明の効果） 以上述べたように、本発明による同期信号発生回路によ
れば、同期識別レベルの変動が少なく位相精度が優れた
正負両極性同期信号を得ることができる。
れば、同期識別レベルの変動が少なく位相精度が優れた
正負両極性同期信号を得ることができる。
なお、本発明による第１の実施例の説明にあたっては、
３値波形のパルス合成手段として３ステート出力の非反
転バッファを使ったが、３ステート出力の付いたＩＣな
ら、例えば反転バッファ，ラッチ，フリップ・フロップ
等を使っても同様な効果が得られる。
３値波形のパルス合成手段として３ステート出力の非反
転バッファを使ったが、３ステート出力の付いたＩＣな
ら、例えば反転バッファ，ラッチ，フリップ・フロップ
等を使っても同様な効果が得られる。
第１図および第２図はそれぞれ本発明による同期信号発
生回路の第１の実施例のブロック図およびその動作タイ
ミング図、第３図（ａ）は本発明による同期信号発生回
路の第２の実施例を示すブロック図、第３図（ｂ）はこ
の第２の実施例におけるアナログ・マルチプレクサの真
理値を示す図、第４図は正負両極性同期信号を説明する
ための図、第５図および第６図はそれぞれ従来の同期信
号発生回路のブロック図およびその動作タイミング図で
ある。 図において、１は３ステート出力の非反転バッファ、
５，18,105はミックスアンプ、10はアナログ・マルチプ
レクサ、101,102はバッファアンプである。
生回路の第１の実施例のブロック図およびその動作タイ
ミング図、第３図（ａ）は本発明による同期信号発生回
路の第２の実施例を示すブロック図、第３図（ｂ）はこ
の第２の実施例におけるアナログ・マルチプレクサの真
理値を示す図、第４図は正負両極性同期信号を説明する
ための図、第５図および第６図はそれぞれ従来の同期信
号発生回路のブロック図およびその動作タイミング図で
ある。 図において、１は３ステート出力の非反転バッファ、
５，18,105はミックスアンプ、10はアナログ・マルチプ
レクサ、101,102はバッファアンプである。
Claims (1)
- 【請求項１】３値波形を同期信号とする映像機器の同期
信号発生回路において、 第１及び第２の同期信号生成パルスを入力しこれら両パ
ルスの合成により前記３値波形を生成するパルス合成手
段が備えてあり、 このパルス合成手段は前記第１及び第２の同期信号生成
パルスがともに低レベルのときに前記３値波形を低レベ
ルにし、前記第１の同期信号生成パルスが高レベルでか
つ前記第２の同期信号生成パルスが低レベルのときに前
記３値波形を高レベルにし、前記第１及び第２の同期信
号生成パルスが前述のレベル関係以外のときに前記３値
波形を中間レベルにすることを特徴とする同期信号発生
回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62132908A JPH0659091B2 (ja) | 1987-05-27 | 1987-05-27 | 同期信号発生回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62132908A JPH0659091B2 (ja) | 1987-05-27 | 1987-05-27 | 同期信号発生回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS63296471A JPS63296471A (ja) | 1988-12-02 |
| JPH0659091B2 true JPH0659091B2 (ja) | 1994-08-03 |
Family
ID=15092338
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP62132908A Expired - Lifetime JPH0659091B2 (ja) | 1987-05-27 | 1987-05-27 | 同期信号発生回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0659091B2 (ja) |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2857396B2 (ja) * | 1988-07-30 | 1999-02-17 | シャープ株式会社 | 同期信号発生回路 |
| DE3834865C2 (de) * | 1988-10-13 | 1995-11-16 | Broadcast Television Syst | Verfahren und Schaltung zur Ableitung von H- und V-frequenten Synchronimpulsen |
| CN106938052B (zh) * | 2017-04-26 | 2023-07-25 | 中国工程物理研究院流体物理研究所 | 一种双极性纳秒脉冲电场加载、电场灭菌装置及方法 |
| CN112332811B (zh) * | 2020-11-27 | 2023-03-14 | 温州大学 | 一种同步信号发生电路 |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5923629A (ja) * | 1982-07-29 | 1984-02-07 | Nec Corp | ３値レベルクロツク発生回路 |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH026685Y2 (ja) * | 1984-12-28 | 1990-02-19 |
-
1987
- 1987-05-27 JP JP62132908A patent/JPH0659091B2/ja not_active Expired - Lifetime
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5923629A (ja) * | 1982-07-29 | 1984-02-07 | Nec Corp | ３値レベルクロツク発生回路 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPS63296471A (ja) | 1988-12-02 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0659091B2 (ja) | 同期信号発生回路 | |
| JPH031760A (ja) | 受信テレビジョン信号再生装置 | |
| KR920003713B1 (ko) | 영상표시장치 | |
| US4675751A (en) | Processing circuit for television sync signals produced from a recording medium for performing a non-interlaced display | |
| JPH05130448A (ja) | 水平ａｆｃ回路 | |
| KR880004356Y1 (ko) | Vtr의 강제 동기신호 발생회로 | |
| JP2594666B2 (ja) | 標本化クロックの周波数情報生成回路 | |
| JP2561240B2 (ja) | クランプパルス発生回路 | |
| JP2597650B2 (ja) | クランプ回路 | |
| JPH09172561A (ja) | 垂直水平同期信号の位相調整回路 | |
| EP0469241B1 (en) | Circuit for controlling delay time between luminance and chrominance signals | |
| JP2857396B2 (ja) | 同期信号発生回路 | |
| JP3519878B2 (ja) | 垂直同期動作の制御回路 | |
| JP2577359B2 (ja) | 垂直同期信号の周波数判別回路 | |
| JP3662997B2 (ja) | デジタルエンコーダとフレームバッファー間の映像制御信号出力装置 | |
| JPS59193680A (ja) | テレビ放送方式の自動判別方式 | |
| JPH04249496A (ja) | 映像信号検出装置 | |
| JPH0773364B2 (ja) | ジツタ補正回路 | |
| JPH0265470A (ja) | 同期信号分離装置 | |
| JPH057136A (ja) | 信号発生装置 | |
| JPH06327023A (ja) | バーストゲートパルス生成回路 | |
| JPH0681241B2 (ja) | 直流再生回路 | |
| JPS59117888A (ja) | カラ−信号処理回路 | |
| JPH10191263A (ja) | 擬似同期信号挿入装置 | |
| JPH10145630A (ja) | 垂直パルス生成回路 |