JPH06327023A - バーストゲートパルス生成回路 - Google Patents
バーストゲートパルス生成回路Info
- Publication number
- JPH06327023A JPH06327023A JP13298093A JP13298093A JPH06327023A JP H06327023 A JPH06327023 A JP H06327023A JP 13298093 A JP13298093 A JP 13298093A JP 13298093 A JP13298093 A JP 13298093A JP H06327023 A JPH06327023 A JP H06327023A
- Authority
- JP
- Japan
- Prior art keywords
- pulse
- burst gate
- generating
- gate pulse
- trailing edge
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Processing Of Color Television Signals (AREA)
Abstract
(57)【要約】
【目的】 水平同期信号の後にのみバーストゲートパル
スを発生させるバーストゲートパルス生成回路を提供す
る。 【構成】 モノマルチ２，３は複合同期信号よりバース
トゲートパルスを生成する。ＡＮＤゲート８はモノマル
チ６より出力される等化パルスの後縁と水平同期信号の
後縁との間に前縁があり、水平同期信号の後縁より後に
後縁があるパルスと、モノマルチ７より出力される複合
同期信号の立下がりエッジで発生するエッジパルスとに
より、水平同期信号より生じたエッジパルスのみ出力す
る。モノマルチ９はこのエッジパルスによりバーストゲ
ートパルスより幅の広いパルスを生成する。そして、Ａ
ＮＤゲート１０はモノマルチ９の出力パルスとモノマル
チ３の出力パルスとのＡＮＤをとり水平同期信号の後の
みのバーストゲートパルスを出力する。
スを発生させるバーストゲートパルス生成回路を提供す
る。 【構成】 モノマルチ２，３は複合同期信号よりバース
トゲートパルスを生成する。ＡＮＤゲート８はモノマル
チ６より出力される等化パルスの後縁と水平同期信号の
後縁との間に前縁があり、水平同期信号の後縁より後に
後縁があるパルスと、モノマルチ７より出力される複合
同期信号の立下がりエッジで発生するエッジパルスとに
より、水平同期信号より生じたエッジパルスのみ出力す
る。モノマルチ９はこのエッジパルスによりバーストゲ
ートパルスより幅の広いパルスを生成する。そして、Ａ
ＮＤゲート１０はモノマルチ９の出力パルスとモノマル
チ３の出力パルスとのＡＮＤをとり水平同期信号の後の
みのバーストゲートパルスを出力する。
Description
【０００１】
【産業上の利用分野】本発明は、テレビジョン信号にお
ける複合映像信号中のバースト期間をゲートするための
バーストゲートパルスを生成するバーストゲートパルス
生成回路に関する。
ける複合映像信号中のバースト期間をゲートするための
バーストゲートパルスを生成するバーストゲートパルス
生成回路に関する。
【０００２】
【従来の技術】複合映像信号に含まれるバースト信号に
位相ロックした３．５８ＭＨｚのＰＬＬ回路を構成する
場合等では、バースト期間に相当するバーストゲートパ
ルスが必要となることは周知のことである。
位相ロックした３．５８ＭＨｚのＰＬＬ回路を構成する
場合等では、バースト期間に相当するバーストゲートパ
ルスが必要となることは周知のことである。
【０００３】図５は従来のバーストゲートパルス生成回
路の一例を示すブロック図である。このバーストゲート
パルス回路の動作について、図６に示す波形図と併せて
説明する。図５において、入力端子１には複合映像信号
より分離した同期信号が入力される。この同期信号は水
平同期信号，等化パルス，垂直同期信号が含まれてお
り、以下、複合同期信号と称する。図６において、
（Ａ）は水平ブランキング期間を中心とした複合映像信
号を示しており、（Ｂ）は同期分離された複合同期信号
（正極性）を示している。入力端子１に図６（Ｂ）に示
すような複合同期信号が入力されると、単安定マルチバ
イブレータ（以下、モノマルチという）２はその複合同
期信号の前縁でトリガされ、図６（Ｃ）に示すパルスを
出力する。
路の一例を示すブロック図である。このバーストゲート
パルス回路の動作について、図６に示す波形図と併せて
説明する。図５において、入力端子１には複合映像信号
より分離した同期信号が入力される。この同期信号は水
平同期信号，等化パルス，垂直同期信号が含まれてお
り、以下、複合同期信号と称する。図６において、
（Ａ）は水平ブランキング期間を中心とした複合映像信
号を示しており、（Ｂ）は同期分離された複合同期信号
（正極性）を示している。入力端子１に図６（Ｂ）に示
すような複合同期信号が入力されると、単安定マルチバ
イブレータ（以下、モノマルチという）２はその複合同
期信号の前縁でトリガされ、図６（Ｃ）に示すパルスを
出力する。
【０００４】このパルスはモノマルチ３に入力され、モ
ノマルチ３はそのパルスの後縁でトリガされ、出力端子
４には図６（Ｄ）に示すパルスが出力される。このパル
スは図６（Ａ）に斜線で示すバースト信号と同じ期間と
なるよう、モノマルチ２，３で発生するパルス幅をそれ
ぞれ調整する。なお、モノマルチ２は複合同期信号の後
縁でトリガされる動作でもよく、この場合のモノマルチ
２の出力はパルス幅が狭くなり、図６（Ｃ）′に示すよ
うになる。従来のバーストゲートパルス生成回路は以上
の構成及び動作によって、バーストゲートパルスを発生
している。
ノマルチ３はそのパルスの後縁でトリガされ、出力端子
４には図６（Ｄ）に示すパルスが出力される。このパル
スは図６（Ａ）に斜線で示すバースト信号と同じ期間と
なるよう、モノマルチ２，３で発生するパルス幅をそれ
ぞれ調整する。なお、モノマルチ２は複合同期信号の後
縁でトリガされる動作でもよく、この場合のモノマルチ
２の出力はパルス幅が狭くなり、図６（Ｃ）′に示すよ
うになる。従来のバーストゲートパルス生成回路は以上
の構成及び動作によって、バーストゲートパルスを発生
している。
【０００５】
【発明が解決しようとする課題】前述のように、複合同
期信号には水平同期信号，等化パルス，垂直同期信号が
含まれている。バースト信号は水平同期信号の後にのみ
挿入されており、上述した従来のバーストゲートパルス
生成回路では、等化パルス，垂直同期信号の後にもバー
ストゲートパルスが発生してしまうという問題点があっ
た。本発明はこのような問題点に鑑みなされたものであ
り、水平同期信号の後にのみバーストゲートパルスを発
生させることのできるバーストゲートパルス生成回路を
提供することを目的とする。
期信号には水平同期信号，等化パルス，垂直同期信号が
含まれている。バースト信号は水平同期信号の後にのみ
挿入されており、上述した従来のバーストゲートパルス
生成回路では、等化パルス，垂直同期信号の後にもバー
ストゲートパルスが発生してしまうという問題点があっ
た。本発明はこのような問題点に鑑みなされたものであ
り、水平同期信号の後にのみバーストゲートパルスを発
生させることのできるバーストゲートパルス生成回路を
提供することを目的とする。
【０００６】
【課題を解決するための手段】本発明は、上述した従来
の技術の課題を解決するため、テレビジョン信号におけ
る複合同期信号よりバーストゲートパルスを生成するバ
ーストゲートパルス生成回路において、（１）入力され
る複合同期信号よりバーストゲートパルスを生成する手
段と、前記複合同期信号における前記水平同期信号の後
縁のみで立上がるエッジパルスを生成する手段と、前記
エッジパルスによりトリガされて前記バーストゲートパ
ルスよりパルス幅の広い第３のパルスを生成する手段
と、前記バーストゲートパルスと前記第３のパルスとに
より、前記水平同期信号の後に発生したバーストゲート
パルスのみを通過させる手段とを備えて構成されること
を特徴とするバーストゲートパルス生成回路を提供し、
（２）前記複合同期信号における前記水平同期信号の後
縁のみで立上がるエッジパルスを生成する手段と、前記
エッジパルスを基に前記水平同期信号の後にのみバース
トゲートパルスを生成する手段とを備えて構成されるこ
とを特徴とするバーストゲートパルス生成回路を提供
し、（３）入力される複合同期信号よりバーストゲート
パルスを生成する手段と、前記複合同期信号における等
化パルスの後縁と水平同期信号の後縁との間に前縁があ
り、前記水平同期信号の後縁より後に後縁がある第１の
パルスを生成する手段と、入力端子に前記複合同期信号
が入力されると共にトリガイネーブル端子に前記第１の
パルスが入力されることにより、前記水平同期信号の後
縁のみで立上がる前記バーストゲートパルスよりパルス
幅の広い第３のパルスを生成する手段と、前記バースト
ゲートパルスと前記第３のパルスとにより、前記水平同
期信号の後に発生したバーストゲートパルスのみを通過
させる手段とを備えて構成されることを特徴とするバー
ストゲートパルス生成回路を提供し、（４）前記複合同
期信号における等化パルスの後縁と水平同期信号の後縁
との間に前縁があり、前記水平同期信号の後縁より後に
後縁がある第１のパルスを生成する手段と、入力端子に
前記複合同期信号が入力されると共にトリガイネーブル
端子に前記第１のパルスが入力されることにより、前記
水平同期信号の後縁のみで立上がる第４のパルスを生成
する手段と、前記第４のパルスを基に前記水平同期信号
の後にのみバーストゲートパルスを生成する手段とを備
えて構成されることを特徴とするバーストゲートパルス
生成回路を提供するものである。
の技術の課題を解決するため、テレビジョン信号におけ
る複合同期信号よりバーストゲートパルスを生成するバ
ーストゲートパルス生成回路において、（１）入力され
る複合同期信号よりバーストゲートパルスを生成する手
段と、前記複合同期信号における前記水平同期信号の後
縁のみで立上がるエッジパルスを生成する手段と、前記
エッジパルスによりトリガされて前記バーストゲートパ
ルスよりパルス幅の広い第３のパルスを生成する手段
と、前記バーストゲートパルスと前記第３のパルスとに
より、前記水平同期信号の後に発生したバーストゲート
パルスのみを通過させる手段とを備えて構成されること
を特徴とするバーストゲートパルス生成回路を提供し、
（２）前記複合同期信号における前記水平同期信号の後
縁のみで立上がるエッジパルスを生成する手段と、前記
エッジパルスを基に前記水平同期信号の後にのみバース
トゲートパルスを生成する手段とを備えて構成されるこ
とを特徴とするバーストゲートパルス生成回路を提供
し、（３）入力される複合同期信号よりバーストゲート
パルスを生成する手段と、前記複合同期信号における等
化パルスの後縁と水平同期信号の後縁との間に前縁があ
り、前記水平同期信号の後縁より後に後縁がある第１の
パルスを生成する手段と、入力端子に前記複合同期信号
が入力されると共にトリガイネーブル端子に前記第１の
パルスが入力されることにより、前記水平同期信号の後
縁のみで立上がる前記バーストゲートパルスよりパルス
幅の広い第３のパルスを生成する手段と、前記バースト
ゲートパルスと前記第３のパルスとにより、前記水平同
期信号の後に発生したバーストゲートパルスのみを通過
させる手段とを備えて構成されることを特徴とするバー
ストゲートパルス生成回路を提供し、（４）前記複合同
期信号における等化パルスの後縁と水平同期信号の後縁
との間に前縁があり、前記水平同期信号の後縁より後に
後縁がある第１のパルスを生成する手段と、入力端子に
前記複合同期信号が入力されると共にトリガイネーブル
端子に前記第１のパルスが入力されることにより、前記
水平同期信号の後縁のみで立上がる第４のパルスを生成
する手段と、前記第４のパルスを基に前記水平同期信号
の後にのみバーストゲートパルスを生成する手段とを備
えて構成されることを特徴とするバーストゲートパルス
生成回路を提供するものである。
【０００７】
【実施例】以下、本発明のバーストゲートパルス生成回
路について、添付図面を参照して説明する。図１は本発
明のバーストゲートパルス生成回路の第１実施例を示す
ブロック図、図２は本発明のバーストゲートパルス生成
回路の第２実施例を示すブロック図、図３は本発明のバ
ーストゲートパルス生成回路の動作を説明するための波
形図、図４は本発明のバーストゲートパルス生成回路の
他の実施例を示す部分ブロック図である。なお、図１及
び図２において、図５と同一部分には同一符号が付して
ある。
路について、添付図面を参照して説明する。図１は本発
明のバーストゲートパルス生成回路の第１実施例を示す
ブロック図、図２は本発明のバーストゲートパルス生成
回路の第２実施例を示すブロック図、図３は本発明のバ
ーストゲートパルス生成回路の動作を説明するための波
形図、図４は本発明のバーストゲートパルス生成回路の
他の実施例を示す部分ブロック図である。なお、図１及
び図２において、図５と同一部分には同一符号が付して
ある。
【０００８】まず、図１に示す第１実施例の構成及び動
作について、図３に示す波形図と併せて説明する。図３
において、（Ａ）〜（Ｃ）は複合同期信号であり、
（Ａ）は水平同期信号、（Ｂ）は等化パルス、（Ｃ）は
垂直同期信号をそれぞれ正極性で示している。図１にお
いて、入力端子１には複合同期信号（正極性入力とす
る）が入力され、モノマルチ２，３は図５と同一の動作
によって図３（Ｄ）に示すバーストゲートパルスを出力
する。この場合、モノマルチ２は立上がりエッジ（前
縁）で動作し、モノマルチ３は入力されるパルスの後縁
で動作する。また、複合同期信号はモノマルチ５にも入
力されており、モノマルチ５による遅延量の設定、モノ
マルチ６によるパルス幅の設定により、モノマルチ６の
出力には図３（Ｅ）に示すゲートパルスが得られる。
作について、図３に示す波形図と併せて説明する。図３
において、（Ａ）〜（Ｃ）は複合同期信号であり、
（Ａ）は水平同期信号、（Ｂ）は等化パルス、（Ｃ）は
垂直同期信号をそれぞれ正極性で示している。図１にお
いて、入力端子１には複合同期信号（正極性入力とす
る）が入力され、モノマルチ２，３は図５と同一の動作
によって図３（Ｄ）に示すバーストゲートパルスを出力
する。この場合、モノマルチ２は立上がりエッジ（前
縁）で動作し、モノマルチ３は入力されるパルスの後縁
で動作する。また、複合同期信号はモノマルチ５にも入
力されており、モノマルチ５による遅延量の設定、モノ
マルチ６によるパルス幅の設定により、モノマルチ６の
出力には図３（Ｅ）に示すゲートパルスが得られる。
【０００９】この図３（Ｅ）に示すゲートパルスは、そ
の前縁が、図３（Ｂ）に示す等化パルスの後縁と図３
（Ａ）に示す水平同期信号の後縁との間にあり、さら
に、その後縁が水平同期信号の後縁より後にあるもので
ある。一方、モノマルチ７にも複合同期信号が入力され
ており、モノマルチ７は複合同期信号の立下がりエッジ
でトリガされ、十分幅の狭いパルスを出力する。即ち、
立下がりエッジパルス生成動作を行う。ＡＮＤゲート８
にはこのエッジパルスとモノマルチ６より出力されるゲ
ートパルスが入力される。
の前縁が、図３（Ｂ）に示す等化パルスの後縁と図３
（Ａ）に示す水平同期信号の後縁との間にあり、さら
に、その後縁が水平同期信号の後縁より後にあるもので
ある。一方、モノマルチ７にも複合同期信号が入力され
ており、モノマルチ７は複合同期信号の立下がりエッジ
でトリガされ、十分幅の狭いパルスを出力する。即ち、
立下がりエッジパルス生成動作を行う。ＡＮＤゲート８
にはこのエッジパルスとモノマルチ６より出力されるゲ
ートパルスが入力される。
【００１０】モノマルチ７より出力されるエッジパルス
は、ＡＮＤゲート８により水平同期信号より生じた図３
（Ｆ）に示すエッジパルスのみ通過し、モノマルチ９に
入力される。等化パルスあるいは垂直同期信号により生
じたエッジパルスは図３（Ｅ）に示すゲートパルスとタ
イミングが合致せず、ＡＮＤゲート８を通過しない。そ
して、モノマルチ９はエッジパルスにより図３（Ｄ）に
示すバーストゲートパルスを全て含む幅の、図３（Ｇ）
に示すパルスを発生する。ＡＮＤゲート１０にはこの図
３（Ｇ）に示すパルスと図３（Ｄ）に示すバーストゲー
トパルスが入力され、その出力には水平同期信号の後の
みのバーストゲートパルスが発生し、出力端子１１より
出力される。これにより、本発明のバーストゲートパル
ス生成回路によれば、等化パルスあるいは垂直同期信号
の後にはバーストゲートパルスは発生しない。
は、ＡＮＤゲート８により水平同期信号より生じた図３
（Ｆ）に示すエッジパルスのみ通過し、モノマルチ９に
入力される。等化パルスあるいは垂直同期信号により生
じたエッジパルスは図３（Ｅ）に示すゲートパルスとタ
イミングが合致せず、ＡＮＤゲート８を通過しない。そ
して、モノマルチ９はエッジパルスにより図３（Ｄ）に
示すバーストゲートパルスを全て含む幅の、図３（Ｇ）
に示すパルスを発生する。ＡＮＤゲート１０にはこの図
３（Ｇ）に示すパルスと図３（Ｄ）に示すバーストゲー
トパルスが入力され、その出力には水平同期信号の後の
みのバーストゲートパルスが発生し、出力端子１１より
出力される。これにより、本発明のバーストゲートパル
ス生成回路によれば、等化パルスあるいは垂直同期信号
の後にはバーストゲートパルスは発生しない。
【００１１】次に、図２に示す第２実施例の構成及び動
作について説明する。第２実施例は、第１実施例と同様
のモノマルチ５〜７，ＡＮＤゲート８、及びモノマルチ
１２，１３より構成されている。入力端子１には複合同
期信号が入力され、モノマルチ５〜７，ＡＮＤゲート８
は第１実施例と同様の動作により、ＡＮＤゲート８から
は図３（Ｆ）に示すエッジパルスが出力される。このエ
ッジパルスはモノマルチ１２に入力される。そして、モ
ノマルチ１２による遅延量の設定により図３（Ｈ）に示
すパルスを出力し、モノマルチ１３によるパルス幅の設
定によって、図３（Ｄ）に示すバーストゲートパルスが
発生し、出力端子１１より出力される。これにより、水
平同期信号の後のみのバーストゲートパルスが発生し、
等化パルスあるいは垂直同期信号の後にはバーストゲー
トパルスは発生しない。
作について説明する。第２実施例は、第１実施例と同様
のモノマルチ５〜７，ＡＮＤゲート８、及びモノマルチ
１２，１３より構成されている。入力端子１には複合同
期信号が入力され、モノマルチ５〜７，ＡＮＤゲート８
は第１実施例と同様の動作により、ＡＮＤゲート８から
は図３（Ｆ）に示すエッジパルスが出力される。このエ
ッジパルスはモノマルチ１２に入力される。そして、モ
ノマルチ１２による遅延量の設定により図３（Ｈ）に示
すパルスを出力し、モノマルチ１３によるパルス幅の設
定によって、図３（Ｄ）に示すバーストゲートパルスが
発生し、出力端子１１より出力される。これにより、水
平同期信号の後のみのバーストゲートパルスが発生し、
等化パルスあるいは垂直同期信号の後にはバーストゲー
トパルスは発生しない。
【００１２】さらに、他の実施例として、図１に示す第
１実施例におけるモノマルチ５〜モノマルチ９の構成、
図２に示す第２実施例におけるモノマルチ５〜モノマル
チ１２の構成を、図４に示すように構成してもよい。即
ち、トリガイネーブル端子を備え、このトリガイネーブ
ル端子がハイの時にトリガ動作をするモノマルチ１５を
用い、トリガイネーブル端子にモノマルチ６より出力さ
れる図３（Ｅ）に示すゲートパルスを入力する。そし
て、モノマルチ１５に複合同期信号をインバータ１４で
反転して入力する。なお、モノマルチ１５が立下がりで
動作するものとすれば、インバータ１４は必要ない。こ
のような構成を図１のモノマルチ５〜モノマルチ９の代
わりに用いるのであれば、モノマルチ１５によって図３
（Ｇ）に示すパルスを発生させ、図２のモノマルチ５〜
モノマルチ１２の代わりに用いるのであれば、モノマル
チ１５によって図３（Ｈ）に示すパルスを発生させれば
よい。なお、モノマルチ１５として、例えば、Ｃ−ＭＯ
Ｓ，４５００シリーズの４５２８の集積回路を用いるこ
とにより、本実施例を容易に構成できる。
１実施例におけるモノマルチ５〜モノマルチ９の構成、
図２に示す第２実施例におけるモノマルチ５〜モノマル
チ１２の構成を、図４に示すように構成してもよい。即
ち、トリガイネーブル端子を備え、このトリガイネーブ
ル端子がハイの時にトリガ動作をするモノマルチ１５を
用い、トリガイネーブル端子にモノマルチ６より出力さ
れる図３（Ｅ）に示すゲートパルスを入力する。そし
て、モノマルチ１５に複合同期信号をインバータ１４で
反転して入力する。なお、モノマルチ１５が立下がりで
動作するものとすれば、インバータ１４は必要ない。こ
のような構成を図１のモノマルチ５〜モノマルチ９の代
わりに用いるのであれば、モノマルチ１５によって図３
（Ｇ）に示すパルスを発生させ、図２のモノマルチ５〜
モノマルチ１２の代わりに用いるのであれば、モノマル
チ１５によって図３（Ｈ）に示すパルスを発生させれば
よい。なお、モノマルチ１５として、例えば、Ｃ−ＭＯ
Ｓ，４５００シリーズの４５２８の集積回路を用いるこ
とにより、本実施例を容易に構成できる。
【００１３】
【発明の効果】以上詳細に説明したように、本発明のバ
ーストゲートパルス生成回路は上述の構成により、等化
パルスの後、垂直同期信号の後に発生するバーストゲー
トパルスが除去され、水平同期信号の後にのみバースト
ゲートパルスを発生させることができるので、バースト
信号期間に一致した正確なバーストゲートパルスが得ら
れる。従って、等化パルスの後、垂直同期信号の後に発
生するバーストゲートパルスによる悪影響を受けること
がない。また、本発明のバーストゲートパルス生成回路
は小規模の回路で構成可能である。さらに、外来ノイズ
が複合同期信号に混入している場合でも、そのノイズの
パルス幅が水平同期信号の幅に近い場合しかバーストゲ
ートパルスが生成されないため耐ノイズ性に優れている
という特長も有する。
ーストゲートパルス生成回路は上述の構成により、等化
パルスの後、垂直同期信号の後に発生するバーストゲー
トパルスが除去され、水平同期信号の後にのみバースト
ゲートパルスを発生させることができるので、バースト
信号期間に一致した正確なバーストゲートパルスが得ら
れる。従って、等化パルスの後、垂直同期信号の後に発
生するバーストゲートパルスによる悪影響を受けること
がない。また、本発明のバーストゲートパルス生成回路
は小規模の回路で構成可能である。さらに、外来ノイズ
が複合同期信号に混入している場合でも、そのノイズの
パルス幅が水平同期信号の幅に近い場合しかバーストゲ
ートパルスが生成されないため耐ノイズ性に優れている
という特長も有する。
【図１】本発明の第１実施例を示すブロック図である。
【図２】本発明の第２実施例を示すブロック図である。
【図３】本発明を説明するための波形図である。
【図４】本発明の他の実施例を示す部分ブロック図であ
る。
る。
【図５】従来例を示すブロック図である。
【図６】従来例を説明するための波形図である。
１ 入力端子 ２，３，５〜７，９，１２，１３，１５ 単安定マルチ
バイブレータ（モノマルチ） ４，１１ 出力端子 ８，１０ ＡＮＤゲート １４ インバータ
バイブレータ（モノマルチ） ４，１１ 出力端子 ８，１０ ＡＮＤゲート １４ インバータ
Claims (5)
- 【請求項１】テレビジョン信号における複合同期信号よ
りバーストゲートパルスを生成するバーストゲートパル
ス生成回路において、 入力される複合同期信号よりバーストゲートパルスを生
成する手段と、 前記複合同期信号における前記水平同期信号の後縁のみ
で立上がるエッジパルスを生成する手段と、 前記エッジパルスによりトリガされて前記バーストゲー
トパルスよりパルス幅の広い第３のパルスを生成する手
段と、 前記バーストゲートパルスと前記第３のパルスとによ
り、前記水平同期信号の後に発生したバーストゲートパ
ルスのみを通過させる手段とを備えて構成されることを
特徴とするバーストゲートパルス生成回路。 - 【請求項２】テレビジョン信号における複合同期信号よ
りバーストゲートパルスを生成するバーストゲートパル
ス生成回路において、 前記複合同期信号における前記水平同期信号の後縁のみ
で立上がるエッジパルスを生成する手段と、 前記エッジパルスを基に前記水平同期信号の後にのみバ
ーストゲートパルスを生成する手段とを備えて構成され
ることを特徴とするバーストゲートパルス生成回路。 - 【請求項３】前記エッジパルスを生成する手段は、 前記複合同期信号における等化パルスの後縁と水平同期
信号の後縁との間に前縁があり、前記水平同期信号の後
縁より後に後縁がある第１のパルスを生成する手段と、 前記複合同期信号の後縁で立上がる第２のパルスを生成
する手段と、 前記第１のパルスと第２のパルスとのＡＮＤをとるＡＮ
Ｄゲートとより構成されることを特徴とする請求項１ま
たは２のいずれかに記載のバーストゲートパルス生成回
路。 - 【請求項４】テレビジョン信号における複合同期信号よ
りバーストゲートパルスを生成するバーストゲートパル
ス生成回路において、 入力される複合同期信号よりバーストゲートパルスを生
成する手段と、 前記複合同期信号における等化パルスの後縁と水平同期
信号の後縁との間に前縁があり、前記水平同期信号の後
縁より後に後縁がある第１のパルスを生成する手段と、 入力端子に前記複合同期信号が入力されると共にトリガ
イネーブル端子に前記第１のパルスが入力されることに
より、前記水平同期信号の後縁のみで立上がる前記バー
ストゲートパルスよりパルス幅の広い第３のパルスを生
成する手段と、 前記バーストゲートパルスと前記第３のパルスとによ
り、前記水平同期信号の後に発生したバーストゲートパ
ルスのみを通過させる手段とを備えて構成されることを
特徴とするバーストゲートパルス生成回路。 - 【請求項５】テレビジョン信号における複合同期信号よ
りバーストゲートパルスを生成するバーストゲートパル
ス生成回路において、 前記複合同期信号における等化パルスの後縁と水平同期
信号の後縁との間に前縁があり、前記水平同期信号の後
縁より後に後縁がある第１のパルスを生成する手段と、 入力端子に前記複合同期信号が入力されると共にトリガ
イネーブル端子に前記第１のパルスが入力されることに
より、前記水平同期信号の後縁のみで立上がる第４のパ
ルスを生成する手段と、 前記第４のパルスを基に前記水平同期信号の後にのみバ
ーストゲートパルスを生成する手段とを備えて構成され
ることを特徴とするバーストゲートパルス生成回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP13298093A JPH06327023A (ja) | 1993-05-11 | 1993-05-11 | バーストゲートパルス生成回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP13298093A JPH06327023A (ja) | 1993-05-11 | 1993-05-11 | バーストゲートパルス生成回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH06327023A true JPH06327023A (ja) | 1994-11-25 |
Family
ID=15093982
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP13298093A Pending JPH06327023A (ja) | 1993-05-11 | 1993-05-11 | バーストゲートパルス生成回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH06327023A (ja) |
-
1993
- 1993-05-11 JP JP13298093A patent/JPH06327023A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH06327023A (ja) | バーストゲートパルス生成回路 | |
| JPH05130448A (ja) | 水平ａｆｃ回路 | |
| KR910009048A (ko) | 비디오 신호 처리 회로 및 선동기 회로를 포함하는 화상 디스플레이 장치 회로 | |
| JP2986881B2 (ja) | 位相差パルス信号の分周装置 | |
| JPH0659091B2 (ja) | 同期信号発生回路 | |
| JPH0496578A (ja) | 垂直同期信号分離回路 | |
| JPH0670195A (ja) | 同期分離回路 | |
| JP2605895B2 (ja) | トリガ信号発生器 | |
| JP2506649B2 (ja) | 垂直同期装置 | |
| KR100425687B1 (ko) | 평판표시장치의 합성동기신호 분리회로 | |
| US3586777A (en) | Method and arrangement for generating a gating pulse | |
| JPH0767144B2 (ja) | 画像信号用同期回路 | |
| JPS5819077A (ja) | テレビジヨン受像機用集積回路 | |
| JPH0782308B2 (ja) | パーソナルコンピュータの同期合わせ回路 | |
| JPH0131831B2 (ja) | ||
| JPS62190972A (ja) | フレ−ム同期信号検出回路 | |
| JPH0552110B2 (ja) | ||
| JPH05137022A (ja) | 垂直同期信号分離回路 | |
| JPH04227164A (ja) | 垂直同期信号分離回路 | |
| JPH05181445A (ja) | 水平同期信号極性判別回路 | |
| JPS6018079A (ja) | サンプリングパルス発生回路 | |
| JPH07170422A (ja) | 水平同期信号処理回路 | |
| JPS62111322A (ja) | 計算機デイスプレイ画面ハ−ドコピ−装置用画像メモリ−装置 | |
| JPS6282798A (ja) | ライン書込用アドレスリセツト信号発生回路 | |
| JPS603256B2 (ja) | 同期回路 |