JPH10191263A - 擬似同期信号挿入装置 - Google Patents
擬似同期信号挿入装置Info
- Publication number
- JPH10191263A JPH10191263A JP8348663A JP34866396A JPH10191263A JP H10191263 A JPH10191263 A JP H10191263A JP 8348663 A JP8348663 A JP 8348663A JP 34866396 A JP34866396 A JP 34866396A JP H10191263 A JPH10191263 A JP H10191263A
- Authority
- JP
- Japan
- Prior art keywords
- signal
- pseudo
- switch
- circuit
- generating
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Television Signal Processing For Recording (AREA)
- Signal Processing For Digital Recording And Reproducing (AREA)
Abstract
(57)【要約】
【課題】 マイコンから発生する擬似同期信号が2値で
あっても動作可能な擬似同期信号挿入装置を得る。 【解決手段】 2値に変化する擬似同期信号を発生する
発生回路(1)と、該擬似同期信号のレベルを2値に判別
するコンパレータ(22)と、該コンパレータからの第1判
別信号に応じて映像信号を発生させる第1スイッチ(17)
と、該コンパレータからの第2判別信号に応じて第1の
基準電圧を発生させる第2スイッチ(28)と、該第1及び
第2スイッチからの信号を混合する混合手段(18)と、前
記擬似同期信号に含まれる水平同期信号と水平同期信号
との間の期間に第2の基準電圧を前記混合回路から発生
させるQH信号検出回路(30)とを備える。
あっても動作可能な擬似同期信号挿入装置を得る。 【解決手段】 2値に変化する擬似同期信号を発生する
発生回路(1)と、該擬似同期信号のレベルを2値に判別
するコンパレータ(22)と、該コンパレータからの第1判
別信号に応じて映像信号を発生させる第1スイッチ(17)
と、該コンパレータからの第2判別信号に応じて第1の
基準電圧を発生させる第2スイッチ(28)と、該第1及び
第2スイッチからの信号を混合する混合手段(18)と、前
記擬似同期信号に含まれる水平同期信号と水平同期信号
との間の期間に第2の基準電圧を前記混合回路から発生
させるQH信号検出回路(30)とを備える。
Description
【0001】
【発明の属する技術分野】本発明は、家庭用VTRなど
の映像信号再生装置において、特殊再生を行った時に必
要となる擬似同期信号挿入装置に関するもので、特にマ
イコン(マイクロコンピュータ)から発生する擬似同期
信号が2値であっても動作可能な擬似同期信号挿入装置
に関する。
の映像信号再生装置において、特殊再生を行った時に必
要となる擬似同期信号挿入装置に関するもので、特にマ
イコン(マイクロコンピュータ)から発生する擬似同期
信号が2値であっても動作可能な擬似同期信号挿入装置
に関する。
【0002】
【従来の技術】家庭用VTRなどの映像信号再生装置に
おいて、早送りなどの特殊再生を行った時には、水平同
期信号と垂直同期信号が欠落してしまう。このため、コ
ントロール信号などを処理するサーボ系のブロックから
擬似同期信号を作成するようにしている。そして、擬似
同期信号を擬似同期信号挿入装置により、特殊再生信号
に挿入している。
おいて、早送りなどの特殊再生を行った時には、水平同
期信号と垂直同期信号が欠落してしまう。このため、コ
ントロール信号などを処理するサーボ系のブロックから
擬似同期信号を作成するようにしている。そして、擬似
同期信号を擬似同期信号挿入装置により、特殊再生信号
に挿入している。
【0003】図2は、そのような擬似同期信号挿入装置
を示すブロック図でマイコン(1)からは、3値に変化
し水平及び垂直のタイミングを示す擬似同期信号が発生
し、ビデオ信号の記録再生のための処理を行うビデオ信
号処理IC(2)に印加される。そして、前記擬似同期
信号がビデオ信号に挿入されてビデオ信号処理IC
(2)のピン(3)に導出される。ピン(3)はVTR
のビデオ信号出力端子に接続され、例えばTV受像機の
ビデオ信号入力端子に接続される。
を示すブロック図でマイコン(1)からは、3値に変化
し水平及び垂直のタイミングを示す擬似同期信号が発生
し、ビデオ信号の記録再生のための処理を行うビデオ信
号処理IC(2)に印加される。そして、前記擬似同期
信号がビデオ信号に挿入されてビデオ信号処理IC
(2)のピン(3)に導出される。ピン(3)はVTR
のビデオ信号出力端子に接続され、例えばTV受像機の
ビデオ信号入力端子に接続される。
【0004】マイコン(1)の動作について説明する。
QH(擬似水平同期)信号発生器(4)からはQH信号
が発生し、QV(擬似垂直同期)信号発生器(5)から
はQV信号が発生する。QV信号を図3(a)に示す。
ゲート回路(6)は、QH信号をゲートし、図3(b)
の信号を発生する。又、図3(a)のQV信号は、ゲー
ト回路(7)でゲートされ図3(c)のようになる。す
ると、オアゲート(8)の出力信号は、図3(d)のよ
うになり、ピン(9)に印加される。一方、QV信号発
生器(5)からの図3(a)の信号もピン(10)に印
加される。ピン(9)とピン(10)の間には加算用の
抵抗(11)(12)が配置されており、その加算後の
信号は図3(e)のようになる。図3(e)の信号が水
平及び垂直のタイミングを示す擬似同期信号である。
QH(擬似水平同期)信号発生器(4)からはQH信号
が発生し、QV(擬似垂直同期)信号発生器(5)から
はQV信号が発生する。QV信号を図3(a)に示す。
ゲート回路(6)は、QH信号をゲートし、図3(b)
の信号を発生する。又、図3(a)のQV信号は、ゲー
ト回路(7)でゲートされ図3(c)のようになる。す
ると、オアゲート(8)の出力信号は、図3(d)のよ
うになり、ピン(9)に印加される。一方、QV信号発
生器(5)からの図3(a)の信号もピン(10)に印
加される。ピン(9)とピン(10)の間には加算用の
抵抗(11)(12)が配置されており、その加算後の
信号は図3(e)のようになる。図3(e)の信号が水
平及び垂直のタイミングを示す擬似同期信号である。
【0005】次に、ビデオ信号の記録再生のための処理
を行うビデオ信号処理IC(2)について説明する。端
子(13)にビデオ信号が印加されているとすると、該
ビデオ信号は、AGC回路(14)でレベルが揃えられ
てからREC(記録)処理回路(15)に印加される。
このこれから記録するビデオ信号をモニターする場合に
はスイッチ(16)をa側に切り換える。
を行うビデオ信号処理IC(2)について説明する。端
子(13)にビデオ信号が印加されているとすると、該
ビデオ信号は、AGC回路(14)でレベルが揃えられ
てからREC(記録)処理回路(15)に印加される。
このこれから記録するビデオ信号をモニターする場合に
はスイッチ(16)をa側に切り換える。
【0006】又、VTRの再生時で再生ビデオ信号をモ
ニターする場合にはスイッチ(16)をb側に切り換え
る。スイッチ(16)からのビデオ信号は、スイッチ
(17)を通過後、混合手段として動作する接続点(1
8)で擬似同期信号が挿入されてピン(3)に出力され
る。スイッチ(19)(20)から擬似同期信号を形成
する直流電圧が供給される。
ニターする場合にはスイッチ(16)をb側に切り換え
る。スイッチ(16)からのビデオ信号は、スイッチ
(17)を通過後、混合手段として動作する接続点(1
8)で擬似同期信号が挿入されてピン(3)に出力され
る。スイッチ(19)(20)から擬似同期信号を形成
する直流電圧が供給される。
【0007】ピン(21)には図3(e)の信号が印加
される。図3(e)の信号は、3値を有しており、この
3値がウインドーコンパレータ(22)で識別される。
図3(e)の信号レベルが図4に示す制御電圧であると
すると、図3(e)の信号は、0からV1以上まで変化
する。制御電圧がV3以下であると、端子(23)の電
圧のみが「H」となる。
される。図3(e)の信号は、3値を有しており、この
3値がウインドーコンパレータ(22)で識別される。
図3(e)の信号レベルが図4に示す制御電圧であると
すると、図3(e)の信号は、0からV1以上まで変化
する。制御電圧がV3以下であると、端子(23)の電
圧のみが「H」となる。
【0008】制御電圧がV3〜V1の間であると、端子
(24)の電圧のみが「H」となる。制御電圧がV1以
上であると、端子(25)の電圧のみが「H」となる。
すると、制御電圧がV3以下であると、スイッチ(1
7)が閉じてビデオ信号が出力される。(図3(e)の
Lに相当) 制御電圧がV3〜V1の間であると、スイッチ(19)
が閉じて基準電源(26)からの基準電圧(E2〜E
3)がピン(3)に発生する。基準電圧(E2〜E3)
は、図4に示すように10IREレベルからホワイトレ
ベルに対応する。基準電源(26)の基準電圧は、ピン
(21)からの擬似同期信号のレベルに応じて設定する
こともできる。即ち、直流アンプ(27)を配置し、図
3(e)のMに応答して基準電源(26)の基準電圧を
E2〜E3の間の任意の値に設定可能である。
(24)の電圧のみが「H」となる。制御電圧がV1以
上であると、端子(25)の電圧のみが「H」となる。
すると、制御電圧がV3以下であると、スイッチ(1
7)が閉じてビデオ信号が出力される。(図3(e)の
Lに相当) 制御電圧がV3〜V1の間であると、スイッチ(19)
が閉じて基準電源(26)からの基準電圧(E2〜E
3)がピン(3)に発生する。基準電圧(E2〜E3)
は、図4に示すように10IREレベルからホワイトレ
ベルに対応する。基準電源(26)の基準電圧は、ピン
(21)からの擬似同期信号のレベルに応じて設定する
こともできる。即ち、直流アンプ(27)を配置し、図
3(e)のMに応答して基準電源(26)の基準電圧を
E2〜E3の間の任意の値に設定可能である。
【0009】制御電圧がV1以上であると、スイッチ
(20)が閉じて基準電源(28)からの基準電圧(E
1)がピン(3)に発生する。基準電圧(E1)は、図
4に示すようにシンクチップレベル(同期信号先端)を
示す。(図3(e)のHに相当) 従って、図2の装置
によれば、図3(e)のパルスをマイコンで作成し、V
TRからのビデオ信号に擬似同期信号を挿入できる。
(20)が閉じて基準電源(28)からの基準電圧(E
1)がピン(3)に発生する。基準電圧(E1)は、図
4に示すようにシンクチップレベル(同期信号先端)を
示す。(図3(e)のHに相当) 従って、図2の装置
によれば、図3(e)のパルスをマイコンで作成し、V
TRからのビデオ信号に擬似同期信号を挿入できる。
【0010】
【発明が解決しようとする課題】しかしながら、図2の
装置ではビデオ信号処理IC(2)に3値の擬似同期信
号を印加する必要がある。マイコン(1)は、MOSI
Cで構成されるので3値の信号を作るのは困難である。
この為、マイコン(1)の外部で3値をつくるためのピ
ン(9)、ピン(10)、と加算用の抵抗(11)(1
2)が不可欠である。これらの存在は、部品点数の増加
とコストアップを招く、という問題があった。
装置ではビデオ信号処理IC(2)に3値の擬似同期信
号を印加する必要がある。マイコン(1)は、MOSI
Cで構成されるので3値の信号を作るのは困難である。
この為、マイコン(1)の外部で3値をつくるためのピ
ン(9)、ピン(10)、と加算用の抵抗(11)(1
2)が不可欠である。これらの存在は、部品点数の増加
とコストアップを招く、という問題があった。
【0011】
【課題を解決するための手段】本発明は、上述の点に鑑
みなされたもので、2値に変化し水平及び垂直のタイミ
ングを示す擬似同期信号を発生する発生回路と、該発生
回路からの擬似同期信号のレベルを2値に判別するコン
パレータと、該コンパレータからの第1判別信号に応じ
て映像信号を通過させる第1スイッチと、該コンパレー
タからの第2判別信号に応じて第1の基準電圧を発生さ
せる第2スイッチと、該第1及び第2スイッチからの信
号を混合する混合手段と、前記擬似同期信号に含まれる
水平同期信号と水平同期信号との間の期間に第2の基準
電圧を前記混合回路から発生させるQH信号検出回路と
を備えることを特徴とする。
みなされたもので、2値に変化し水平及び垂直のタイミ
ングを示す擬似同期信号を発生する発生回路と、該発生
回路からの擬似同期信号のレベルを2値に判別するコン
パレータと、該コンパレータからの第1判別信号に応じ
て映像信号を通過させる第1スイッチと、該コンパレー
タからの第2判別信号に応じて第1の基準電圧を発生さ
せる第2スイッチと、該第1及び第2スイッチからの信
号を混合する混合手段と、前記擬似同期信号に含まれる
水平同期信号と水平同期信号との間の期間に第2の基準
電圧を前記混合回路から発生させるQH信号検出回路と
を備えることを特徴とする。
【0012】
【発明の実施の形態】図1は、本発明の擬似同期信号挿
入装置を示すもので、(30)は端子(25)からの信
号に応じて、擬似同期信号に含まれる水平同期信号と水
平同期信号との間の期間であることを示す検出信号を発
生するQH信号検出回路、(31)はQH信号検出回路
(30)の出力信号と端子(24)からの出力信号とを
加算して加算信号によりスイッチ(19)の開閉を行う
加算器、(32)はQH信号検出回路(30)の出力信
号により、端子(23)からの出力信号がスイッチ(1
9)に印加されるのを禁止する禁止手段として動作する
スイッチである。
入装置を示すもので、(30)は端子(25)からの信
号に応じて、擬似同期信号に含まれる水平同期信号と水
平同期信号との間の期間であることを示す検出信号を発
生するQH信号検出回路、(31)はQH信号検出回路
(30)の出力信号と端子(24)からの出力信号とを
加算して加算信号によりスイッチ(19)の開閉を行う
加算器、(32)はQH信号検出回路(30)の出力信
号により、端子(23)からの出力信号がスイッチ(1
9)に印加されるのを禁止する禁止手段として動作する
スイッチである。
【0013】図1において、図2と同一の部品について
は同一の符号を付し、説明を省略する。図1のマイコン
(1)では、2値の擬似同期信号が到来してもよいよう
にビデオ信号処理IC(2)内部の構成を変えている。
このため、マイコン(1)は、図2のそれに比べて、ピ
ンが1つで済む。又、外付け抵抗が2つ不要である。
又、従来通り、3値の擬似同期信号が到来してもよいよ
うにビデオ信号処理IC(2)は構成されている。
は同一の符号を付し、説明を省略する。図1のマイコン
(1)では、2値の擬似同期信号が到来してもよいよう
にビデオ信号処理IC(2)内部の構成を変えている。
このため、マイコン(1)は、図2のそれに比べて、ピ
ンが1つで済む。又、外付け抵抗が2つ不要である。
又、従来通り、3値の擬似同期信号が到来してもよいよ
うにビデオ信号処理IC(2)は構成されている。
【0014】2値の擬似同期信号にのみ対応すればよい
場合については、別の実施例(図7)で後で説明する。
まず、図1で2値及び3値の擬似同期信号が印加可能な
状態で、2値の擬似同期信号が印加される場合について
説明する。今、図5(a)の2値の擬似同期信号がピン
(21)に印加されたとする。そして、ウインドーコン
パレータ(22)の基準電圧V1が図5(a)に点線で
示すレベルとすると、期間t1では端子(23)のみが
「H」となる。すると、スイッチ(17)が閉じてビデ
オ信号が選択される。その様子を図5(h)に示す。
尚、V3は0Vより高い。
場合については、別の実施例(図7)で後で説明する。
まず、図1で2値及び3値の擬似同期信号が印加可能な
状態で、2値の擬似同期信号が印加される場合について
説明する。今、図5(a)の2値の擬似同期信号がピン
(21)に印加されたとする。そして、ウインドーコン
パレータ(22)の基準電圧V1が図5(a)に点線で
示すレベルとすると、期間t1では端子(23)のみが
「H」となる。すると、スイッチ(17)が閉じてビデ
オ信号が選択される。その様子を図5(h)に示す。
尚、V3は0Vより高い。
【0015】この時、端子(25)は「L」なのでQH
信号検出回路(30)は動作せず、加算器(31)は端
子(24)からの信号をそのまま通過させ、スイッチ
(32)は閉じている。次に、図5(a)の期間t2に
なると、端子(25)のみが「H」となる。すると、ス
イッチ(20)が閉じて基準電源(28)が選択され
る。基準電源(28)からの基準電圧(E1)は、図5
(h)に示すように擬似のシンクチップレベル(同期信
号先端)を示しQHを形成する。
信号検出回路(30)は動作せず、加算器(31)は端
子(24)からの信号をそのまま通過させ、スイッチ
(32)は閉じている。次に、図5(a)の期間t2に
なると、端子(25)のみが「H」となる。すると、ス
イッチ(20)が閉じて基準電源(28)が選択され
る。基準電源(28)からの基準電圧(E1)は、図5
(h)に示すように擬似のシンクチップレベル(同期信
号先端)を示しQHを形成する。
【0016】端子(25)が「H」となると、QH信号
検出回路(30)が動作し期間t3における動作を図2
のそれとは異ならせる。即ち、図2では期間t3には
「M」レベルの情報が存在したので、これに応じて基準
電源(26)を選択できたが、図5(a)では「L」レ
ベルになってしまっており、そのままでは再びビデオ信
号を選択してしまう。そこで、本発明ではQH信号検出
回路(30)により、期間t3の間、図5(g)の検出
信号を作成し、該信号を用いて基準電源(26)を選択
している。図5(g)の検出信号が「H」の期間、該
「H」の信号は優先的に加算器(31)を通りスイッチ
(19)を閉じる。同時に、スイッチ(32)を開く。
この時、ウインドーコンパレータ(22)は通常の判別
を行うので、端子(23)乃至(25)には「H」
「L」「L」が出ている。この結果、スイッチ(19)
のみが閉じ、10IREのレベルである基準電源(2
6)の電圧が接続点(18)を介してピン(3)に出力
される。図5(a)の擬似垂直同期信号を示す期間t4
は、期間t2と同様の動作となるので、図5(h)に示
されるようにQV(擬似垂直同期信号)がQH(擬似水
平同期信号)と同じレベルで出力される。
検出回路(30)が動作し期間t3における動作を図2
のそれとは異ならせる。即ち、図2では期間t3には
「M」レベルの情報が存在したので、これに応じて基準
電源(26)を選択できたが、図5(a)では「L」レ
ベルになってしまっており、そのままでは再びビデオ信
号を選択してしまう。そこで、本発明ではQH信号検出
回路(30)により、期間t3の間、図5(g)の検出
信号を作成し、該信号を用いて基準電源(26)を選択
している。図5(g)の検出信号が「H」の期間、該
「H」の信号は優先的に加算器(31)を通りスイッチ
(19)を閉じる。同時に、スイッチ(32)を開く。
この時、ウインドーコンパレータ(22)は通常の判別
を行うので、端子(23)乃至(25)には「H」
「L」「L」が出ている。この結果、スイッチ(19)
のみが閉じ、10IREのレベルである基準電源(2
6)の電圧が接続点(18)を介してピン(3)に出力
される。図5(a)の擬似垂直同期信号を示す期間t4
は、期間t2と同様の動作となるので、図5(h)に示
されるようにQV(擬似垂直同期信号)がQH(擬似水
平同期信号)と同じレベルで出力される。
【0017】次に、QH信号検出回路(30)の動作に
ついて図5と図6を用いて説明する。図6は、QH信号
検出回路(30)の具体回路構成を示し、図1のウイン
ドーコンパレータ(22)も記載されている。ウインド
ーコンパレータ(22)の一部を構成するコンパレータ
を図6にコンパレータ(33)として示す。コンパレー
タ(33)の出力信号は、端子(25)に相当する。ピ
ン(21)に図5(a)の信号が印加されると、コンパ
レータ(33)の出力信号は、図5(b)のようにな
る。図5(b)の信号は、微分回路(40)で微分され
図5(c)のようになり、ラッチとして動作するSR−
FF(41)のセット(S)端子と、オアゲート(4
2)に印加される。すると、SR−FF(41)のQ出
力(図5(d))が「H」となり、オアゲート(42)
の出力を図5(e)に示すように「H」から「L」に反
転する。カウンタ(43)は、リセット(R)端子が
「L」となると、カウント可能状態となり、端子(4
4)からのクロックをカウントする。カウンタ(43)
は1H周期以上カウントしないと、カウントアップしな
いように設定しているので、カウンタ(43)のQ出力
(図5(f))は「H」にならない。カウンタ(43)
のQ出力が「H」にならないと、SR−FF(41)の
Q出力は、図5(d)に示すように「H」を続けるの
で、図5(b)の信号がアンドゲート(45)で反転さ
れて図5(g)のようになり出力される。
ついて図5と図6を用いて説明する。図6は、QH信号
検出回路(30)の具体回路構成を示し、図1のウイン
ドーコンパレータ(22)も記載されている。ウインド
ーコンパレータ(22)の一部を構成するコンパレータ
を図6にコンパレータ(33)として示す。コンパレー
タ(33)の出力信号は、端子(25)に相当する。ピ
ン(21)に図5(a)の信号が印加されると、コンパ
レータ(33)の出力信号は、図5(b)のようにな
る。図5(b)の信号は、微分回路(40)で微分され
図5(c)のようになり、ラッチとして動作するSR−
FF(41)のセット(S)端子と、オアゲート(4
2)に印加される。すると、SR−FF(41)のQ出
力(図5(d))が「H」となり、オアゲート(42)
の出力を図5(e)に示すように「H」から「L」に反
転する。カウンタ(43)は、リセット(R)端子が
「L」となると、カウント可能状態となり、端子(4
4)からのクロックをカウントする。カウンタ(43)
は1H周期以上カウントしないと、カウントアップしな
いように設定しているので、カウンタ(43)のQ出力
(図5(f))は「H」にならない。カウンタ(43)
のQ出力が「H」にならないと、SR−FF(41)の
Q出力は、図5(d)に示すように「H」を続けるの
で、図5(b)の信号がアンドゲート(45)で反転さ
れて図5(g)のようになり出力される。
【0018】期間t4の垂直期間となると、カウンタ
(43)は、時刻T5でカウントアップするが、図5
(g)の値は「L」を継続する。従って、図6は、QH
信号検出回路(30)の動作を行うことが可能である。
次に、図1で2値及び3値の擬似同期信号が印加可能な
状態で、3値の擬似同期信号が印加される場合について
説明する。図8に3値の「L」「M」「H」とV1のレ
ベル関係を示す。「M」はV1より小であるので、
「L」と同じにみなされる。「L」の場合と「H」の場
合は、前述の場合と同じである。「M」の場合は、端子
(23)乃至(25)には「L」「H」「L」が出てい
る。そして、端子(25)は「L」なのでQH信号検出
回路(30)は動作せず、加算器(31)は端子(2
4)からの信号をそのまま通過させ、スイッチ(32)
は閉じている。そのため、スイッチ(19)が閉じて、
10IREのレベルを選択可能である。
(43)は、時刻T5でカウントアップするが、図5
(g)の値は「L」を継続する。従って、図6は、QH
信号検出回路(30)の動作を行うことが可能である。
次に、図1で2値及び3値の擬似同期信号が印加可能な
状態で、3値の擬似同期信号が印加される場合について
説明する。図8に3値の「L」「M」「H」とV1のレ
ベル関係を示す。「M」はV1より小であるので、
「L」と同じにみなされる。「L」の場合と「H」の場
合は、前述の場合と同じである。「M」の場合は、端子
(23)乃至(25)には「L」「H」「L」が出てい
る。そして、端子(25)は「L」なのでQH信号検出
回路(30)は動作せず、加算器(31)は端子(2
4)からの信号をそのまま通過させ、スイッチ(32)
は閉じている。そのため、スイッチ(19)が閉じて、
10IREのレベルを選択可能である。
【0019】従って、図1の装置によれば、2値及び3
値のいずれの擬似同期信号に対しても対応可能である。
図7は、2値の擬似同期信号にのみ対応すればよい場合
を示す。この場合には、ウインドーコンパレータ(2
2)の一部を構成するコンパレータが不要となる。即
ち、端子(24)の出力が不要となり、QH信号検出回
路(30)の出力信号をスイッチ(19)に直接印加す
ればよいので、加算器(31)が不要となる。その他の
構成及び動作は図1の場合と同様なので説明を省略す
る。
値のいずれの擬似同期信号に対しても対応可能である。
図7は、2値の擬似同期信号にのみ対応すればよい場合
を示す。この場合には、ウインドーコンパレータ(2
2)の一部を構成するコンパレータが不要となる。即
ち、端子(24)の出力が不要となり、QH信号検出回
路(30)の出力信号をスイッチ(19)に直接印加す
ればよいので、加算器(31)が不要となる。その他の
構成及び動作は図1の場合と同様なので説明を省略す
る。
【0020】
【発明の効果】以上述べた如く、本発明によれば、マイ
コンから供給される擬似同期信号が2値であっても動作
可能な擬似同期信号挿入装置を提供できる。又、本発明
によれば、マイコンから供給される擬似同期信号が2値
であっても、3値であっても動作可能な擬似同期信号挿
入装置を提供できる。この為、ICのピンや加算用の抵
抗が不要であり、部品点数の増加やコストアップを招か
ない。
コンから供給される擬似同期信号が2値であっても動作
可能な擬似同期信号挿入装置を提供できる。又、本発明
によれば、マイコンから供給される擬似同期信号が2値
であっても、3値であっても動作可能な擬似同期信号挿
入装置を提供できる。この為、ICのピンや加算用の抵
抗が不要であり、部品点数の増加やコストアップを招か
ない。
【図1】本発明の擬似同期信号挿入装置を示す回路図で
ある。
ある。
【図2】従来の擬似同期信号挿入装置を示す回路図であ
る。
る。
【図3】図2の説明に供するための波形図である。
【図4】図2の説明に供するための波形図である。
【図5】図1の説明に供するための波形図である。
【図6】図1の説明に供するための回路図である。
【図7】本発明の別の擬似同期信号挿入装置を示す回路
図である。
図である。
【図8】図1の説明に供するための波形図である。
(1) マイコン (17) スイッチ (19) スイッチ (20) スイッチ (22) ウインドーコンパレータ (30) QH信号検出回路
Claims (3)
- 【請求項1】 2値に変化し水平及び垂直のタイミング
を示す擬似同期信号を発生する発生回路と、 該発生回路からの擬似同期信号のレベルを2値に判別す
るコンパレータと、 該コンパレータからの第1判別信号に応じて映像信号を
通過させる第1スイッチと、 該コンパレータからの第2判別信号に応じて第1の基準
電圧を発生させる第2スイッチと、 該第1及び第2スイッチからの信号を混合する混合手段
と、 前記擬似同期信号に含まれる水平同期信号と水平同期信
号との間の期間に第2の基準電圧を前記混合回路から発
生させるQH信号検出回路とを備えることを特徴とする
擬似同期信号挿入装置。 - 【請求項2】 2値又は3値に変化し水平及び垂直のタ
イミングを示す擬似同期信号を発生する発生回路と、 該発生回路からの擬似同期信号のレベルを3値に判別す
るウインドーコンパレータと、 該コンパレータからの第1判別信号に応じて映像信号を
通過させる第1スイッチと、 該コンパレータからの第2判別信号に応じて第1の基準
電圧を発生させる第2スイッチと、 該コンパレータからの第3判別信号に応じて第2の基準
電圧を発生させる第3スイッチと、 該第1乃至第3スイッチからの信号を混合する混合手段
と、 前記擬似同期信号に含まれる水平同期信号と水平同期信
号との間の期間に第2の基準電圧を前記混合回路から発
生させるQH信号検出回路とを備えることを特徴とする
擬似同期信号挿入装置。 - 【請求項3】 前記QH信号検出回路は、前記コンパレ
ータからの第2判別信号を微分する微分回路と、 該微分回路の出力信号に応じて反転するフリップフロッ
プと、 前記微分回路の出力信号に応じてカウントを行い、前記
フリップフロップを反転するカウンタと、 該カウンタの出力信号と前記第2判別信号とが印加され
るゲート回路とを備えることを特徴とする請求項1記載
の擬似同期信号挿入装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP34866396A JP3408091B2 (ja) | 1996-12-26 | 1996-12-26 | 擬似同期信号挿入装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP34866396A JP3408091B2 (ja) | 1996-12-26 | 1996-12-26 | 擬似同期信号挿入装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH10191263A true JPH10191263A (ja) | 1998-07-21 |
JP3408091B2 JP3408091B2 (ja) | 2003-05-19 |
Family
ID=18398527
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP34866396A Expired - Fee Related JP3408091B2 (ja) | 1996-12-26 | 1996-12-26 | 擬似同期信号挿入装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3408091B2 (ja) |
-
1996
- 1996-12-26 JP JP34866396A patent/JP3408091B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP3408091B2 (ja) | 2003-05-19 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JPH10191263A (ja) | 擬似同期信号挿入装置 | |
JPH0332182A (ja) | テレテキスト・デコーダ | |
JP2584324B2 (ja) | Vtrの再生モード識別回路 | |
JPH05130568A (ja) | ビデオ信号処理装置 | |
JPH06169432A (ja) | 文字発生回路の誤動作防止回路 | |
JPH0154909B2 (ja) | ||
US5172241A (en) | Recording/playback system for VCR | |
JPH0659091B2 (ja) | 同期信号発生回路 | |
JP3514067B2 (ja) | 半導体集積回路 | |
JP4106781B2 (ja) | クランプ回路 | |
KR920001160B1 (ko) | 비데오 테이프 레코오더 녹화시 온스크린문자 녹화회로 | |
JPH02246685A (ja) | 同期信号発生装置 | |
KR870003924Y1 (ko) | Vdp에서 정보 신호 선택회로 | |
JP3178262B2 (ja) | 磁気記録再生装置 | |
JP2596183B2 (ja) | 垂直ブランキングパルス出力装置 | |
KR910004616B1 (ko) | 영상녹화 재생기의 일정기간 무신호 녹화회로 | |
KR950007306B1 (ko) | 디지탈 데이타 재생장치의 동기 검출회로 | |
JP3077154B2 (ja) | エンハンサ回路 | |
KR930004915Y1 (ko) | 비데오 테이프 레코더의 무신호 부분 자동 감지회로 | |
KR920008227B1 (ko) | 데이타 추출회로 | |
KR940008491B1 (ko) | 브이씨알의 재생방식 판별신호 삽입 및 검출장치 | |
US4688107A (en) | Information recording and regenerating system | |
JP3547999B2 (ja) | シリアルデータ転送装置 | |
KR900007040B1 (ko) | 영상기기의 부모잠금장치 | |
JPS62220079A (ja) | 映像信号記録再生装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090314 Year of fee payment: 6 |
|
LAPS | Cancellation because of no payment of annual fees |