JPH065784A - 入力保護回路 - Google Patents
入力保護回路Info
- Publication number
- JPH065784A JPH065784A JP928793A JP928793A JPH065784A JP H065784 A JPH065784 A JP H065784A JP 928793 A JP928793 A JP 928793A JP 928793 A JP928793 A JP 928793A JP H065784 A JPH065784 A JP H065784A
- Authority
- JP
- Japan
- Prior art keywords
- air gap
- surge voltage
- gap structure
- signal input
- input terminal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Semiconductor Integrated Circuits (AREA)
Abstract
(57)【要約】
【目的】 本発明は、入力回路をエアギャップ構造とす
る。 【構成】 半導体集積回路の信号入力端子と接地ライン
のそれぞれに接続された配線層の先端部が、空隙を介し
て近接するエアギャップ構造を形成していることを特徴
とする。
る。 【構成】 半導体集積回路の信号入力端子と接地ライン
のそれぞれに接続された配線層の先端部が、空隙を介し
て近接するエアギャップ構造を形成していることを特徴
とする。
Description
【0001】
【産業上の利用分野】本発明は半導体集積回路の入力保
護回路に関するものである。
護回路に関するものである。
【0002】
【従来の技術】従来、このような分野の技術として、特
開平3−179773号(図6(a)に図示)あるい
は、特公平3−71777号(図6(b)に図示)のも
のが知られている(これを第1従来技術という)。いず
れの構成も、信号入力端子INと内部回路1の間に、2
個のダイオードD1 ,D2 を接続しており、抵抗Rの接
続方法のみが異なっている。
開平3−179773号(図6(a)に図示)あるい
は、特公平3−71777号(図6(b)に図示)のも
のが知られている(これを第1従来技術という)。いず
れの構成も、信号入力端子INと内部回路1の間に、2
個のダイオードD1 ,D2 を接続しており、抵抗Rの接
続方法のみが異なっている。
【0003】また、他の技術として実公平3−5197
5(図7に図示)に示すような、半導体パッケージ71
に導電シール72をはり付けているものがあった。
5(図7に図示)に示すような、半導体パッケージ71
に導電シール72をはり付けているものがあった。
【0004】
【発明が解決しようとする課題】上記の第1従来技術の
構成によれば、信号入力端子INに与えられた高圧のサ
ージ電圧は、ダイオードD1 ,D2 を介して外部に流れ
るので、内部回路1が破壊されることはない。しかし、
抵抗RとダイオードD1 ,D2 のキャパシタの組み合わ
せにより、等価的に積分回路が構成されるので、高速動
作が実現できない欠点がある。
構成によれば、信号入力端子INに与えられた高圧のサ
ージ電圧は、ダイオードD1 ,D2 を介して外部に流れ
るので、内部回路1が破壊されることはない。しかし、
抵抗RとダイオードD1 ,D2 のキャパシタの組み合わ
せにより、等価的に積分回路が構成されるので、高速動
作が実現できない欠点がある。
【0005】また、第2従来技術の構成によれば、導電
シールが各リード足の表面に電気的に接触して、すべて
のリード足が短絡するので、搬送中等の外部からのサー
ジ電圧により内部回路が破壊されることがない。しか
し、パッケージをボードに実装後に、導電シールを剥が
し取らなければならず、この剥がし取りの作業に時間が
かかるという欠点があった。
シールが各リード足の表面に電気的に接触して、すべて
のリード足が短絡するので、搬送中等の外部からのサー
ジ電圧により内部回路が破壊されることがない。しか
し、パッケージをボードに実装後に、導電シールを剥が
し取らなければならず、この剥がし取りの作業に時間が
かかるという欠点があった。
【0006】
【課題を解決するための手段】本発明は上記の課題を解
決するためになされたもので、半導体集積回路の信号入
力端子と接地ラインのそれぞれに接続された配線層の先
端部が、空隙を介して近接するエアギャップ構造を形成
していることを特徴とする。ここで、配線層の先端部が
鋭利に仕上げられていることが望ましい。
決するためになされたもので、半導体集積回路の信号入
力端子と接地ラインのそれぞれに接続された配線層の先
端部が、空隙を介して近接するエアギャップ構造を形成
していることを特徴とする。ここで、配線層の先端部が
鋭利に仕上げられていることが望ましい。
【0007】また、本発明は上記の課題を解決するため
になされたもので、半導体集積回路の信号入力端子と接
地ラインとのそれぞれに設けられた突起の先端部が、空
隙を介して近接するエアギャップ構造を形成しているこ
とを特徴とする。
になされたもので、半導体集積回路の信号入力端子と接
地ラインとのそれぞれに設けられた突起の先端部が、空
隙を介して近接するエアギャップ構造を形成しているこ
とを特徴とする。
【0008】さらに、本発明は上記の課題を解決するた
めになされたもので、半導体パッケージのリード線と半
導体パッケージの内面とのそれぞれに設けられた突起部
の先端が、空隙を介して近接するエアギャップ構造を形
成していることを特徴とする。
めになされたもので、半導体パッケージのリード線と半
導体パッケージの内面とのそれぞれに設けられた突起部
の先端が、空隙を介して近接するエアギャップ構造を形
成していることを特徴とする。
【0009】
【作用】本発明の構成によれば、信号入力端子に高圧の
サージ電圧が入力されると、エアギャップ構造で放電が
生じ、アースに流れる。このため、サージ電圧が内部回
路に流入することはない。また、エアギャップ構造の配
線層の先端を鋭利にすると、キャパシタは極めて少なく
なり、かつ放電し易くなるので、内部回路へのサージ電
圧の流入を防止しながら動作を高速にできる。
サージ電圧が入力されると、エアギャップ構造で放電が
生じ、アースに流れる。このため、サージ電圧が内部回
路に流入することはない。また、エアギャップ構造の配
線層の先端を鋭利にすると、キャパシタは極めて少なく
なり、かつ放電し易くなるので、内部回路へのサージ電
圧の流入を防止しながら動作を高速にできる。
【0010】
【実施例】以下、添付図面により本発明の実施例を説明
する。
する。
【0011】図1は実施例を示し、同図(a)は回路構
成図、同図(b)はエアギャップ構造の断面図である。
同図(a)の通り、信号入力端子INと内部回路1の間
にはエアギャップ構造2が接続され、この他端は接地さ
れている。
成図、同図(b)はエアギャップ構造の断面図である。
同図(a)の通り、信号入力端子INと内部回路1の間
にはエアギャップ構造2が接続され、この他端は接地さ
れている。
【0012】同図(b)の通り、半導体基板10の上面
には下地絶縁膜11が堆積され、この上面には下層配線
12G ,12I がパターン形成されている。そして、そ
の上に層間絶縁膜13が形成され、その上に上層配線2
01G ,201I がパターン形成されている。そして、
アースラインとしての下層配線12G と上層配線201
G は層間絶縁膜13に形成されたコンタクトホールを通
してコンタクトメタル202G で接続され、信号ライン
としての下層配線12I と上層配線201I はコンタク
トメタル202I で接続される。
には下地絶縁膜11が堆積され、この上面には下層配線
12G ,12I がパターン形成されている。そして、そ
の上に層間絶縁膜13が形成され、その上に上層配線2
01G ,201I がパターン形成されている。そして、
アースラインとしての下層配線12G と上層配線201
G は層間絶縁膜13に形成されたコンタクトホールを通
してコンタクトメタル202G で接続され、信号ライン
としての下層配線12I と上層配線201I はコンタク
トメタル202I で接続される。
【0013】ここで、上層配線201G と上層配線20
1I の先端は間隔Lをあけてエアギャップ構造を構成し
ている。このため、信号入力端子INに高圧のサージ電
圧が印加されると、下層配線12I を電流が流れ、間隔
Lのエアギャップ構造に放電が生じ、下層配線12G を
介してアースに流れる。このため、内部回路1にサージ
電圧が印加されず、破壊や損傷から保護される。
1I の先端は間隔Lをあけてエアギャップ構造を構成し
ている。このため、信号入力端子INに高圧のサージ電
圧が印加されると、下層配線12I を電流が流れ、間隔
Lのエアギャップ構造に放電が生じ、下層配線12G を
介してアースに流れる。このため、内部回路1にサージ
電圧が印加されず、破壊や損傷から保護される。
【0014】図2は上記実施例の要部の斜視図である。
信号ラインとしての下層配線12Iは信号入力端子IN
としての電極パッド3I に接続され、アースラインとし
ての下層配線12G はアース用の電極パッド3G に接続
されている。そして、エアギャップ構造の上層配線20
1I ,201G の対向する先端部は、鋭利な形状に形成
されている。
信号ラインとしての下層配線12Iは信号入力端子IN
としての電極パッド3I に接続され、アースラインとし
ての下層配線12G はアース用の電極パッド3G に接続
されている。そして、エアギャップ構造の上層配線20
1I ,201G の対向する先端部は、鋭利な形状に形成
されている。
【0015】このため、エアギャップ構造におけるキャ
パシタを極めて小さくでき、より一層の高周波動作が可
能になる。また、電界集中により放電がし易くなるた
め、サージ電圧から効率よく内部回路1を保護できる。
パシタを極めて小さくでき、より一層の高周波動作が可
能になる。また、電界集中により放電がし易くなるた
め、サージ電圧から効率よく内部回路1を保護できる。
【0016】図3は第2実施例を示し、同図(a)は上
面図、同図(b)はそのB−B線断面図である。電極パ
ッド3I は信号入力端子INであり、これからは信号ラ
インとしての配線層205I とエアギャップ構造配線層
206I が伸びている。
面図、同図(b)はそのB−B線断面図である。電極パ
ッド3I は信号入力端子INであり、これからは信号ラ
インとしての配線層205I とエアギャップ構造配線層
206I が伸びている。
【0017】エアギャップ構造配線層206G ,206
I の対向部では下地絶縁膜11に凹部207が形成さ
れ、かつエアギャップ構造配線層206G ,206I の
先端は鋭利にされている。この構造によっても、第1実
施例と同様の効果が奏される。
I の対向部では下地絶縁膜11に凹部207が形成さ
れ、かつエアギャップ構造配線層206G ,206I の
先端は鋭利にされている。この構造によっても、第1実
施例と同様の効果が奏される。
【0018】なお、実施例ではエアギャップ構造をエア
ブリッジとして形成したが、下地絶縁膜11に凹部20
7を設けないようにしてもよい。また、同一の配線層で
はなく、異なる配線層間でエアギャップ構造を形成し、
上下の配線層間で上下あるいは斜め方向に放電が生じる
ようにしてもよい。
ブリッジとして形成したが、下地絶縁膜11に凹部20
7を設けないようにしてもよい。また、同一の配線層で
はなく、異なる配線層間でエアギャップ構造を形成し、
上下の配線層間で上下あるいは斜め方向に放電が生じる
ようにしてもよい。
【0019】図4は第3実施例を示し、同図は、第3実
施例の半導体装置の特にエアギャップ構造部分の要部の
断面図である。同図の通り、セラミック製の半導体パッ
ケージ本体40aのキャビティ41の底面はメタライズ
されている。半導体パッケージ本体40aに設けられた
パッケージリード42は、一端がキャビティ41内に突
出しており、この突出した部分にはキャビティ41の底
面に向かって金属突起209I が設けられている。ま
た、キャビティ41の底面には、金属突起209I と向
い合った所定の位置に金属突起209G が設けられてい
る。メタライズされているキャビティ41の底面はパッ
ケージ本体40aに設けられた図示しないグランド端子
に接続されている。なお、内部回路1の形成されたIC
チップ1bがキャビティ41の底面に載置されており、
ICチップ1b上のパッド電極3Iはボンディングワイ
ヤ43によってパッケージリード42と短絡されてい
る。
施例の半導体装置の特にエアギャップ構造部分の要部の
断面図である。同図の通り、セラミック製の半導体パッ
ケージ本体40aのキャビティ41の底面はメタライズ
されている。半導体パッケージ本体40aに設けられた
パッケージリード42は、一端がキャビティ41内に突
出しており、この突出した部分にはキャビティ41の底
面に向かって金属突起209I が設けられている。ま
た、キャビティ41の底面には、金属突起209I と向
い合った所定の位置に金属突起209G が設けられてい
る。メタライズされているキャビティ41の底面はパッ
ケージ本体40aに設けられた図示しないグランド端子
に接続されている。なお、内部回路1の形成されたIC
チップ1bがキャビティ41の底面に載置されており、
ICチップ1b上のパッド電極3Iはボンディングワイ
ヤ43によってパッケージリード42と短絡されてい
る。
【0020】ここで、金属突起209G と金属突起20
9I の先端は間隔Lをあけてエアギャップ構造を構成し
ている。このため、パッケージリード42に高圧のサー
ジ電圧が印加されると、間隔Lのエアギャップ構造に放
電が生じ、キャビティ41、グランド端子を介して放電
される。このため、内部回路1にサージ電圧が印加され
ず、破壊や損傷から保護される。
9I の先端は間隔Lをあけてエアギャップ構造を構成し
ている。このため、パッケージリード42に高圧のサー
ジ電圧が印加されると、間隔Lのエアギャップ構造に放
電が生じ、キャビティ41、グランド端子を介して放電
される。このため、内部回路1にサージ電圧が印加され
ず、破壊や損傷から保護される。
【0021】さらに、エアギャップ構造の金属突起20
9I ,209G の対向する先端部は、鋭利な形状に形成
されている。このため、電界集中により放電がし易くな
るため、サージ電圧から効率よく内部回路1を保護でき
る。
9I ,209G の対向する先端部は、鋭利な形状に形成
されている。このため、電界集中により放電がし易くな
るため、サージ電圧から効率よく内部回路1を保護でき
る。
【0022】図5は第4実施例を示し、同図は第4実施
例の要部の斜視図である。半導体パッケージ本体40b
には信号入力用リード44と接地用リード45とが設け
られている。同図右下方向にあたるパッケージ内側の信
号入力用リード44の一端には突起部210I が設けら
れている。この突起部210I に対向する位置には、接
地用リード45に設けられた突起部210G が存在して
いる。
例の要部の斜視図である。半導体パッケージ本体40b
には信号入力用リード44と接地用リード45とが設け
られている。同図右下方向にあたるパッケージ内側の信
号入力用リード44の一端には突起部210I が設けら
れている。この突起部210I に対向する位置には、接
地用リード45に設けられた突起部210G が存在して
いる。
【0023】ここで、突起部210G と突起部210I
の先端は間隔Lをあけてエアギャップ構造を構成してい
る。このため、信号入力用リード44に高圧のサージ電
圧が印加されると、間隔Lのエアギャップ構造に放電が
生じ、接地用リード45を介してアースに流れる。この
ため、内部回路1にサージ電圧が印加されず、破壊や損
傷から保護される。
の先端は間隔Lをあけてエアギャップ構造を構成してい
る。このため、信号入力用リード44に高圧のサージ電
圧が印加されると、間隔Lのエアギャップ構造に放電が
生じ、接地用リード45を介してアースに流れる。この
ため、内部回路1にサージ電圧が印加されず、破壊や損
傷から保護される。
【0024】さらに、エアギャップ構造の突起部210
I ,210G の対向する先端部は、鋭利な形状に形成さ
れている。このため、電界集中により放電がし易くなる
ため、サージ電圧から効率よく内部回路1を保護でき
る。
I ,210G の対向する先端部は、鋭利な形状に形成さ
れている。このため、電界集中により放電がし易くなる
ため、サージ電圧から効率よく内部回路1を保護でき
る。
【0025】
【発明の効果】以上の通り、本発明の構成によれば、信
号入力端子に高圧のサージ電圧が入力されると、エアギ
ャップ構造で放電が生じ、アースに流れる。このため、
サージ電圧が内部回路に流入することはない。このた
め、内部回路がサージ電圧から保護される。また、エア
ギャップ構造の配線層の先端を鋭利にすると、キャパシ
タは極めて少なくなり、かつ放電し易くなるので、サー
ジ電圧を効果的に阻止しながら動作を高速にできる。
号入力端子に高圧のサージ電圧が入力されると、エアギ
ャップ構造で放電が生じ、アースに流れる。このため、
サージ電圧が内部回路に流入することはない。このた
め、内部回路がサージ電圧から保護される。また、エア
ギャップ構造の配線層の先端を鋭利にすると、キャパシ
タは極めて少なくなり、かつ放電し易くなるので、サー
ジ電圧を効果的に阻止しながら動作を高速にできる。
【0026】さらに、本発明の構成によれば、従来のよ
うな導電シールをはる必要もなくなるので、これにとも
なって、導電シールを剥がすという作業が省略されるこ
とはいうまでもない。
うな導電シールをはる必要もなくなるので、これにとも
なって、導電シールを剥がすという作業が省略されるこ
とはいうまでもない。
【図1】第1実施例に係る入力保護回路の構成図であ
る。
る。
【図2】第1実施例の要部斜視図である。
【図3】第2実施例に係る入力保護回路の構成図であ
る。
る。
【図4】第3実施例の要部断面図である。
【図5】第4実施例の要部斜視図である。
【図6】従来の入力保護回路の回路図である。
【図7】従来のサージ破壊防止用導電シールの斜視図で
ある。
ある。
1…内部回路、3…電極パッド、10…半導体基板、1
1…下地絶縁膜、12…下層配線、13…層間絶縁膜、
201…上層配線、202…コンタクトメタル、205
…配線層、206…エアギャップ構造配線層、207…
凹部。
1…下地絶縁膜、12…下層配線、13…層間絶縁膜、
201…上層配線、202…コンタクトメタル、205
…配線層、206…エアギャップ構造配線層、207…
凹部。
Claims (5)
- 【請求項1】 半導体集積回路の信号入力端子と接地ラ
インのそれぞれに接続された配線層の先端部が、空隙を
介して近接するエアギャップ構造を形成していることを
特徴とする入力保護回路。 - 【請求項2】 前記配線層の先端部が鋭利に仕上げられ
ている請求項1記載の入力保護回路。 - 【請求項3】 半導体パッケージの信号入力端子と接地
用端子とのそれぞれに形成された突起の先端部が、空隙
を介して近接するエアギャップ構造を形成していること
を特徴とする入力保護回路。 - 【請求項4】 半導体パッケージの信号入力端子と半導
体パッケージのキャビティ部とのそれぞれに設けられた
突起部の先端が、空隙を介して近接するエアギャップ構
造を形成していることを特徴とする入力保護回路。 - 【請求項5】 前記突起の先端は鋭利に仕上げられてい
る請求項3又は請求項4記載の入力保護回路。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP928793A JPH065784A (ja) | 1992-04-24 | 1993-01-22 | 入力保護回路 |
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP4-106671 | 1992-04-24 | ||
JP10667192 | 1992-04-24 | ||
JP928793A JPH065784A (ja) | 1992-04-24 | 1993-01-22 | 入力保護回路 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH065784A true JPH065784A (ja) | 1994-01-14 |
Family
ID=26343980
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP928793A Pending JPH065784A (ja) | 1992-04-24 | 1993-01-22 | 入力保護回路 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH065784A (ja) |
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH07321292A (ja) * | 1994-03-14 | 1995-12-08 | Sgs Thomson Microelectron Sa | 少なくとも2つの導電性エレメントを含む集積回路内の構造およびその製造の方法 |
JPH09298833A (ja) * | 1996-04-30 | 1997-11-18 | Okaya Electric Ind Co Ltd | サージ吸収素子 |
FR2879348A1 (fr) * | 2004-12-14 | 2006-06-16 | St Microelectronics Sa | Protection d'un condensateur integre |
WO2017170022A1 (ja) * | 2016-03-31 | 2017-10-05 | 三菱重工オートモーティブサーマルシステムズ株式会社 | ヒータ |
-
1993
- 1993-01-22 JP JP928793A patent/JPH065784A/ja active Pending
Cited By (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH07321292A (ja) * | 1994-03-14 | 1995-12-08 | Sgs Thomson Microelectron Sa | 少なくとも2つの導電性エレメントを含む集積回路内の構造およびその製造の方法 |
JPH09298833A (ja) * | 1996-04-30 | 1997-11-18 | Okaya Electric Ind Co Ltd | サージ吸収素子 |
FR2879348A1 (fr) * | 2004-12-14 | 2006-06-16 | St Microelectronics Sa | Protection d'un condensateur integre |
WO2017170022A1 (ja) * | 2016-03-31 | 2017-10-05 | 三菱重工オートモーティブサーマルシステムズ株式会社 | ヒータ |
CN109479343A (zh) * | 2016-03-31 | 2019-03-15 | 三菱重工制冷空调***株式会社 | 加热器 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
EP0788161A3 (en) | Microelectronic device with thin film electrostatic discharge protection structure | |
JPH0151065B2 (ja) | ||
KR0169268B1 (ko) | 반도체 집적회로장치 | |
US6753204B1 (en) | Method for assembling integrated circuits with protection of the circuits against electrostatic discharge | |
JPH065784A (ja) | 入力保護回路 | |
JPH0318112A (ja) | チップ型ノイズフィルタの取付け構造 | |
JPH0653414A (ja) | マイクロ波集積回路 | |
JPH03179796A (ja) | ハイブリッド集積回路 | |
JP2778235B2 (ja) | 半導体装置 | |
JP3742692B2 (ja) | ノイズフィルタ | |
JP2542206Y2 (ja) | 半導体素子 | |
JP3302810B2 (ja) | 半導体装置 | |
JPH025416A (ja) | 半導体集積回路装置 | |
JPH08298307A (ja) | 半導体装置 | |
JPH062285Y2 (ja) | 静電破壊防止回路 | |
JPH05211279A (ja) | 混成集積回路 | |
JPH0697281A (ja) | 半導体装置の電極配線構造 | |
JPS605055B2 (ja) | 半導体装置 | |
KR200167586Y1 (ko) | 반도체 장치 | |
JP2930050B2 (ja) | Lsiパッケージ | |
JPS5810862B2 (ja) | 厚膜集積回路装置 | |
JPH0430541A (ja) | 半導体装置 | |
JP2000208669A (ja) | ハイブリッド集積回路装置の構造 | |
JPS62237737A (ja) | 半導体集積回路装置 | |
JPS6034053A (ja) | 半導体装置 |