JPH025416A - 半導体集積回路装置 - Google Patents

半導体集積回路装置

Info

Publication number
JPH025416A
JPH025416A JP15548988A JP15548988A JPH025416A JP H025416 A JPH025416 A JP H025416A JP 15548988 A JP15548988 A JP 15548988A JP 15548988 A JP15548988 A JP 15548988A JP H025416 A JPH025416 A JP H025416A
Authority
JP
Japan
Prior art keywords
film
chip
semiconductor integrated
integrated circuit
electrode pad
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP15548988A
Other languages
English (en)
Inventor
Tomoya Yuhara
油原 知也
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP15548988A priority Critical patent/JPH025416A/ja
Publication of JPH025416A publication Critical patent/JPH025416A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Formation Of Insulating Films (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は半導体集積回路装置に関し、特に半導体集積回
路チップの表面保護膜に関する。
〔従来の技術〕
従来、この種の半導体集積回路チップは外部からの電気
的、物理的影響による誤動作、損傷等を防止するためシ
リコン基板上に回路パターンを形成した後、外部リード
等をボンディングワイヤーで接続される電極パッド部を
除き回路パターン部上を絶縁保護膜で被う構造となって
いた。
〔発明が解決しようとする課題〕
上述した従来の半導体集積回路チップは、電極パッド部
を除き、チップ表面は絶縁膜に覆われているので、チッ
プ表面が帯電しやすく、静電気によりチップ表面に塵が
付着、あるいは静電気による回路の誤動作等の諸々の問
題点を有している。
〔課題を解決するための手段〕
本発明の半導体集積回路チップは、チップ表面の電極パ
ッド部以外に形成された絶縁膜と、その絶縁膜上に形成
され、その一端がチップ上の接地電位に接続される電極
パッドに接続された導電性膜とを有している。このよう
な構成によりチップ上の絶縁膜に生じる静電気を効果的
に取り除くことができる。
〔実施例〕
次に、本発明について図面を参照して説明する。
第1図は本発明を示す半導体集積回路チップの平面図で
ある。第1図において絶縁保護膜4が半導体集積回路チ
ップ1上の電極パッド2を除く全面に形成され、絶縁保
護膜4上に薄い導電性膜5が形成されている。導電性膜
5はチップ1上の接地電極パッド3に接続されている。
この絶縁保護膜4としてはPSG、BSG等が好適に用
いられる。第2図は第1図に示したチップのA−A’線
断面図である。半導体集積回路チップ1はシリコン基板
上に回路パターンとチップ1内の回路と外部との電気的
導通をとる電極パッド2から構成される。チップ1上に
は回路パターンを保護するために電極パッド2以外のチ
ップ1表面に絶縁保護膜4がたとえば0.5〜1.5μ
mの厚さで形成されている。この絶縁保護膜4上には導
電性膜5がたとえば金を数百人程度の厚さに蒸着して形
成される。この薄い導電性膜5は絶縁保護膜4の帯電を
防止するため接地電極パッド3に接続される。このよう
な構成において、さらに各電極パッドにポンディングワ
イヤを接続して外部との導通をとる。
この場合、導電性膜5は薄く形成されているので、通常
のポンディングワイヤが行なえる。また本実施例では導
電性膜5として金を用いたが耐腐食性が高く電導性の高
い物質であれば問題はなく、たとえば安価のアルミニウ
ムを用いれば容易に実現できる。
〔発明の効果〕
以上説明したように本発明は、半導体集積回路チップ表
面に薄い導電性膜を形成することにより、半導体集積回
路表面の帯電を防止し、静電気によるゴミの付着、回路
の誤動作等を防ぐ効果がある。
【図面の簡単な説明】
第2図は本発明の実施例を示す平面図、第1図は第2図
のA−A’線断面図である。 1・・・・・・半導体集積回路チップ、2・・・・・・
電極パッド、3・・・・・・接地電極パッド、4・・・
・・・絶縁保護膜、5・・・・・・導電性膜 代理人 弁理士  内 原   晋

Claims (1)

    【特許請求の範囲】
  1. 半導体集積回路チップ上に設けられた電極パッドと、該
    電極パッド部以外の前記半導体集積回路チップ表面に形
    成された絶縁膜と、該絶縁膜上に形成され所定の電位に
    接続される前記電極パッドと電気的に接続された導電性
    膜とを有することを特徴とする半導体集積回路装置。
JP15548988A 1988-06-22 1988-06-22 半導体集積回路装置 Pending JPH025416A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP15548988A JPH025416A (ja) 1988-06-22 1988-06-22 半導体集積回路装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP15548988A JPH025416A (ja) 1988-06-22 1988-06-22 半導体集積回路装置

Publications (1)

Publication Number Publication Date
JPH025416A true JPH025416A (ja) 1990-01-10

Family

ID=15607164

Family Applications (1)

Application Number Title Priority Date Filing Date
JP15548988A Pending JPH025416A (ja) 1988-06-22 1988-06-22 半導体集積回路装置

Country Status (1)

Country Link
JP (1) JPH025416A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6570203B2 (en) 2000-09-18 2003-05-27 Fujitsu Limited Semiconductor device and method of manufacturing the same

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6570203B2 (en) 2000-09-18 2003-05-27 Fujitsu Limited Semiconductor device and method of manufacturing the same
US6706540B2 (en) 2000-09-18 2004-03-16 Fujitsu Limited Method of manufacturing a semiconductor device with a hydrogen barrier layer

Similar Documents

Publication Publication Date Title
JP3432284B2 (ja) 半導体装置
US5841191A (en) Ball grid array package employing raised metal contact rings
US5404045A (en) Semiconductor device with an electrode pad having increased mechanical strength
EP1251558A8 (en) Semiconductor device
EP0788161A3 (en) Microelectronic device with thin film electrostatic discharge protection structure
JPH1056093A (ja) 半導体装置およびその半導体装置を組み込んだ電子装置
JPS6220707B2 (ja)
JPH025416A (ja) 半導体集積回路装置
JP2982182B2 (ja) 樹脂封止型半導体装置
JPS6046038A (ja) 集積回路装置
JPH065784A (ja) 入力保護回路
JP3308047B2 (ja) 半導体装置
JPS62237737A (ja) 半導体集積回路装置
JP2500643B2 (ja) 半導体装置
JPH09180891A (ja) 電子回路装置
JP2778235B2 (ja) 半導体装置
JPS62111439A (ja) 半導体装置
JPS617638A (ja) 半導体装置
JP2993480B2 (ja) 半導体装置
JPH0121566Y2 (ja)
JP2674073B2 (ja) 集積回路装置
JP2596246B2 (ja) 半導体集積回路装置
JPS6146056A (ja) 半導体装置
JPS6382795A (ja) 半導体装置
JPS62237738A (ja) 半導体集積回路装置