JPH0654581A - Motor drive circuit - Google Patents
Motor drive circuitInfo
- Publication number
- JPH0654581A JPH0654581A JP4197956A JP19795692A JPH0654581A JP H0654581 A JPH0654581 A JP H0654581A JP 4197956 A JP4197956 A JP 4197956A JP 19795692 A JP19795692 A JP 19795692A JP H0654581 A JPH0654581 A JP H0654581A
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- current
- signal
- reset
- latch circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Control Of Motors That Do Not Use Commutators (AREA)
Abstract
Description
[発明の目的] [Object of the Invention]
【0001】[0001]
【産業上の利用分野】本発明は、モータに供給する電流
を制御する電流制限回路を有するモータの駆動回路に関
するものである。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a motor drive circuit having a current limiting circuit for controlling the current supplied to the motor.
【0002】[0002]
【従来の技術】ブラシレスDCモータなどの駆動回路に
用いられている電流制限回路の従来構成及び作用につい
て、以下図3を参照しながら説明する。2. Description of the Related Art The conventional structure and operation of a current limiting circuit used in a drive circuit such as a brushless DC motor will be described below with reference to FIG.
【0003】図3は、従来の電流制限回路の構成を示す
電気的構成図である。図3中31は、後述するモータ3
2の回転駆動を制御するインバータ回路である。このイ
ンバータ回路31は、交流電流を供給する交流電源33
と、この交流電流を直流電流に変換する整流回路34,
この整流回路34より得られた直流電流の脈動波などを
平均して平滑化する平滑回路35,複数個のトランジス
タ36aとこのトランジスタ36aと同数のダイオード
36bから構成されているトランジスタモジュール3
6、及びこのトランジスタモジュール36へ入力される
DC電流値を検出する電流検出回路37、とにより構成
されている。32はインバータ回路31より供給された
直流電流により回転駆動を行うモータである。FIG. 3 is an electrical configuration diagram showing a configuration of a conventional current limiting circuit. Reference numeral 31 in FIG. 3 denotes a motor 3 described later.
2 is an inverter circuit that controls the rotation drive of the second motor. The inverter circuit 31 includes an AC power supply 33 that supplies an AC current.
And a rectifying circuit 34 for converting this alternating current into direct current,
A smoothing circuit 35 for averaging and smoothing the pulsating wave of the DC current obtained from the rectifying circuit 34, a transistor module 3 including a plurality of transistors 36a and the same number of diodes 36b as the transistors 36a.
6 and a current detection circuit 37 that detects a DC current value input to the transistor module 36. Reference numeral 32 is a motor that is rotationally driven by the direct current supplied from the inverter circuit 31.
【0004】電流検出回路37で検出された検出電流値
(DC電流値)V4は、フィルタ回路38を介して比較
回路39に入力される。比較回路39は、検出電流値V
4と電流制限設定値V5を受けてこれら2つの電流値V
4及びV5を比較し、検出電流値V4が電流制限設定値
V5より大きい場合にはHi(HIGH)信号を出力信
号とし、検出電流値V4が電流制限設定値V5より小さ
い場合にはLow信号を出力信号とする。比較回路39
からの出力信号は、ラッチ回路40により維持される。
比較回路39からの出力信号がHi信号の時、ラッチ回
路40にはHi信号が維持され、このHi信号は、トラ
ンジスタモジュール36の各トランジスタ36a,及び
モータ32のモータ巻線32´に接続されているベース
ドライブ回路42に入力される。すると、ベースドライ
ブ回路42からインバータ回路31のトランジスタモジ
ュール36へ供給されていた信号が停止し、これによっ
てトランジスタモジュール36がOFF状態となり、ト
ランジスタモジュール36の入力であるDC電流は流れ
なくなる。モータ32のモータ巻線32´に流れる巻線
電流は、トランジスタモジュール36内のダイオード3
6bを通って流れ続けるが、モータ32にDC電流の入
力を行っていたトランジスタモジュール36がOFF状
態となっているので、モータ32に供給されるDC電流
は徐々に減少していく。The detected current value (DC current value) V4 detected by the current detection circuit 37 is input to the comparison circuit 39 via the filter circuit 38. The comparison circuit 39 detects the detected current value V
4 and the current limit set value V5, these two current values V
4 and V5 are compared, a Hi (HIGH) signal is used as an output signal when the detected current value V4 is larger than the current limit setting value V5, and a Low signal is output when the detected current value V4 is smaller than the current limit setting value V5. Use as output signal. Comparison circuit 39
The output signal from is maintained by the latch circuit 40.
When the output signal from the comparison circuit 39 is the Hi signal, the Hi signal is maintained in the latch circuit 40, and this Hi signal is connected to each transistor 36a of the transistor module 36 and the motor winding 32 'of the motor 32. Input to the existing base drive circuit 42. Then, the signal supplied from the base drive circuit 42 to the transistor module 36 of the inverter circuit 31 is stopped, whereby the transistor module 36 is turned off, and the DC current that is the input of the transistor module 36 stops flowing. The winding current flowing through the motor winding 32 ′ of the motor 32 is the diode 3 in the transistor module 36.
Although the current continues to flow through 6b, the DC current supplied to the motor 32 gradually decreases because the transistor module 36 that has input the DC current to the motor 32 is in the OFF state.
【0005】41は発信器よりなるリセット回路であ
り、ラッチ回路40に維持されている信号がHi信号で
あることを認識した後、ラッチ回路40に維持されてい
るHi信号をリセットするリセット信号S5を出力す
る。リセット回路41からリセット信号S5が出力され
るときは、トランジスタモジュール36の入力であるD
C電流値は零となっているため、比較回路39からの出
力信号がLow信号となっているので、リセット信号S
5によりラッチ回路40に維持されているHi信号がリ
セットされると、ラッチ回路40に維持される信号はL
ow信号となる。ラッチ回路40からの出力信号がLo
w信号となると、ベースドライブ回路42はトランジス
タモジュール36への信号の供給を再開し、これにより
トランジスタモジュール36はON状態となり、トラン
ジスタモジュール36の入力であるDC電流は再び流れ
始める。Reference numeral 41 is a reset circuit composed of an oscillator, and after recognizing that the signal maintained in the latch circuit 40 is a Hi signal, a reset signal S5 for resetting the Hi signal maintained in the latch circuit 40. Is output. When the reset signal S5 is output from the reset circuit 41, the input D of the transistor module 36
Since the C current value is zero and the output signal from the comparison circuit 39 is a Low signal, the reset signal S
When the Hi signal maintained in the latch circuit 40 is reset by 5, the signal maintained in the latch circuit 40 becomes L
It becomes an ow signal. The output signal from the latch circuit 40 is Lo
When the w signal is reached, the base drive circuit 42 resumes supplying the signal to the transistor module 36, whereby the transistor module 36 is turned on, and the DC current that is the input of the transistor module 36 starts to flow again.
【0006】このような構成の駆動回路とすることで、
モータ32のモータ巻線32´に供給されるDC電流
は、電流制限設定値V5とほぼ等しい略一定の電流値に
保つように構成していた。With the drive circuit having such a configuration,
The DC current supplied to the motor winding 32 'of the motor 32 is configured to be maintained at a substantially constant current value substantially equal to the current limit set value V5.
【0007】[0007]
【発明が解決しようとする課題】上記したような構成の
従来のモータの駆動回路では、以下に述べるような問題
点が発生してくる。In the conventional motor drive circuit having the above-mentioned structure, the following problems occur.
【0008】上記したような構成のモータの駆動回路に
よりモータを駆動させた場合、モータのR,Lの値が小
さい場合、或いは誘起電圧が逆に発生する発電モードと
なっている場合などには、図4に示すDC電流値43
(検出電流値V4)、モータ巻線電流44、モータ端子
電圧45、リセット信号S5及び電流制限設定値V5の
時系列的な関連から分かるように、徐々にDC電流値4
3が大きくなり、電流制限設定値V5を大きく越えて電
流が流れてしまうことがある。When the motor is driven by the motor drive circuit having the above-described structure, when the values of R and L of the motor are small, or in the power generation mode in which the induced voltage is generated in reverse, , The DC current value 43 shown in FIG.
(Detected current value V4), motor winding current 44, motor terminal voltage 45, reset signal S5, and current limit set value V5 As can be seen from the time-series relationship, the DC current value 4 gradually increases.
3 may become large, and the current may flow greatly exceeding the current limit setting value V5.
【0009】この理由について説明すると、フィルタ回
路38により生ずる遅れ、比較回路39により生ずる遅
れ、ラッチ回路40による遅れ、ベースドライブ回路4
2による遅れ、及びトランジスタモジュール36のター
ンオフタイムの存在により、実際に検出電流値V4が電
流制限設定値V5を越えてから、インバータ回路31の
トランジスタモジュール36がOFF状態となるまで
に、遅れTlの時間が掛かってしまう。これらの遅れ時
間の間、DC電流値43は大きくなり続け、電流制限設
定値V5を大きく越えて流れることとなってしまう。し
かし、モータ32のR,Lの値が大きい場合、或いは誘
起電圧が正常に発生するモードとなっている場合には、
次のトランジスタモジュール36がOFF状態となって
いる時間中に、DC電流値43が徐々に減少してほぼ電
流制限設定値V5と等しい電流が流れ続けるようにな
る。The reason for this will be explained. The delay caused by the filter circuit 38, the delay caused by the comparison circuit 39, the delay caused by the latch circuit 40, and the base drive circuit 4.
Due to the delay due to 2 and the turn-off time of the transistor module 36, there is a delay Tl from when the detected current value V4 actually exceeds the current limit set value V5 until the transistor module 36 of the inverter circuit 31 is turned off. It takes time. During these delay times, the DC current value 43 continues to increase, and the current value greatly exceeds the current limit setting value V5. However, when the R and L values of the motor 32 are large, or when the mode is such that the induced voltage is normally generated,
During the next time when the transistor module 36 is in the OFF state, the DC current value 43 gradually decreases and the current substantially equal to the current limit set value V5 continues to flow.
【0010】つまり、トランジスタモジュール36がO
FF状態となっている間にDC電流値43が徐々に減少
するわけであるが、この時間中に十分にモータ巻線電流
44が減少しない場合には、次にラッチ回路40の維持
したHi信号がリセットされて再びDC電流43が流れ
始めると、短期間で大きな電流となって直ぐに電流制限
設定値V5を越えることとなる。もちろんDC電流値4
3が電流制限設定値V5を越えたことを検知すると、ト
ランジスタモジュール36は再びOFF状態となるが、
このOFF状態とするときに流れているDC電流値43
は、前回のOFF状態時のDC電流値43よりも大きい
値となっている。このようなサイクルを繰り返している
と、モータ巻線32´に流れるDC電流値43は、電流
制限設定値V5より大きな値のものが連続して流れてし
まうことになる。つまり、リセット回路41から発信す
るリセット信号S5の間隔Tsが狭くなると、トランジ
スタモジュール36がOFF状態となっている時間が短
くなってしまうため、モータ巻線電流44が減少しにく
くなり、より大きな値のDC電流43が流れるようにな
ってしまう。That is, the transistor module 36 is O
While the DC current value 43 gradually decreases while in the FF state, if the motor winding current 44 does not decrease sufficiently during this time, the Hi signal maintained by the latch circuit 40 is next. Is reset and the DC current 43 starts flowing again, the current becomes a large current in a short period of time, and the current limit set value V5 is immediately exceeded. Of course DC current value 4
3 detects that the current limit setting value V5 has been exceeded, the transistor module 36 is turned off again.
DC current value 43 flowing when this is in the OFF state
Is larger than the DC current value 43 in the previous OFF state. If such a cycle is repeated, the DC current value 43 flowing through the motor winding 32 'will be a value larger than the current limit setting value V5 and will flow continuously. That is, when the interval Ts between the reset signals S5 transmitted from the reset circuit 41 is narrowed, the time during which the transistor module 36 is in the OFF state is shortened, so that the motor winding current 44 is less likely to decrease and a larger value is obtained. The DC current 43 of 4 will flow.
【0011】このように、大きな値のDC電流43が流
れ続けてしまうと、インバータ回路31が破壊されてし
まう。さらには、モータ32に大きな値のDC電流43
が流れることにより、モータ32のロータ(図示しな
い)に使用している永久磁石に大きな逆磁界がかかり、
永久磁石を減磁させてしまうので、モータ32の正常な
機能を破壊させてしまうこともしばしば発生していた。 [発明の構成]If the DC current 43 having a large value continues to flow, the inverter circuit 31 is destroyed. Furthermore, the motor 32 has a large DC current 43.
Flows, a large reverse magnetic field is applied to the permanent magnet used for the rotor (not shown) of the motor 32,
Since the permanent magnet is demagnetized, the normal function of the motor 32 is often destroyed. [Constitution of Invention]
【0012】[0012]
【課題を解決するための手段】本発明は、上記したよう
な技術的課題を解決するためになされたものであり、モ
ータの駆動回路の電流制御回路において検出したDC電
流値と予め設定されている第1の電流制限設定値とを比
較する第1の比較回路と、前記DC電流値と前記第1の
電流制限設定値より若干値の大きい予め設定されている
第2の電流制限設定値とを比較する第2の比較回路と、
前記第1の比較回路からの出力信号を維持する第1のラ
ッチ回路と、前記第2の比較回路からの出力信号を維持
する第2のラッチ回路と、第1のリセット信号を発信す
る第1のリセット回路と、前記第1のリセット信号より
リセット間隔の長い第2のリセット信号を発信する第2
のリセット回路と、前記第2のラッチ回路からの出力に
応じて前記第1のリセット信号と前記第2のリセット信
号のどちらかを選択して前記第1のラッチ回路及び前記
第2のラッチ回路に維持されている信号をリセットさせ
るリセット信号選択回路とを備えたことを特徴とするモ
ータの駆動回路を提供するものである。The present invention has been made in order to solve the above-mentioned technical problems, and is preset with a DC current value detected in a current control circuit of a motor drive circuit. A first comparison circuit for comparing the first current limit setting value with the first current limit setting value, and a preset second current limit setting value slightly larger than the DC current value and the first current limit setting value. A second comparison circuit for comparing
A first latch circuit that maintains the output signal from the first comparison circuit, a second latch circuit that maintains the output signal from the second comparison circuit, and a first reset signal that transmits a first reset signal. Reset circuit, and a second reset signal for transmitting a second reset signal having a reset interval longer than the first reset signal.
Reset circuit and the first latch circuit and the second latch circuit by selecting either the first reset signal or the second reset signal in accordance with the output from the second latch circuit. And a reset signal selection circuit for resetting a signal maintained at the motor drive circuit.
【0013】または、モータの駆動回路の電流制御回路
において検出したDC電流値と予め設定されている第1
の電流制限設定値とを比較する第1の比較回路と、前記
DC電流値と前記第1の電流制限設定値より若干値の大
きい予め設定されている第2の電流制限設定値とを比較
する第2の比較回路と、前記第1の比較回路からの出力
信号を維持する第1のラッチ回路と、前記第2の比較回
路からの出力信号を維持する第2のラッチ回路と、前記
第1のタッチ回路に維持された信号及び前記第2のラッ
チ回路に維持された信号をリセットするリセット回路
と、前記DC電流値が前記第2の電流制限設定値より大
きかった場合に、前記第2のラッチ回路に維持されてい
た信号がリセットされ所定時間が経過した後に、前記電
流制御回路に供給されるDC電流を停止するデューティ
制限回路とを備えたことを特徴とするモータの駆動回路
を提供するものである。Alternatively, the DC current value detected by the current control circuit of the motor drive circuit and the preset first value
A current comparison setting value and a second comparison circuit that compares the DC current value with a preset second current limitation setting value that is slightly larger than the first current limitation setting value. A second comparison circuit, a first latch circuit that maintains the output signal from the first comparison circuit, a second latch circuit that maintains the output signal from the second comparison circuit, and the first A reset circuit for resetting the signal maintained in the touch circuit and the signal maintained in the second latch circuit, and the second current limit setting value when the DC current value is larger than the second current limit setting value. A drive circuit for a motor, comprising: a duty limiting circuit that stops a DC current supplied to the current control circuit after a signal maintained in a latch circuit is reset and a predetermined time has elapsed. Thing .
【0014】[0014]
【作用】本発明のモータの駆動回路は上記したような構
成により、DC電流値が第1或いは第2の電流制限設定
値を越えて流れた場合、その越えた電流制限設定値によ
ってリセット信号の発信間隔を変更させることにより、
モータ巻線電流を十分に減少させることが可能となるの
で、電流制限設定値を大幅に越えてDC電流が流れ続け
ることを防止することが可能となる。According to the motor drive circuit of the present invention, when the DC current value exceeds the first or second current limit set value, the reset signal of the reset signal is changed according to the exceeded current limit set value. By changing the transmission interval,
Since it is possible to sufficiently reduce the motor winding current, it is possible to prevent the DC current from continuing to flow significantly beyond the current limit set value.
【0015】さらには、DC電流値が第2の電流制限設
定値を越えて流れた場合、維持されていた出力信号がリ
セットされると、所定時間経過後に再び通電を停止する
信号を発信することで、DC電流値が電流制限設定値を
大幅に越えて流れることを防止することができるように
なる。Furthermore, when the DC current value exceeds the second current limit setting value and the output signal that has been maintained is reset, a signal for stopping energization again after a predetermined time has elapsed is transmitted. Thus, it becomes possible to prevent the DC current value from greatly exceeding the current limit setting value.
【0016】[0016]
【実施例】以下、本発明の一実施例を図1及び図2を参
照しながら説明する。図1は、電流制限回路の構成を示
す電気的構成図である。また図2は、DC電流値,モー
タ巻線電流,モータ端子電圧,第1のリセット信号,第
2のリセット信号,第1の電流制限設定値,及び第2の
電流制限設定値の時系列的な関連を示した図である。DETAILED DESCRIPTION OF THE PREFERRED EMBODIMENTS An embodiment of the present invention will be described below with reference to FIGS. FIG. 1 is an electrical configuration diagram showing the configuration of the current limiting circuit. Further, FIG. 2 shows a time series of the DC current value, the motor winding current, the motor terminal voltage, the first reset signal, the second reset signal, the first current limit set value, and the second current limit set value. It is the figure which showed the relationship.
【0017】図1中3は、交流電流を供給する交流電源
である。この交流電源3は、交流電流を直流電流に変換
する整流回路4に接続されており、供給された交流電流
は直流電流に変換されている。整流回路4により変換さ
れた直流電流は、平滑回路5により脈動波などを平均し
て平滑化され、複数個のトランジスタ6aとこのトラン
ジスタ6aと同数のダイオード6bとから構成されてい
るトランジスタモジュール6に供給される。このとき、
トランジスタモジュール6に入力されるDC電流値は、
電流検出回路7により検出電流値V1として検出され
る。これら交流電源3,整流回路4,平滑回路5,トラ
ンジスタモジュール6,及び電流検出回路7とによりイ
ンバータ回路1が構成されている。2は例えば三相のモ
ータ巻線2´を備えたモータであり、上記トランジスタ
モジュール6と各モータ巻線2´が接続されている。Reference numeral 3 in FIG. 1 denotes an AC power supply for supplying an AC current. The AC power supply 3 is connected to a rectifier circuit 4 that converts an AC current into a DC current, and the supplied AC current is converted into a DC current. The DC current converted by the rectifier circuit 4 is smoothed by averaging pulsating waves and the like by the smoothing circuit 5, and is transferred to a transistor module 6 composed of a plurality of transistors 6a and the same number of diodes 6b as the transistors 6a. Supplied. At this time,
The DC current value input to the transistor module 6 is
The current detection circuit 7 detects the detected current value V1. The AC circuit 3, the rectifying circuit 4, the smoothing circuit 5, the transistor module 6, and the current detecting circuit 7 constitute an inverter circuit 1. Reference numeral 2 denotes a motor including, for example, a three-phase motor winding 2 ', and the transistor module 6 and each motor winding 2'are connected to each other.
【0018】電流検出回路7はフィルタ回路8に接続さ
れており、このフィルタ回路8は、第1の比較回路9及
び第2の比較回路10のそれぞれのプラス端子(図示し
ない)に接続されており、電流検出回路7より検出され
た検出電流値V1が入力されている。また、第1の比較
回路9のマイナス端子(図示しない)には第1の電流制
限設定値V2が入力されており、第2の比較回路10の
マイナス端子(図示しない)には第2の電流制限設定値
V3が入力されている。The current detection circuit 7 is connected to a filter circuit 8, which is connected to the respective plus terminals (not shown) of the first comparison circuit 9 and the second comparison circuit 10. The detected current value V1 detected by the current detection circuit 7 is input. The first current limit set value V2 is input to the negative terminal (not shown) of the first comparison circuit 9, and the second current is input to the negative terminal (not shown) of the second comparison circuit 10. The limit set value V3 is input.
【0019】第1の比較回路9は第1のラッチ回路11
に接続されており、電流検出回路7により検出された検
出電流値V1と第1の電流制限設定値V2の比較結果で
ある出力信号は、この第1のラッチ回路11に維持され
る。一方、第2の比較回路10は第2のラッチ回路12
に接続されており、検出電流値V1と第2の電流制限設
定値V3の比較結果である出力信号は、上記第1の比較
回路9からの出力信号と同様に第2のラッチ回路12に
維持される。第1のラッチ回路11はベースドライブ回
路13に接続されており、第1のラッチ回路11の出力
信号を基にベースドライブ回路13の出力信号を制御し
ている。そして、このベースドライブ回路13は、トラ
ンジスタモジュール6の各トランジスタ6a、及びモー
タ2のモータ巻線2´に接続されている。The first comparison circuit 9 is a first latch circuit 11
An output signal, which is a result of comparison between the detected current value V1 detected by the current detection circuit 7 and the first current limit setting value V2, is maintained in the first latch circuit 11. On the other hand, the second comparison circuit 10 includes the second latch circuit 12
And the output signal which is the result of comparison between the detected current value V1 and the second current limit setting value V3 is maintained in the second latch circuit 12 similarly to the output signal from the first comparison circuit 9. To be done. The first latch circuit 11 is connected to the base drive circuit 13, and controls the output signal of the base drive circuit 13 based on the output signal of the first latch circuit 11. The base drive circuit 13 is connected to each transistor 6a of the transistor module 6 and the motor winding 2'of the motor 2.
【0020】第2のラッチ回路12は、リセット信号選
択回路14に接続されており、このリセット信号選択回
路14では、第2のラッチ回路12に維持された第2の
比較回路10の出力信号に基づいて、第1の電流制限設
定値V2に対応した発信器よりなる第1のリセット回路
15,或いは第2の電流制限設定値V3に対応した発信
器よりなる第2のリセット回路16からの、第1のリセ
ット信号S2,或いは第2のリセット信号S3を適宜選
択し、ラッチ回路リセット信号S1として、第1のラッ
チ回路11及び第2のラッチ回路12へ供給している。The second latch circuit 12 is connected to the reset signal selection circuit 14, and the reset signal selection circuit 14 outputs the output signal of the second comparison circuit 10 maintained by the second latch circuit 12. On the basis of the first reset circuit 15 composed of an oscillator corresponding to the first current limit set value V2 or the second reset circuit 16 composed of an oscillator corresponding to the second current limit set value V3, The first reset signal S2 or the second reset signal S3 is appropriately selected and supplied to the first latch circuit 11 and the second latch circuit 12 as the latch circuit reset signal S1.
【0021】以下、上記構成の電流制限回路の動作及び
作用を、図2をも参照しながら説明する。図2中17
は、電流検出回路7により検出しているDC電流値(検
出電流値V1)である。このDC電流値17が第1の電
流制限設定値V2よりも小さい場合、第1の比較回路9
からの出力信号はLow信号となり、これに伴って第1
のラッチ回路11の出力信号もLow信号となって、ベ
ースドライブ回路13からは通常の転流信号が出力さ
れ、この転流信号にしたがってトランジスタモジュール
6、ひいてはインバータ回路1が動作している。The operation and action of the current limiting circuit having the above structure will be described below with reference to FIG. 17 in FIG.
Is a DC current value (detected current value V1) detected by the current detection circuit 7. When the DC current value 17 is smaller than the first current limit setting value V2, the first comparison circuit 9
The output signal from becomes a Low signal, and accordingly, the first signal
The output signal of the latch circuit 11 also becomes a Low signal, and a normal commutation signal is output from the base drive circuit 13, and the transistor module 6 and eventually the inverter circuit 1 are operating according to this commutation signal.
【0022】電流検出回路7により検出されたDC電流
値17が、第1の電流制限設定値V2よりも大きく、第
2の電流制限設定値V3よりも小さい場合には、第1の
比較回路9からの出力信号はHi(HIGH)信号とな
り、また、第2の比較回路10からの出力信号はLow
信号となる。これら第1の比較回路9及び第2の比較回
路10からの出力信号は、それぞれ第1のラッチ回路1
1及び第2のラッチ回路12へ維持される。第1のラッ
チ回路11からの出力信号はHi信号であるため、ベー
スドライブ回路13からの出力信号は停止し、これによ
ってインバータ回路1のトランジスタモジュール6はO
FF状態となり、トランジスタモジュール6の入力であ
るDC電流は供給されなくなる。モータ2のモータ巻線
2´に流れるモータ巻線電流18は、トランジスタモジ
ュール6内のダイオード6bを通って流れ続けるが、モ
ータ2にDC電流の入力を行っていたトランジスタモジ
ュール6がOFF状態となっているので、モータ2に供
給されるDC電流は徐々に減少していく。When the DC current value 17 detected by the current detection circuit 7 is larger than the first current limit set value V2 and smaller than the second current limit set value V3, the first comparison circuit 9 Is a Hi (HIGH) signal, and the output signal from the second comparison circuit 10 is Low.
Become a signal. Output signals from the first comparison circuit 9 and the second comparison circuit 10 are respectively output from the first latch circuit 1
It is maintained in the first and second latch circuits 12. Since the output signal from the first latch circuit 11 is the Hi signal, the output signal from the base drive circuit 13 is stopped, which causes the transistor module 6 of the inverter circuit 1 to be turned off.
In the FF state, the DC current that is the input of the transistor module 6 is not supplied. The motor winding current 18 flowing in the motor winding 2 ′ of the motor 2 continues to flow through the diode 6b in the transistor module 6, but the transistor module 6 that was inputting the DC current into the motor 2 is turned off. Therefore, the DC current supplied to the motor 2 gradually decreases.
【0023】第1のラッチ回路11に維持されている、
第1の比較回路9からの出力信号であるHi信号は、第
2のラッチ回路12の出力信号であるLow信号に基づ
いて、リセット信号選択回路14において選択された第
1のリセット回路15からの第1のリセット信号S2を
採用した、ラッチ回路リセット信号S1によってリセッ
トされる。このとき、トランジスタモジュール6に供給
されていたDC電流値17は零となっているため、第1
の比較回路9からの出力信号はLow信号となってお
り、第1のラッチ回路11に維持されていたHi信号が
リセットされたことにより、第1のラッチ回路11から
の出力信号はLow信号となる。この第1のラッチ回路
11からの出力信号がLow信号となることにより、ベ
ースドライブ回路13の出力信号が再び発信されて、ト
ランジスタモジュール6がON状態となるので、トラン
ジスタモジュール6の入力であるDC電流17は再び流
れ始める。Is maintained in the first latch circuit 11,
The Hi signal that is the output signal from the first comparison circuit 9 is output from the first reset circuit 15 that is selected by the reset signal selection circuit 14 based on the Low signal that is the output signal from the second latch circuit 12. It is reset by the latch circuit reset signal S1 that adopts the first reset signal S2. At this time, since the DC current value 17 supplied to the transistor module 6 is zero, the first
The output signal from the comparator circuit 9 is a Low signal, and since the Hi signal maintained in the first latch circuit 11 is reset, the output signal from the first latch circuit 11 becomes a Low signal. Become. When the output signal from the first latch circuit 11 becomes the Low signal, the output signal of the base drive circuit 13 is transmitted again and the transistor module 6 is turned on. Therefore, the DC signal which is the input of the transistor module 6 is input. The electric current 17 starts to flow again.
【0024】また、第1のラッチ回路11に維持されて
いたHi信号がリセットされると同時に、第2のリセッ
ト回路12に維持されていたLow信号もリセットされ
るが、この時点においては第2の比較回路10からの出
力信号はLow信号であるので、第2のラッチ回路12
の状態としては全く変化しない。At the same time that the Hi signal maintained in the first latch circuit 11 is reset, the Low signal maintained in the second reset circuit 12 is also reset. Since the output signal from the comparator circuit 10 is a Low signal, the second latch circuit 12
The state of does not change at all.
【0025】次に、電流検出回路7により検出されたD
C電流値(検出電流値V1)17が、第1の電流制限設
定値V2より大きく、さらに第2の電流制限設定値V3
よりも大きい場合には、第1の比較回路9の出力信号,
及び第2の比較回路10の出力信号は夫々Hi信号とな
る。これら2つのHi信号は、それぞれ第1のラッチ回
路11及び第2のラッチ回路12に維持される。そし
て、第1のラッチ回路11からの出力信号がHi信号で
あるため、ベースドライブ回路13からの出力信号は停
止し、これによってインバータ回路1のトランジスタモ
ジュール6はOFF状態となり、トランジスタモジュー
ル6の入力であるDC電流値17は供給されなくなる。
モータ2のモータ巻線2´に流れるモータ巻線電流18
は、トンラジスタモジュール6内のダイオード6bを通
って流れ続けるが、モータ2にDC電流の入力を行って
いたトランジスタモジュール6がOFF状態となってい
るので、モータ2に供給されるDC電流は徐々に減少し
てしまう。Next, D detected by the current detection circuit 7
The C current value (detected current value V1) 17 is larger than the first current limit setting value V2, and further the second current limit setting value V3
Is larger than the output signal of the first comparison circuit 9,
The output signals of the second comparison circuit 10 and the second comparison circuit 10 are Hi signals. These two Hi signals are maintained in the first latch circuit 11 and the second latch circuit 12, respectively. Since the output signal from the first latch circuit 11 is the Hi signal, the output signal from the base drive circuit 13 is stopped, whereby the transistor module 6 of the inverter circuit 1 is turned off, and the input of the transistor module 6 is turned off. The DC current value of 17 is no longer supplied.
Motor winding current 18 flowing through the motor winding 2'of the motor 2
Continues to flow through the diode 6b in the transistor module 6, but the transistor module 6 that was inputting the DC current to the motor 2 is in the OFF state, so the DC current supplied to the motor 2 is It gradually decreases.
【0026】一方、第2のラッチ回路12の出力信号は
Hi信号であるので、リセット信号選択回路14におい
て選択されるリセット信号は、Hi信号に対応している
第2のリセット回路16からの第2のリセット信号S3
であり、この第2のリセット信号S3を採用したラッチ
回路リセット信号S1により、第1のラッチ回路11及
び第2のラッチ回路12にそれぞれ維持されているHi
信号はリセットされる。On the other hand, since the output signal of the second latch circuit 12 is the Hi signal, the reset signal selected by the reset signal selection circuit 14 is the first reset signal from the second reset circuit 16 corresponding to the Hi signal. 2 reset signal S3
Therefore, by the latch circuit reset signal S1 that adopts the second reset signal S3, Hi maintained in the first latch circuit 11 and the second latch circuit 12 respectively.
The signal is reset.
【0027】この第2のリセット回路16である発信器
からの出力周波数は、図2中にS3として示してあるよ
うに、S2として示してある第1のリセット回路15で
ある発信器からの出力周波数よりも低くなっている。し
たがって、リセット間隔が長くなり、ひいてはトランジ
スタモジュール6がOFF状態である期間が長くなる。
よって、第2の電流制限設定値V3を越えていたDC電
流値17は、十分に減少することができるようになる。The output frequency from the oscillator, which is the second reset circuit 16, is the output from the oscillator, which is the first reset circuit 15, shown as S2, as shown as S3 in FIG. It is lower than the frequency. Therefore, the reset interval becomes long, and thus the period during which the transistor module 6 is in the OFF state becomes long.
Therefore, the DC current value 17, which has exceeded the second current limit setting value V3, can be sufficiently reduced.
【0028】第1のラッチ回路11及び第2のラッチ回
路12がそれぞれリセットされたとき、トランジスタモ
ジュール6に供給されているDC電流値17は零となっ
ているため、第1の比較回路9からの出力信号はLow
信号となっており、第1のラッチ回路11に維持されて
いたHi信号がリセットされたことにより、第1のラッ
チ回路11からの出力信号はLow信号となる。この第
1のラッチ回路11からの出力信号がLow信号となる
ことにより、ベースドライブ回路13の出力信号が再び
発信され、トランジスタモジュール6がON状態とな
り、トランジスタモジュール6の入力であるDC電流1
7再び流れ始める。Since the DC current value 17 supplied to the transistor module 6 is zero when the first latch circuit 11 and the second latch circuit 12 are reset, the first comparator circuit 9 Output signal is Low
The output signal from the first latch circuit 11 becomes a Low signal because the Hi signal maintained in the first latch circuit 11 is reset. When the output signal from the first latch circuit 11 becomes the Low signal, the output signal of the base drive circuit 13 is transmitted again, the transistor module 6 is turned on, and the DC current 1 which is the input of the transistor module 6
7 Start flowing again.
【0029】また、第2の比較回路10からの出力信号
もLow信号となっているので、第2のラッチ回路12
に維持されていたHi信号がリセットされたことによ
り、第2のラッチ回路12からの出力信号もLow信号
となる。Since the output signal from the second comparison circuit 10 is also a Low signal, the second latch circuit 12
By resetting the Hi signal maintained at, the output signal from the second latch circuit 12 also becomes a Low signal.
【0030】つまり、電流検出回路7で検出されるDC
電流値17(検出電流値V1)の値が、第2の電流制限
設定値V3よりも大きくなった場合には、リセット信号
の発信される間隔が長い第2のリセット信号が選択さ
れ、よって、トランジスタモジュール6のOFF状態の
期間が長くなり、DC電流値17を十分に減少させるこ
とができるようになる。That is, DC detected by the current detection circuit 7
When the value of the current value 17 (detected current value V1) becomes larger than the second current limit setting value V3, the second reset signal having a longer interval of transmitting the reset signal is selected. The OFF period of the transistor module 6 becomes longer, and the DC current value 17 can be reduced sufficiently.
【0031】次に、第2の実施例として図3及び図4を
参照しながら説明する。図3は、第2の実施例における
電流制限設定回路の構成を示す電気的構成図である。ま
た図4は、第1の実施例における図2相当図である。な
お、上述した第1の実施例と同一構成部分については、
同一符号を付すことにより説明は省略する。Next, a second embodiment will be described with reference to FIGS. 3 and 4. FIG. 3 is an electrical configuration diagram showing the configuration of the current limit setting circuit in the second embodiment. Further, FIG. 4 is a view corresponding to FIG. 2 in the first embodiment. Regarding the same components as those of the first embodiment described above,
The description is omitted by giving the same reference numerals.
【0032】第1の比較回路9は第1のラッチ回路11
に接続されており、電流検出回路7により検出された検
出電流値V1と第1の電流制限設定値V2の比較結果で
ある出力信号は、この第1のラッチ回路11に維持され
る。一方、第2の比較回路10は第2のラッチ回路12
に接続されており、検出電流値V1と第2の電流制限設
定値V3の比較結果である出力信号は、上記第1の比較
回路9からの出力信号と同様に第2のラッチ回路12に
維持される。第1のラッチ回路11はベースドライブ回
路13に接続されている。このベースドライブ回路13
は、トランジスタモジュール6の各トランジスタ6a、
及びモータ2のモータ巻線2´に接続されている。第2
のラッチ回路12はデューティ制限回路21に接続され
ており、このデューティ制限回路21は上記ベースドラ
イブ回路13に接続されている。The first comparison circuit 9 is the first latch circuit 11
An output signal, which is a result of comparison between the detected current value V1 detected by the current detection circuit 7 and the first current limit setting value V2, is maintained in the first latch circuit 11. On the other hand, the second comparison circuit 10 includes the second latch circuit 12
And the output signal which is the result of comparison between the detected current value V1 and the second current limit setting value V3 is maintained in the second latch circuit 12 similarly to the output signal from the first comparison circuit 9. To be done. The first latch circuit 11 is connected to the base drive circuit 13. This base drive circuit 13
Is each transistor 6a of the transistor module 6,
And the motor winding 2 ′ of the motor 2. Second
The latch circuit 12 is connected to the duty limiting circuit 21, and the duty limiting circuit 21 is connected to the base drive circuit 13.
【0033】図中22はリセット回路であり、第1のラ
ッチ回路11及び第2のラッチ回路12に接続されてい
る。このリセット回路22からは、一定間隔でリセット
信号S4が発信されており、このリセット信号S4によ
り第1のラッチ回路11及び第2のラッチ回路12に維
持されている信号をリセットする。Reference numeral 22 in the figure denotes a reset circuit, which is connected to the first latch circuit 11 and the second latch circuit 12. A reset signal S4 is transmitted from the reset circuit 22 at regular intervals, and the reset signal S4 resets the signals maintained in the first latch circuit 11 and the second latch circuit 12.
【0034】以下、上記構成の電流制限回路の動作及び
作用を、図4をも参照しながら説明する。図4中23
は、電流検出回路7により検出しているDC電流値(検
出電流値V1)である。このDC電流値23が第1の電
流制限設定値V2よりも小さい場合、第1の比較回路9
からの出力信号はLow信号となり、これにともなって
第1のラッチ回路11の出力もLow信号となって、ベ
ースドライブ回路13からは通常の転流信号が出力さ
れ、この転流信号にしたがってトランジスタモジュール
6、曵いてはインバータ回路1が動作している。The operation and action of the current limiting circuit having the above configuration will be described below with reference to FIG. 23 in FIG.
Is a DC current value (detected current value V1) detected by the current detection circuit 7. When the DC current value 23 is smaller than the first current limit setting value V2, the first comparison circuit 9
Becomes a Low signal, the output of the first latch circuit 11 also becomes a Low signal accordingly, and the base drive circuit 13 outputs a normal commutation signal. The module 6, the inverter circuit 1 is operating.
【0035】電流検出回路7により検出されたDC電流
値23が、第1の電流制限設定値V1よりも大きく、第
2の電流制限設定値V3よりも小さい場合には、第1の
比較回路9からの出力信号はHi信号となり、また、第
2の比較回路10からの出力信号はLow信号となる。
これら第1の比較回路9及び第2の比較回路10からの
出力信号は、それぞれ第1のラッチ回路11及び第2の
ラッチ回路12へ維持される。第1のラッチ回路11か
らの出力信号はHi信号であるため、ベースドライブ回
路13からの出力信号は停止し、これによってインバー
タ回路1のトランジスタモジュール6はOFF状態とな
り、トランジスタモジュール6の入力であるDC電流2
3は供給されなくなる。モータ2のモータ巻線2´に流
れるモータ巻線電流24は、トランジスタモジュール6
内のダイオード6bを通って流れ続けるが、モータ2に
DC電流23の入力を行っていたトランジスタモジュー
ル6がOFF状態となるので、モータ2に供給されるモ
ータ巻線電流24は徐々に減少していく。When the DC current value 23 detected by the current detection circuit 7 is larger than the first current limit setting value V1 and smaller than the second current limit setting value V3, the first comparing circuit 9 Is an Hi signal, and the output signal from the second comparison circuit 10 is a Low signal.
Output signals from the first comparison circuit 9 and the second comparison circuit 10 are maintained in the first latch circuit 11 and the second latch circuit 12, respectively. Since the output signal from the first latch circuit 11 is the Hi signal, the output signal from the base drive circuit 13 is stopped, whereby the transistor module 6 of the inverter circuit 1 is turned off and is the input of the transistor module 6. DC current 2
3 will not be supplied. The motor winding current 24 flowing through the motor winding 2 ′ of the motor 2 is generated by the transistor module 6
Although it continues to flow through the diode 6b in the inside, the transistor module 6 that was inputting the DC current 23 to the motor 2 is turned off, so that the motor winding current 24 supplied to the motor 2 gradually decreases. Go.
【0036】第1のラッチ回路11に維持されている、
第1の比較回路9からの出力信号であるHi信号は、リ
セット回路22から一定間隔で発信されているリセット
信号S4によりリセットされる。このとき、トランジス
タモジュール6に供給されていたDC電流値23は零と
なっているため、第1の比較回路9からの出力信号はL
ow信号となっており、第1のラッチ回路11に維持さ
れていたHi信号がリセットされたことにより、第1の
ラッチ回路からの出力信号はLow信号となる。この第
1のラッチ回路11からの出力信号がLow信号となる
ことにより、ベースドライブ回路13の出力信号が再び
発信され、トランジスタモジュール6がON状態とな
り、トランジスタモジュール6の入力であるDC電流2
3は再び流れ始める。Maintained by the first latch circuit 11,
The Hi signal, which is the output signal from the first comparison circuit 9, is reset by the reset signal S4 transmitted from the reset circuit 22 at regular intervals. At this time, since the DC current value 23 supplied to the transistor module 6 is zero, the output signal from the first comparison circuit 9 is L.
The output signal from the first latch circuit becomes the Low signal because the Hi signal, which is the ow signal and is maintained in the first latch circuit 11, is reset. When the output signal from the first latch circuit 11 becomes the Low signal, the output signal of the base drive circuit 13 is transmitted again, the transistor module 6 is turned on, and the DC current 2 which is the input of the transistor module 6
3 starts flowing again.
【0037】また、第1のラッチ回路11に維持されて
いたHi信号がリセットされると同時に、第2のリセッ
ト回路12に維持されていたLow信号もリセットされ
るが、この時点においては第2の比較回路10からの出
力信号はLow信号であるので、第2のラッチ回路12
の状態としては全く変化しない。At the same time that the Hi signal maintained in the first latch circuit 11 is reset, the Low signal maintained in the second reset circuit 12 is also reset. Since the output signal from the comparator circuit 10 is a Low signal, the second latch circuit 12
The state of does not change at all.
【0038】次に、電流検出回路7により検出されたD
C電流値(検出電流値V1)23が、第1の電流制限設
定値V2より大きく、さらに第2の電流制限設定値V3
よりも大きい場合には、第1の比較回路9の出力信号、
及び第2の比較回路10の出力信号は夫々Hi信号とな
る。これら2つのHi信号は、それぞれ第1のラッチ回
路11及び第2のラッチ回路12に維持される。そし
て、第1のラッチ回路11からの出力信号はHi信号で
あるため、ベースドライブ回路13からの出力信号は停
止し、これによってインバータ回路1のトランジスタモ
ジュール6はOFF状態となり、トランジスタモジュー
ル6の入力であるDC電流値23は供給されなくなる。
モータ2のモータ巻線2´に流れるモータ巻線電流24
は、トランジスタモジュール6内のダイオード6bを通
って流れ続けるが、モータ2にDC電流23の入力を行
っていたトランジスタモジュール6がOFF状態となっ
ているので、モータ2に供給されるモータ巻線電流24
は徐々に減少してしまう。Next, D detected by the current detection circuit 7
The C current value (detected current value V1) 23 is larger than the first current limit setting value V2, and further the second current limit setting value V3.
Output signal of the first comparison circuit 9,
The output signals of the second comparison circuit 10 and the second comparison circuit 10 are Hi signals. These two Hi signals are maintained in the first latch circuit 11 and the second latch circuit 12, respectively. Since the output signal from the first latch circuit 11 is the Hi signal, the output signal from the base drive circuit 13 is stopped, whereby the transistor module 6 of the inverter circuit 1 is turned off and the input of the transistor module 6 is turned off. The DC current value 23, that is, is not supplied.
Motor winding current 24 flowing through the motor winding 2'of the motor 2
Will continue to flow through the diode 6b in the transistor module 6, but since the transistor module 6 that was inputting the DC current 23 to the motor 2 is in the OFF state, the motor winding current supplied to the motor 2 is 24
Will gradually decrease.
【0039】第1のラッチ回路11及び第2のラッチ回
路12に維持されたHi信号は、リセット回路22から
のリセット信号S4により同時にリセットされる。この
とき、トランジスタモジュール6に供給されているDC
電流値23は零となっているため、第1の比較回路9か
らの出力信号はLow信号となっており、第1のラッチ
回路に維持されていたHi信号がリセットされたことに
より、第1のラッチ回路11からの出力信号はLow信
号となる。この第1のラッチ回路11からの出力信号が
Low信号となることにより、ベースドライブ回路13
の出力信号が再び発信され、トランジスタモジュール6
がON状態となり、トランジスタモジュール6の入力で
あるDC電流23が再び流れ始める。The Hi signal maintained in the first latch circuit 11 and the second latch circuit 12 is simultaneously reset by the reset signal S4 from the reset circuit 22. At this time, the DC supplied to the transistor module 6
Since the current value 23 is zero, the output signal from the first comparison circuit 9 is a Low signal, and the Hi signal maintained in the first latch circuit is reset, so that the first The output signal from the latch circuit 11 becomes a Low signal. When the output signal from the first latch circuit 11 becomes the Low signal, the base drive circuit 13
The output signal of is transmitted again, and the transistor module 6
Is turned on, and the DC current 23 that is the input of the transistor module 6 starts to flow again.
【0040】また、第2の比較回路10からの出力信号
もLow信号となっているので、第2のラッチ回路12
に維持されていたHi信号がリセットされたことによ
り、第2のラッチ回路12からの出力信号もLow信号
となる。デューティ制限回路21は、この第2のラッチ
回路12からの出力信号が、Hi信号からLow信号に
リセットされたことを検知すると、所定時間Ta経過後
に、ベースドライブ回路13から発信されている出力信
号を停止させる信号をベースドライブ回路13に発信し
て、再びトランジスタモジュール6をOFF状態として
DC電流23を供給しないようにする。このトランジス
タモジュール6のOFF状態は、次に発信されるリセッ
ト信号S4により解消されてON状態となる。上記所定
時間Taは、モータ端子電圧25においてDC電流23
が第1の電流制限設定値V2を越えたことを検知してか
ら、ベースドライブ回路13からの出力信号を停止する
までの時間Tdより短く設定されている。したがって、
モータ巻線電流24が十分減少していない状態で通電が
開始されても、すぐに再び通電を停止するようにしてい
るので、次のリセット信号S4により通電が開始される
ときには、モータ巻線電流24は十分に減少されている
状態とすることができるようになる。Since the output signal from the second comparison circuit 10 is also a Low signal, the second latch circuit 12
By resetting the Hi signal maintained at, the output signal from the second latch circuit 12 also becomes a Low signal. When the duty limiting circuit 21 detects that the output signal from the second latch circuit 12 has been reset from the Hi signal to the Low signal, the output signal transmitted from the base drive circuit 13 after a predetermined time Ta has elapsed. Is transmitted to the base drive circuit 13 to turn off the transistor module 6 again so that the DC current 23 is not supplied. The OFF state of the transistor module 6 is canceled by the reset signal S4 transmitted next, and becomes the ON state. The predetermined time Ta is equal to the DC current 23 at the motor terminal voltage 25.
Is set to be shorter than the time Td from detecting that the current exceeds the first current limit setting value V2 to stopping the output signal from the base drive circuit 13. Therefore,
Even if energization is started in the state where the motor winding current 24 is not sufficiently reduced, the energization is immediately stopped again. Therefore, when energization is started by the next reset signal S4, 24 can be fully reduced.
【0041】上記第1及び第2の実施例においては、電
流制限設定値を2つ設定した場合について説明している
が、電流制限設定値は2つに限るものではなく、3つ以
上の複数個設定してより細かな制御を行うことも可能で
ある。In the above first and second embodiments, the case where two current limit set values are set has been described, but the current limit set values are not limited to two, and a plurality of three or more current limit set values are set. It is also possible to make individual settings for finer control.
【0042】[0042]
【発明の効果】本発明のモータの駆動回路においては、
電流制限設定値を複数設け、この電流制限設定値と検出
電流値とを比較して、検出電流値が越えた電流制限設定
値ごとに、異なったリセット間隔を設定したリセット信
号を選択するように構成し、あるいは値の大きい電流制
限設定値を越えた場合、リセット信号により維持信号が
リセットされてDC電流が流れても、すぐに再び通電を
停止するように構成しているので、DC電流を十分に減
少させることができ、よって電流制限設定値を大幅に越
えてDC電流が流れることがなくなり、駆動回路及びモ
ータを破壊することがなくなるという優れた効果を奏す
るものである。In the motor drive circuit of the present invention,
Multiple current limit set values are provided, and the current limit set value and the detected current value are compared, and a reset signal with a different reset interval is selected for each current limit set value that the detected current value exceeds. If the current limit setting value having a large value is exceeded, even if the maintenance signal is reset by the reset signal and the DC current flows, the current is immediately stopped again. It is possible to sufficiently reduce the current limit value, so that the DC current does not flow over the current limit set value so much that the drive circuit and the motor are not destroyed, which is an excellent effect.
【図1】本発明の一実施例を示す図FIG. 1 is a diagram showing an embodiment of the present invention.
【図2】実施例におけるシーケンス図FIG. 2 is a sequence diagram according to an embodiment.
【図3】第2の実施例を示す図FIG. 3 is a diagram showing a second embodiment.
【図4】第2の実施例におけるシーケンス図FIG. 4 is a sequence diagram in the second embodiment.
【図5】従来技術を示す図FIG. 5 is a diagram showing a conventional technique.
【図6】従来技術におけるシーケンス図FIG. 6 is a sequence diagram in the prior art.
6 トランジスタモジュール 6a トランジスタ 6b ダイオード 9 第1の比較回路 10 第2の比較回路 11 第1のラッチ回路 12 第2のラッチ回路 14 リセット信号選択回路 15 第1のリセット回路 16 第2のリセット回路 21 デューティ制限回路 22 リセット回路 V2 第1の電流制限設定値 V3 第2の電流制限設定値 S1 ラッチ回路リセット信号 S2 第1のリセット信号 S3 第2のリセット信号 S4 リセット信号 6 Transistor Module 6a Transistor 6b Diode 9 First Comparison Circuit 10 Second Comparison Circuit 11 First Latch Circuit 12 Second Latch Circuit 14 Reset Signal Selection Circuit 15 First Reset Circuit 16 Second Reset Circuit 21 Duty Limit circuit 22 Reset circuit V2 First current limit set value V3 Second current limit set value S1 Latch circuit reset signal S2 First reset signal S3 Second reset signal S4 Reset signal
Claims (2)
検出したDC電流値と予め設定されている第1の電流制
限設定値とを比較する第1の比較回路と、前記DC電流
値と前記第1の電流制限設定値より若干値の大きい予め
設定されている第2の電流制限設定値とを比較する第2
の比較回路と、前記第1の比較回路からの出力信号を維
持する第1のラッチ回路と、前記第2の比較回路からの
出力信号を維持する第2のラッチ回路と、第1のリセッ
ト信号を発信する第1のリセット回路と、前記第1のリ
セット信号よりリセット間隔の長い第2のリセット信号
を発信する第2のリセット回路と、前記第2のラッチ回
路からの出力に応じて前記第1のリセット信号と前記第
2のリセット信号のどちらかを選択して前記第1のラッ
チ回路及び前記第2のラッチ回路に維持されている信号
をリセットさせるリセット信号選択回路とを備えたこと
を特徴とするモータの駆動回路。1. A first comparison circuit for comparing a DC current value detected by a current control circuit of a motor drive circuit with a preset first current limit setting value, the DC current value and the first comparison circuit. The second current limit set value which is slightly larger than the current limit set value of 1 and which is set in advance.
Comparator circuit, a first latch circuit that maintains the output signal from the first comparator circuit, a second latch circuit that maintains the output signal from the second comparator circuit, and a first reset signal. A first reset circuit for transmitting a signal, a second reset circuit for transmitting a second reset signal having a reset interval longer than the first reset signal, and the second reset circuit according to the output from the second latch circuit. A reset signal selection circuit for selecting either the first reset signal or the second reset signal to reset the signals maintained in the first latch circuit and the second latch circuit. Characteristic motor drive circuit.
検出したDC電流値と予め設定されている第1の電流制
限設定値とを比較する第1の比較回路と、前記DC電流
値と前記第1の電流制限設定値より若干値の大きい予め
設定されている第2の電流制限設定値とを比較する第2
の比較回路と、前記第1の比較回路からの出力信号を維
持する第1のラッチ回路と、前記第2の比較回路からの
出力信号を維持する第2のラッチ回路と、前記第1のラ
ッチ回路に維持された信号及び前記第2のラッチ回路に
維持された信号をリセットするリセット回路と、前記D
C電流値が前記第2の電流制限設定値より大きかった場
合に前記第2のラッチ回路に維持されていた信号がリセ
ットされ所定時間が経過した後に前記電流制御回路に供
給されるDC電流を停止するデューティ制限回路とを備
えたことを特徴とするモータの駆動回路。2. A first comparing circuit for comparing a DC current value detected by a current control circuit of a motor drive circuit with a preset first current limit setting value, the DC current value and the first comparing circuit. The second current limit set value which is slightly larger than the current limit set value of 1 and which is set in advance.
Comparator circuit, a first latch circuit that maintains the output signal from the first comparator circuit, a second latch circuit that maintains the output signal from the second comparator circuit, and the first latch. A reset circuit for resetting a signal maintained by a circuit and a signal maintained by the second latch circuit;
When the C current value is larger than the second current limit setting value, the signal maintained in the second latch circuit is reset and the DC current supplied to the current control circuit is stopped after a predetermined time has elapsed. And a duty limiting circuit for controlling the motor.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP4197956A JPH0654581A (en) | 1992-07-24 | 1992-07-24 | Motor drive circuit |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP4197956A JPH0654581A (en) | 1992-07-24 | 1992-07-24 | Motor drive circuit |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH0654581A true JPH0654581A (en) | 1994-02-25 |
Family
ID=16383112
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP4197956A Pending JPH0654581A (en) | 1992-07-24 | 1992-07-24 | Motor drive circuit |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH0654581A (en) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2009124898A (en) * | 2007-11-16 | 2009-06-04 | Sumitomo (Shi) Construction Machinery Manufacturing Co Ltd | Revolution driving controller and construction machine comprising the same |
-
1992
- 1992-07-24 JP JP4197956A patent/JPH0654581A/en active Pending
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2009124898A (en) * | 2007-11-16 | 2009-06-04 | Sumitomo (Shi) Construction Machinery Manufacturing Co Ltd | Revolution driving controller and construction machine comprising the same |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US5483141A (en) | Method and apparatus for controlling refrigerator cycle | |
EP1121753B1 (en) | Method and device for controlling a brushless electric motor | |
JPH0382396A (en) | Pulse width modulation type inverter apparatus | |
JP2001251888A (en) | Current-limiting circuit for inverter type refrigerator and its control method | |
JPH09131075A (en) | Inverter equipment | |
JPH07284289A (en) | Drive controller of brushless motor | |
US4908563A (en) | Method and device for braking a squirrel-cage motor | |
JPH0654581A (en) | Motor drive circuit | |
JPH07298677A (en) | Fan motor | |
JPH11252987A (en) | Inverter circuit drive device | |
JP2000201484A (en) | Inverter equipment | |
JP3633564B2 (en) | Inverter device for induction machine drive | |
JPH06351285A (en) | Drive controller for brushless motor | |
JPH0984388A (en) | Ac motor controller | |
JPH10309078A (en) | Switching dc power unit | |
JPH07170776A (en) | Discharging method for charge in main circuit of inverter | |
JP2004159473A (en) | Insulated voltage conversion circuit | |
JP2000092857A (en) | Power conversion device | |
JP2004030089A (en) | Alternating-current voltage adjusting device | |
JP3112060B2 (en) | Control device for brushless DC motor | |
JP2004254392A (en) | Control method for air conditioner | |
JPH1080155A (en) | Formation apparatus for positive and negative pulses | |
JPH0638539A (en) | Power source | |
JP2002335698A (en) | Inverter power generating device and parallel operation method of the inverter power generating device and external ac power supply | |
JPH0124036B2 (en) |