JPH0654581A - Motor drive circuit - Google Patents
Motor drive circuitInfo
- Publication number
- JPH0654581A JPH0654581A JP4197956A JP19795692A JPH0654581A JP H0654581 A JPH0654581 A JP H0654581A JP 4197956 A JP4197956 A JP 4197956A JP 19795692 A JP19795692 A JP 19795692A JP H0654581 A JPH0654581 A JP H0654581A
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- current
- signal
- reset
- latch circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Control Of Motors That Do Not Use Commutators (AREA)
Abstract
Description
［発明の目的］ [Object of the Invention]
【０００１】[0001]
【産業上の利用分野】本発明は、モータに供給する電流
を制御する電流制限回路を有するモータの駆動回路に関
するものである。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a motor drive circuit having a current limiting circuit for controlling the current supplied to the motor.
【０００２】[0002]
【従来の技術】ブラシレスＤＣモータなどの駆動回路に
用いられている電流制限回路の従来構成及び作用につい
て、以下図３を参照しながら説明する。2. Description of the Related Art The conventional structure and operation of a current limiting circuit used in a drive circuit such as a brushless DC motor will be described below with reference to FIG.
【０００３】図３は、従来の電流制限回路の構成を示す
電気的構成図である。図３中３１は、後述するモータ３
２の回転駆動を制御するインバータ回路である。このイ
ンバータ回路３１は、交流電流を供給する交流電源３３
と、この交流電流を直流電流に変換する整流回路３４，
この整流回路３４より得られた直流電流の脈動波などを
平均して平滑化する平滑回路３５，複数個のトランジス
タ３６ａとこのトランジスタ３６ａと同数のダイオード
３６ｂから構成されているトランジスタモジュール３
６、及びこのトランジスタモジュール３６へ入力される
ＤＣ電流値を検出する電流検出回路３７、とにより構成
されている。３２はインバータ回路３１より供給された
直流電流により回転駆動を行うモータである。FIG. 3 is an electrical configuration diagram showing a configuration of a conventional current limiting circuit. Reference numeral 31 in FIG. 3 denotes a motor 3 described later.
2 is an inverter circuit that controls the rotation drive of the second motor. The inverter circuit 31 includes an AC power supply 33 that supplies an AC current.
And a rectifying circuit 34 for converting this alternating current into direct current,
A smoothing circuit 35 for averaging and smoothing the pulsating wave of the DC current obtained from the rectifying circuit 34, a transistor module 3 including a plurality of transistors 36a and the same number of diodes 36b as the transistors 36a.
6 and a current detection circuit 37 that detects a DC current value input to the transistor module 36. Reference numeral 32 is a motor that is rotationally driven by the direct current supplied from the inverter circuit 31.
【０００４】電流検出回路３７で検出された検出電流値
（ＤＣ電流値）Ｖ４は、フィルタ回路３８を介して比較
回路３９に入力される。比較回路３９は、検出電流値Ｖ
４と電流制限設定値Ｖ５を受けてこれら２つの電流値Ｖ
４及びＶ５を比較し、検出電流値Ｖ４が電流制限設定値
Ｖ５より大きい場合にはＨｉ（ＨＩＧＨ）信号を出力信
号とし、検出電流値Ｖ４が電流制限設定値Ｖ５より小さ
い場合にはＬｏｗ信号を出力信号とする。比較回路３９
からの出力信号は、ラッチ回路４０により維持される。
比較回路３９からの出力信号がＨｉ信号の時、ラッチ回
路４０にはＨｉ信号が維持され、このＨｉ信号は、トラ
ンジスタモジュール３６の各トランジスタ３６ａ，及び
モータ３２のモータ巻線３２´に接続されているベース
ドライブ回路４２に入力される。すると、ベースドライ
ブ回路４２からインバータ回路３１のトランジスタモジ
ュール３６へ供給されていた信号が停止し、これによっ
てトランジスタモジュール３６がＯＦＦ状態となり、ト
ランジスタモジュール３６の入力であるＤＣ電流は流れ
なくなる。モータ３２のモータ巻線３２´に流れる巻線
電流は、トランジスタモジュール３６内のダイオード３
６ｂを通って流れ続けるが、モータ３２にＤＣ電流の入
力を行っていたトランジスタモジュール３６がＯＦＦ状
態となっているので、モータ３２に供給されるＤＣ電流
は徐々に減少していく。The detected current value (DC current value) V4 detected by the current detection circuit 37 is input to the comparison circuit 39 via the filter circuit 38. The comparison circuit 39 detects the detected current value V
4 and the current limit set value V5, these two current values V
4 and V5 are compared, a Hi (HIGH) signal is used as an output signal when the detected current value V4 is larger than the current limit setting value V5, and a Low signal is output when the detected current value V4 is smaller than the current limit setting value V5. Use as output signal. Comparison circuit 39
The output signal from is maintained by the latch circuit 40.
When the output signal from the comparison circuit 39 is the Hi signal, the Hi signal is maintained in the latch circuit 40, and this Hi signal is connected to each transistor 36a of the transistor module 36 and the motor winding 32 'of the motor 32. Input to the existing base drive circuit 42. Then, the signal supplied from the base drive circuit 42 to the transistor module 36 of the inverter circuit 31 is stopped, whereby the transistor module 36 is turned off, and the DC current that is the input of the transistor module 36 stops flowing. The winding current flowing through the motor winding 32 ′ of the motor 32 is the diode 3 in the transistor module 36.
Although the current continues to flow through 6b, the DC current supplied to the motor 32 gradually decreases because the transistor module 36 that has input the DC current to the motor 32 is in the OFF state.
【０００５】４１は発信器よりなるリセット回路であ
り、ラッチ回路４０に維持されている信号がＨｉ信号で
あることを認識した後、ラッチ回路４０に維持されてい
るＨｉ信号をリセットするリセット信号Ｓ５を出力す
る。リセット回路４１からリセット信号Ｓ５が出力され
るときは、トランジスタモジュール３６の入力であるＤ
Ｃ電流値は零となっているため、比較回路３９からの出
力信号がＬｏｗ信号となっているので、リセット信号Ｓ
５によりラッチ回路４０に維持されているＨｉ信号がリ
セットされると、ラッチ回路４０に維持される信号はＬ
ｏｗ信号となる。ラッチ回路４０からの出力信号がＬｏ
ｗ信号となると、ベースドライブ回路４２はトランジス
タモジュール３６への信号の供給を再開し、これにより
トランジスタモジュール３６はＯＮ状態となり、トラン
ジスタモジュール３６の入力であるＤＣ電流は再び流れ
始める。Reference numeral 41 is a reset circuit composed of an oscillator, and after recognizing that the signal maintained in the latch circuit 40 is a Hi signal, a reset signal S5 for resetting the Hi signal maintained in the latch circuit 40. Is output. When the reset signal S5 is output from the reset circuit 41, the input D of the transistor module 36
Since the C current value is zero and the output signal from the comparison circuit 39 is a Low signal, the reset signal S
When the Hi signal maintained in the latch circuit 40 is reset by 5, the signal maintained in the latch circuit 40 becomes L
It becomes an ow signal. The output signal from the latch circuit 40 is Lo
When the w signal is reached, the base drive circuit 42 resumes supplying the signal to the transistor module 36, whereby the transistor module 36 is turned on, and the DC current that is the input of the transistor module 36 starts to flow again.
【０００６】このような構成の駆動回路とすることで、
モータ３２のモータ巻線３２´に供給されるＤＣ電流
は、電流制限設定値Ｖ５とほぼ等しい略一定の電流値に
保つように構成していた。With the drive circuit having such a configuration,
The DC current supplied to the motor winding 32 'of the motor 32 is configured to be maintained at a substantially constant current value substantially equal to the current limit set value V5.
【０００７】[0007]
【発明が解決しようとする課題】上記したような構成の
従来のモータの駆動回路では、以下に述べるような問題
点が発生してくる。In the conventional motor drive circuit having the above-mentioned structure, the following problems occur.
【０００８】上記したような構成のモータの駆動回路に
よりモータを駆動させた場合、モータのＲ，Ｌの値が小
さい場合、或いは誘起電圧が逆に発生する発電モードと
なっている場合などには、図４に示すＤＣ電流値４３
（検出電流値Ｖ４）、モータ巻線電流４４、モータ端子
電圧４５、リセット信号Ｓ５及び電流制限設定値Ｖ５の
時系列的な関連から分かるように、徐々にＤＣ電流値４
３が大きくなり、電流制限設定値Ｖ５を大きく越えて電
流が流れてしまうことがある。When the motor is driven by the motor drive circuit having the above-described structure, when the values of R and L of the motor are small, or in the power generation mode in which the induced voltage is generated in reverse, , The DC current value 43 shown in FIG.
(Detected current value V4), motor winding current 44, motor terminal voltage 45, reset signal S5, and current limit set value V5 As can be seen from the time-series relationship, the DC current value 4 gradually increases.
3 may become large, and the current may flow greatly exceeding the current limit setting value V5.
【０００９】この理由について説明すると、フィルタ回
路３８により生ずる遅れ、比較回路３９により生ずる遅
れ、ラッチ回路４０による遅れ、ベースドライブ回路４
２による遅れ、及びトランジスタモジュール３６のター
ンオフタイムの存在により、実際に検出電流値Ｖ４が電
流制限設定値Ｖ５を越えてから、インバータ回路３１の
トランジスタモジュール３６がＯＦＦ状態となるまで
に、遅れＴｌの時間が掛かってしまう。これらの遅れ時
間の間、ＤＣ電流値４３は大きくなり続け、電流制限設
定値Ｖ５を大きく越えて流れることとなってしまう。し
かし、モータ３２のＲ，Ｌの値が大きい場合、或いは誘
起電圧が正常に発生するモードとなっている場合には、
次のトランジスタモジュール３６がＯＦＦ状態となって
いる時間中に、ＤＣ電流値４３が徐々に減少してほぼ電
流制限設定値Ｖ５と等しい電流が流れ続けるようにな
る。The reason for this will be explained. The delay caused by the filter circuit 38, the delay caused by the comparison circuit 39, the delay caused by the latch circuit 40, and the base drive circuit 4.
Due to the delay due to 2 and the turn-off time of the transistor module 36, there is a delay Tl from when the detected current value V4 actually exceeds the current limit set value V5 until the transistor module 36 of the inverter circuit 31 is turned off. It takes time. During these delay times, the DC current value 43 continues to increase, and the current value greatly exceeds the current limit setting value V5. However, when the R and L values of the motor 32 are large, or when the mode is such that the induced voltage is normally generated,
During the next time when the transistor module 36 is in the OFF state, the DC current value 43 gradually decreases and the current substantially equal to the current limit set value V5 continues to flow.
【００１０】つまり、トランジスタモジュール３６がＯ
ＦＦ状態となっている間にＤＣ電流値４３が徐々に減少
するわけであるが、この時間中に十分にモータ巻線電流
４４が減少しない場合には、次にラッチ回路４０の維持
したＨｉ信号がリセットされて再びＤＣ電流４３が流れ
始めると、短期間で大きな電流となって直ぐに電流制限
設定値Ｖ５を越えることとなる。もちろんＤＣ電流値４
３が電流制限設定値Ｖ５を越えたことを検知すると、ト
ランジスタモジュール３６は再びＯＦＦ状態となるが、
このＯＦＦ状態とするときに流れているＤＣ電流値４３
は、前回のＯＦＦ状態時のＤＣ電流値４３よりも大きい
値となっている。このようなサイクルを繰り返している
と、モータ巻線３２´に流れるＤＣ電流値４３は、電流
制限設定値Ｖ５より大きな値のものが連続して流れてし
まうことになる。つまり、リセット回路４１から発信す
るリセット信号Ｓ５の間隔Ｔｓが狭くなると、トランジ
スタモジュール３６がＯＦＦ状態となっている時間が短
くなってしまうため、モータ巻線電流４４が減少しにく
くなり、より大きな値のＤＣ電流４３が流れるようにな
ってしまう。That is, the transistor module 36 is O
While the DC current value 43 gradually decreases while in the FF state, if the motor winding current 44 does not decrease sufficiently during this time, the Hi signal maintained by the latch circuit 40 is next. Is reset and the DC current 43 starts flowing again, the current becomes a large current in a short period of time, and the current limit set value V5 is immediately exceeded. Of course DC current value 4
3 detects that the current limit setting value V5 has been exceeded, the transistor module 36 is turned off again.
DC current value 43 flowing when this is in the OFF state
Is larger than the DC current value 43 in the previous OFF state. If such a cycle is repeated, the DC current value 43 flowing through the motor winding 32 'will be a value larger than the current limit setting value V5 and will flow continuously. That is, when the interval Ts between the reset signals S5 transmitted from the reset circuit 41 is narrowed, the time during which the transistor module 36 is in the OFF state is shortened, so that the motor winding current 44 is less likely to decrease and a larger value is obtained. The DC current 43 of 4 will flow.
【００１１】このように、大きな値のＤＣ電流４３が流
れ続けてしまうと、インバータ回路３１が破壊されてし
まう。さらには、モータ３２に大きな値のＤＣ電流４３
が流れることにより、モータ３２のロータ（図示しな
い）に使用している永久磁石に大きな逆磁界がかかり、
永久磁石を減磁させてしまうので、モータ３２の正常な
機能を破壊させてしまうこともしばしば発生していた。 ［発明の構成］If the DC current 43 having a large value continues to flow, the inverter circuit 31 is destroyed. Furthermore, the motor 32 has a large DC current 43.
Flows, a large reverse magnetic field is applied to the permanent magnet used for the rotor (not shown) of the motor 32,
Since the permanent magnet is demagnetized, the normal function of the motor 32 is often destroyed. [Constitution of Invention]
【００１２】[0012]
【課題を解決するための手段】本発明は、上記したよう
な技術的課題を解決するためになされたものであり、モ
ータの駆動回路の電流制御回路において検出したＤＣ電
流値と予め設定されている第１の電流制限設定値とを比
較する第１の比較回路と、前記ＤＣ電流値と前記第１の
電流制限設定値より若干値の大きい予め設定されている
第２の電流制限設定値とを比較する第２の比較回路と、
前記第１の比較回路からの出力信号を維持する第１のラ
ッチ回路と、前記第２の比較回路からの出力信号を維持
する第２のラッチ回路と、第１のリセット信号を発信す
る第１のリセット回路と、前記第１のリセット信号より
リセット間隔の長い第２のリセット信号を発信する第２
のリセット回路と、前記第２のラッチ回路からの出力に
応じて前記第１のリセット信号と前記第２のリセット信
号のどちらかを選択して前記第１のラッチ回路及び前記
第２のラッチ回路に維持されている信号をリセットさせ
るリセット信号選択回路とを備えたことを特徴とするモ
ータの駆動回路を提供するものである。The present invention has been made in order to solve the above-mentioned technical problems, and is preset with a DC current value detected in a current control circuit of a motor drive circuit. A first comparison circuit for comparing the first current limit setting value with the first current limit setting value, and a preset second current limit setting value slightly larger than the DC current value and the first current limit setting value. A second comparison circuit for comparing
A first latch circuit that maintains the output signal from the first comparison circuit, a second latch circuit that maintains the output signal from the second comparison circuit, and a first reset signal that transmits a first reset signal. Reset circuit, and a second reset signal for transmitting a second reset signal having a reset interval longer than the first reset signal.
Reset circuit and the first latch circuit and the second latch circuit by selecting either the first reset signal or the second reset signal in accordance with the output from the second latch circuit. And a reset signal selection circuit for resetting a signal maintained at the motor drive circuit.
【００１３】または、モータの駆動回路の電流制御回路
において検出したＤＣ電流値と予め設定されている第１
の電流制限設定値とを比較する第１の比較回路と、前記
ＤＣ電流値と前記第１の電流制限設定値より若干値の大
きい予め設定されている第２の電流制限設定値とを比較
する第２の比較回路と、前記第１の比較回路からの出力
信号を維持する第１のラッチ回路と、前記第２の比較回
路からの出力信号を維持する第２のラッチ回路と、前記
第１のタッチ回路に維持された信号及び前記第２のラッ
チ回路に維持された信号をリセットするリセット回路
と、前記ＤＣ電流値が前記第２の電流制限設定値より大
きかった場合に、前記第２のラッチ回路に維持されてい
た信号がリセットされ所定時間が経過した後に、前記電
流制御回路に供給されるＤＣ電流を停止するデューティ
制限回路とを備えたことを特徴とするモータの駆動回路
を提供するものである。Alternatively, the DC current value detected by the current control circuit of the motor drive circuit and the preset first value
A current comparison setting value and a second comparison circuit that compares the DC current value with a preset second current limitation setting value that is slightly larger than the first current limitation setting value. A second comparison circuit, a first latch circuit that maintains the output signal from the first comparison circuit, a second latch circuit that maintains the output signal from the second comparison circuit, and the first A reset circuit for resetting the signal maintained in the touch circuit and the signal maintained in the second latch circuit, and the second current limit setting value when the DC current value is larger than the second current limit setting value. A drive circuit for a motor, comprising: a duty limiting circuit that stops a DC current supplied to the current control circuit after a signal maintained in a latch circuit is reset and a predetermined time has elapsed. Thing .
【００１４】[0014]
【作用】本発明のモータの駆動回路は上記したような構
成により、ＤＣ電流値が第１或いは第２の電流制限設定
値を越えて流れた場合、その越えた電流制限設定値によ
ってリセット信号の発信間隔を変更させることにより、
モータ巻線電流を十分に減少させることが可能となるの
で、電流制限設定値を大幅に越えてＤＣ電流が流れ続け
ることを防止することが可能となる。According to the motor drive circuit of the present invention, when the DC current value exceeds the first or second current limit set value, the reset signal of the reset signal is changed according to the exceeded current limit set value. By changing the transmission interval,
Since it is possible to sufficiently reduce the motor winding current, it is possible to prevent the DC current from continuing to flow significantly beyond the current limit set value.
【００１５】さらには、ＤＣ電流値が第２の電流制限設
定値を越えて流れた場合、維持されていた出力信号がリ
セットされると、所定時間経過後に再び通電を停止する
信号を発信することで、ＤＣ電流値が電流制限設定値を
大幅に越えて流れることを防止することができるように
なる。Furthermore, when the DC current value exceeds the second current limit setting value and the output signal that has been maintained is reset, a signal for stopping energization again after a predetermined time has elapsed is transmitted. Thus, it becomes possible to prevent the DC current value from greatly exceeding the current limit setting value.
【００１６】[0016]
【実施例】以下、本発明の一実施例を図１及び図２を参
照しながら説明する。図１は、電流制限回路の構成を示
す電気的構成図である。また図２は、ＤＣ電流値，モー
タ巻線電流，モータ端子電圧，第１のリセット信号，第
２のリセット信号，第１の電流制限設定値，及び第２の
電流制限設定値の時系列的な関連を示した図である。DETAILED DESCRIPTION OF THE PREFERRED EMBODIMENTS An embodiment of the present invention will be described below with reference to FIGS. FIG. 1 is an electrical configuration diagram showing the configuration of the current limiting circuit. Further, FIG. 2 shows a time series of the DC current value, the motor winding current, the motor terminal voltage, the first reset signal, the second reset signal, the first current limit set value, and the second current limit set value. It is the figure which showed the relationship.
【００１７】図１中３は、交流電流を供給する交流電源
である。この交流電源３は、交流電流を直流電流に変換
する整流回路４に接続されており、供給された交流電流
は直流電流に変換されている。整流回路４により変換さ
れた直流電流は、平滑回路５により脈動波などを平均し
て平滑化され、複数個のトランジスタ６ａとこのトラン
ジスタ６ａと同数のダイオード６ｂとから構成されてい
るトランジスタモジュール６に供給される。このとき、
トランジスタモジュール６に入力されるＤＣ電流値は、
電流検出回路７により検出電流値Ｖ１として検出され
る。これら交流電源３，整流回路４，平滑回路５，トラ
ンジスタモジュール６，及び電流検出回路７とによりイ
ンバータ回路１が構成されている。２は例えば三相のモ
ータ巻線２´を備えたモータであり、上記トランジスタ
モジュール６と各モータ巻線２´が接続されている。Reference numeral 3 in FIG. 1 denotes an AC power supply for supplying an AC current. The AC power supply 3 is connected to a rectifier circuit 4 that converts an AC current into a DC current, and the supplied AC current is converted into a DC current. The DC current converted by the rectifier circuit 4 is smoothed by averaging pulsating waves and the like by the smoothing circuit 5, and is transferred to a transistor module 6 composed of a plurality of transistors 6a and the same number of diodes 6b as the transistors 6a. Supplied. At this time,
The DC current value input to the transistor module 6 is
The current detection circuit 7 detects the detected current value V1. The AC circuit 3, the rectifying circuit 4, the smoothing circuit 5, the transistor module 6, and the current detecting circuit 7 constitute an inverter circuit 1. Reference numeral 2 denotes a motor including, for example, a three-phase motor winding 2 ', and the transistor module 6 and each motor winding 2'are connected to each other.
【００１８】電流検出回路７はフィルタ回路８に接続さ
れており、このフィルタ回路８は、第１の比較回路９及
び第２の比較回路１０のそれぞれのプラス端子（図示し
ない）に接続されており、電流検出回路７より検出され
た検出電流値Ｖ１が入力されている。また、第１の比較
回路９のマイナス端子（図示しない）には第１の電流制
限設定値Ｖ２が入力されており、第２の比較回路１０の
マイナス端子（図示しない）には第２の電流制限設定値
Ｖ３が入力されている。The current detection circuit 7 is connected to a filter circuit 8, which is connected to the respective plus terminals (not shown) of the first comparison circuit 9 and the second comparison circuit 10. The detected current value V1 detected by the current detection circuit 7 is input. The first current limit set value V2 is input to the negative terminal (not shown) of the first comparison circuit 9, and the second current is input to the negative terminal (not shown) of the second comparison circuit 10. The limit set value V3 is input.
【００１９】第１の比較回路９は第１のラッチ回路１１
に接続されており、電流検出回路７により検出された検
出電流値Ｖ１と第１の電流制限設定値Ｖ２の比較結果で
ある出力信号は、この第１のラッチ回路１１に維持され
る。一方、第２の比較回路１０は第２のラッチ回路１２
に接続されており、検出電流値Ｖ１と第２の電流制限設
定値Ｖ３の比較結果である出力信号は、上記第１の比較
回路９からの出力信号と同様に第２のラッチ回路１２に
維持される。第１のラッチ回路１１はベースドライブ回
路１３に接続されており、第１のラッチ回路１１の出力
信号を基にベースドライブ回路１３の出力信号を制御し
ている。そして、このベースドライブ回路１３は、トラ
ンジスタモジュール６の各トランジスタ６ａ、及びモー
タ２のモータ巻線２´に接続されている。The first comparison circuit 9 is a first latch circuit 11
An output signal, which is a result of comparison between the detected current value V1 detected by the current detection circuit 7 and the first current limit setting value V2, is maintained in the first latch circuit 11. On the other hand, the second comparison circuit 10 includes the second latch circuit 12
And the output signal which is the result of comparison between the detected current value V1 and the second current limit setting value V3 is maintained in the second latch circuit 12 similarly to the output signal from the first comparison circuit 9. To be done. The first latch circuit 11 is connected to the base drive circuit 13, and controls the output signal of the base drive circuit 13 based on the output signal of the first latch circuit 11. The base drive circuit 13 is connected to each transistor 6a of the transistor module 6 and the motor winding 2'of the motor 2.
【００２０】第２のラッチ回路１２は、リセット信号選
択回路１４に接続されており、このリセット信号選択回
路１４では、第２のラッチ回路１２に維持された第２の
比較回路１０の出力信号に基づいて、第１の電流制限設
定値Ｖ２に対応した発信器よりなる第１のリセット回路
１５，或いは第２の電流制限設定値Ｖ３に対応した発信
器よりなる第２のリセット回路１６からの、第１のリセ
ット信号Ｓ２，或いは第２のリセット信号Ｓ３を適宜選
択し、ラッチ回路リセット信号Ｓ１として、第１のラッ
チ回路１１及び第２のラッチ回路１２へ供給している。The second latch circuit 12 is connected to the reset signal selection circuit 14, and the reset signal selection circuit 14 outputs the output signal of the second comparison circuit 10 maintained by the second latch circuit 12. On the basis of the first reset circuit 15 composed of an oscillator corresponding to the first current limit set value V2 or the second reset circuit 16 composed of an oscillator corresponding to the second current limit set value V3, The first reset signal S2 or the second reset signal S3 is appropriately selected and supplied to the first latch circuit 11 and the second latch circuit 12 as the latch circuit reset signal S1.
【００２１】以下、上記構成の電流制限回路の動作及び
作用を、図２をも参照しながら説明する。図２中１７
は、電流検出回路７により検出しているＤＣ電流値（検
出電流値Ｖ１）である。このＤＣ電流値１７が第１の電
流制限設定値Ｖ２よりも小さい場合、第１の比較回路９
からの出力信号はＬｏｗ信号となり、これに伴って第１
のラッチ回路１１の出力信号もＬｏｗ信号となって、ベ
ースドライブ回路１３からは通常の転流信号が出力さ
れ、この転流信号にしたがってトランジスタモジュール
６、ひいてはインバータ回路１が動作している。The operation and action of the current limiting circuit having the above structure will be described below with reference to FIG. 17 in FIG.
Is a DC current value (detected current value V1) detected by the current detection circuit 7. When the DC current value 17 is smaller than the first current limit setting value V2, the first comparison circuit 9
The output signal from becomes a Low signal, and accordingly, the first signal
The output signal of the latch circuit 11 also becomes a Low signal, and a normal commutation signal is output from the base drive circuit 13, and the transistor module 6 and eventually the inverter circuit 1 are operating according to this commutation signal.
【００２２】電流検出回路７により検出されたＤＣ電流
値１７が、第１の電流制限設定値Ｖ２よりも大きく、第
２の電流制限設定値Ｖ３よりも小さい場合には、第１の
比較回路９からの出力信号はＨｉ（ＨＩＧＨ）信号とな
り、また、第２の比較回路１０からの出力信号はＬｏｗ
信号となる。これら第１の比較回路９及び第２の比較回
路１０からの出力信号は、それぞれ第１のラッチ回路１
１及び第２のラッチ回路１２へ維持される。第１のラッ
チ回路１１からの出力信号はＨｉ信号であるため、ベー
スドライブ回路１３からの出力信号は停止し、これによ
ってインバータ回路１のトランジスタモジュール６はＯ
ＦＦ状態となり、トランジスタモジュール６の入力であ
るＤＣ電流は供給されなくなる。モータ２のモータ巻線
２´に流れるモータ巻線電流１８は、トランジスタモジ
ュール６内のダイオード６ｂを通って流れ続けるが、モ
ータ２にＤＣ電流の入力を行っていたトランジスタモジ
ュール６がＯＦＦ状態となっているので、モータ２に供
給されるＤＣ電流は徐々に減少していく。When the DC current value 17 detected by the current detection circuit 7 is larger than the first current limit set value V2 and smaller than the second current limit set value V3, the first comparison circuit 9 Is a Hi (HIGH) signal, and the output signal from the second comparison circuit 10 is Low.
Become a signal. Output signals from the first comparison circuit 9 and the second comparison circuit 10 are respectively output from the first latch circuit 1
It is maintained in the first and second latch circuits 12. Since the output signal from the first latch circuit 11 is the Hi signal, the output signal from the base drive circuit 13 is stopped, which causes the transistor module 6 of the inverter circuit 1 to be turned off.
In the FF state, the DC current that is the input of the transistor module 6 is not supplied. The motor winding current 18 flowing in the motor winding 2 ′ of the motor 2 continues to flow through the diode 6b in the transistor module 6, but the transistor module 6 that was inputting the DC current into the motor 2 is turned off. Therefore, the DC current supplied to the motor 2 gradually decreases.
【００２３】第１のラッチ回路１１に維持されている、
第１の比較回路９からの出力信号であるＨｉ信号は、第
２のラッチ回路１２の出力信号であるＬｏｗ信号に基づ
いて、リセット信号選択回路１４において選択された第
１のリセット回路１５からの第１のリセット信号Ｓ２を
採用した、ラッチ回路リセット信号Ｓ１によってリセッ
トされる。このとき、トランジスタモジュール６に供給
されていたＤＣ電流値１７は零となっているため、第１
の比較回路９からの出力信号はＬｏｗ信号となってお
り、第１のラッチ回路１１に維持されていたＨｉ信号が
リセットされたことにより、第１のラッチ回路１１から
の出力信号はＬｏｗ信号となる。この第１のラッチ回路
１１からの出力信号がＬｏｗ信号となることにより、ベ
ースドライブ回路１３の出力信号が再び発信されて、ト
ランジスタモジュール６がＯＮ状態となるので、トラン
ジスタモジュール６の入力であるＤＣ電流１７は再び流
れ始める。Is maintained in the first latch circuit 11,
The Hi signal that is the output signal from the first comparison circuit 9 is output from the first reset circuit 15 that is selected by the reset signal selection circuit 14 based on the Low signal that is the output signal from the second latch circuit 12. It is reset by the latch circuit reset signal S1 that adopts the first reset signal S2. At this time, since the DC current value 17 supplied to the transistor module 6 is zero, the first
The output signal from the comparator circuit 9 is a Low signal, and since the Hi signal maintained in the first latch circuit 11 is reset, the output signal from the first latch circuit 11 becomes a Low signal. Become. When the output signal from the first latch circuit 11 becomes the Low signal, the output signal of the base drive circuit 13 is transmitted again and the transistor module 6 is turned on. Therefore, the DC signal which is the input of the transistor module 6 is input. The electric current 17 starts to flow again.
【００２４】また、第１のラッチ回路１１に維持されて
いたＨｉ信号がリセットされると同時に、第２のリセッ
ト回路１２に維持されていたＬｏｗ信号もリセットされ
るが、この時点においては第２の比較回路１０からの出
力信号はＬｏｗ信号であるので、第２のラッチ回路１２
の状態としては全く変化しない。At the same time that the Hi signal maintained in the first latch circuit 11 is reset, the Low signal maintained in the second reset circuit 12 is also reset. Since the output signal from the comparator circuit 10 is a Low signal, the second latch circuit 12
The state of does not change at all.
【００２５】次に、電流検出回路７により検出されたＤ
Ｃ電流値（検出電流値Ｖ１）１７が、第１の電流制限設
定値Ｖ２より大きく、さらに第２の電流制限設定値Ｖ３
よりも大きい場合には、第１の比較回路９の出力信号，
及び第２の比較回路１０の出力信号は夫々Ｈｉ信号とな
る。これら２つのＨｉ信号は、それぞれ第１のラッチ回
路１１及び第２のラッチ回路１２に維持される。そし
て、第１のラッチ回路１１からの出力信号がＨｉ信号で
あるため、ベースドライブ回路１３からの出力信号は停
止し、これによってインバータ回路１のトランジスタモ
ジュール６はＯＦＦ状態となり、トランジスタモジュー
ル６の入力であるＤＣ電流値１７は供給されなくなる。
モータ２のモータ巻線２´に流れるモータ巻線電流１８
は、トンラジスタモジュール６内のダイオード６ｂを通
って流れ続けるが、モータ２にＤＣ電流の入力を行って
いたトランジスタモジュール６がＯＦＦ状態となってい
るので、モータ２に供給されるＤＣ電流は徐々に減少し
てしまう。Next, D detected by the current detection circuit 7
The C current value (detected current value V1) 17 is larger than the first current limit setting value V2, and further the second current limit setting value V3
Is larger than the output signal of the first comparison circuit 9,
The output signals of the second comparison circuit 10 and the second comparison circuit 10 are Hi signals. These two Hi signals are maintained in the first latch circuit 11 and the second latch circuit 12, respectively. Since the output signal from the first latch circuit 11 is the Hi signal, the output signal from the base drive circuit 13 is stopped, whereby the transistor module 6 of the inverter circuit 1 is turned off, and the input of the transistor module 6 is turned off. The DC current value of 17 is no longer supplied.
Motor winding current 18 flowing through the motor winding 2'of the motor 2
Continues to flow through the diode 6b in the transistor module 6, but the transistor module 6 that was inputting the DC current to the motor 2 is in the OFF state, so the DC current supplied to the motor 2 is It gradually decreases.
【００２６】一方、第２のラッチ回路１２の出力信号は
Ｈｉ信号であるので、リセット信号選択回路１４におい
て選択されるリセット信号は、Ｈｉ信号に対応している
第２のリセット回路１６からの第２のリセット信号Ｓ３
であり、この第２のリセット信号Ｓ３を採用したラッチ
回路リセット信号Ｓ１により、第１のラッチ回路１１及
び第２のラッチ回路１２にそれぞれ維持されているＨｉ
信号はリセットされる。On the other hand, since the output signal of the second latch circuit 12 is the Hi signal, the reset signal selected by the reset signal selection circuit 14 is the first reset signal from the second reset circuit 16 corresponding to the Hi signal. 2 reset signal S3
Therefore, by the latch circuit reset signal S1 that adopts the second reset signal S3, Hi maintained in the first latch circuit 11 and the second latch circuit 12 respectively.
The signal is reset.
【００２７】この第２のリセット回路１６である発信器
からの出力周波数は、図２中にＳ３として示してあるよ
うに、Ｓ２として示してある第１のリセット回路１５で
ある発信器からの出力周波数よりも低くなっている。し
たがって、リセット間隔が長くなり、ひいてはトランジ
スタモジュール６がＯＦＦ状態である期間が長くなる。
よって、第２の電流制限設定値Ｖ３を越えていたＤＣ電
流値１７は、十分に減少することができるようになる。The output frequency from the oscillator, which is the second reset circuit 16, is the output from the oscillator, which is the first reset circuit 15, shown as S2, as shown as S3 in FIG. It is lower than the frequency. Therefore, the reset interval becomes long, and thus the period during which the transistor module 6 is in the OFF state becomes long.
Therefore, the DC current value 17, which has exceeded the second current limit setting value V3, can be sufficiently reduced.
【００２８】第１のラッチ回路１１及び第２のラッチ回
路１２がそれぞれリセットされたとき、トランジスタモ
ジュール６に供給されているＤＣ電流値１７は零となっ
ているため、第１の比較回路９からの出力信号はＬｏｗ
信号となっており、第１のラッチ回路１１に維持されて
いたＨｉ信号がリセットされたことにより、第１のラッ
チ回路１１からの出力信号はＬｏｗ信号となる。この第
１のラッチ回路１１からの出力信号がＬｏｗ信号となる
ことにより、ベースドライブ回路１３の出力信号が再び
発信され、トランジスタモジュール６がＯＮ状態とな
り、トランジスタモジュール６の入力であるＤＣ電流１
７再び流れ始める。Since the DC current value 17 supplied to the transistor module 6 is zero when the first latch circuit 11 and the second latch circuit 12 are reset, the first comparator circuit 9 Output signal is Low
The output signal from the first latch circuit 11 becomes a Low signal because the Hi signal maintained in the first latch circuit 11 is reset. When the output signal from the first latch circuit 11 becomes the Low signal, the output signal of the base drive circuit 13 is transmitted again, the transistor module 6 is turned on, and the DC current 1 which is the input of the transistor module 6
7 Start flowing again.
【００２９】また、第２の比較回路１０からの出力信号
もＬｏｗ信号となっているので、第２のラッチ回路１２
に維持されていたＨｉ信号がリセットされたことによ
り、第２のラッチ回路１２からの出力信号もＬｏｗ信号
となる。Since the output signal from the second comparison circuit 10 is also a Low signal, the second latch circuit 12
By resetting the Hi signal maintained at, the output signal from the second latch circuit 12 also becomes a Low signal.
【００３０】つまり、電流検出回路７で検出されるＤＣ
電流値１７（検出電流値Ｖ１）の値が、第２の電流制限
設定値Ｖ３よりも大きくなった場合には、リセット信号
の発信される間隔が長い第２のリセット信号が選択さ
れ、よって、トランジスタモジュール６のＯＦＦ状態の
期間が長くなり、ＤＣ電流値１７を十分に減少させるこ
とができるようになる。That is, DC detected by the current detection circuit 7
When the value of the current value 17 (detected current value V1) becomes larger than the second current limit setting value V3, the second reset signal having a longer interval of transmitting the reset signal is selected. The OFF period of the transistor module 6 becomes longer, and the DC current value 17 can be reduced sufficiently.
【００３１】次に、第２の実施例として図３及び図４を
参照しながら説明する。図３は、第２の実施例における
電流制限設定回路の構成を示す電気的構成図である。ま
た図４は、第１の実施例における図２相当図である。な
お、上述した第１の実施例と同一構成部分については、
同一符号を付すことにより説明は省略する。Next, a second embodiment will be described with reference to FIGS. 3 and 4. FIG. 3 is an electrical configuration diagram showing the configuration of the current limit setting circuit in the second embodiment. Further, FIG. 4 is a view corresponding to FIG. 2 in the first embodiment. Regarding the same components as those of the first embodiment described above,
The description is omitted by giving the same reference numerals.
【００３２】第１の比較回路９は第１のラッチ回路１１
に接続されており、電流検出回路７により検出された検
出電流値Ｖ１と第１の電流制限設定値Ｖ２の比較結果で
ある出力信号は、この第１のラッチ回路１１に維持され
る。一方、第２の比較回路１０は第２のラッチ回路１２
に接続されており、検出電流値Ｖ１と第２の電流制限設
定値Ｖ３の比較結果である出力信号は、上記第１の比較
回路９からの出力信号と同様に第２のラッチ回路１２に
維持される。第１のラッチ回路１１はベースドライブ回
路１３に接続されている。このベースドライブ回路１３
は、トランジスタモジュール６の各トランジスタ６ａ、
及びモータ２のモータ巻線２´に接続されている。第２
のラッチ回路１２はデューティ制限回路２１に接続され
ており、このデューティ制限回路２１は上記ベースドラ
イブ回路１３に接続されている。The first comparison circuit 9 is the first latch circuit 11
An output signal, which is a result of comparison between the detected current value V1 detected by the current detection circuit 7 and the first current limit setting value V2, is maintained in the first latch circuit 11. On the other hand, the second comparison circuit 10 includes the second latch circuit 12
And the output signal which is the result of comparison between the detected current value V1 and the second current limit setting value V3 is maintained in the second latch circuit 12 similarly to the output signal from the first comparison circuit 9. To be done. The first latch circuit 11 is connected to the base drive circuit 13. This base drive circuit 13
Is each transistor 6a of the transistor module 6,
And the motor winding 2 ′ of the motor 2. Second
The latch circuit 12 is connected to the duty limiting circuit 21, and the duty limiting circuit 21 is connected to the base drive circuit 13.
【００３３】図中２２はリセット回路であり、第１のラ
ッチ回路１１及び第２のラッチ回路１２に接続されてい
る。このリセット回路２２からは、一定間隔でリセット
信号Ｓ４が発信されており、このリセット信号Ｓ４によ
り第１のラッチ回路１１及び第２のラッチ回路１２に維
持されている信号をリセットする。Reference numeral 22 in the figure denotes a reset circuit, which is connected to the first latch circuit 11 and the second latch circuit 12. A reset signal S4 is transmitted from the reset circuit 22 at regular intervals, and the reset signal S4 resets the signals maintained in the first latch circuit 11 and the second latch circuit 12.
【００３４】以下、上記構成の電流制限回路の動作及び
作用を、図４をも参照しながら説明する。図４中２３
は、電流検出回路７により検出しているＤＣ電流値（検
出電流値Ｖ１）である。このＤＣ電流値２３が第１の電
流制限設定値Ｖ２よりも小さい場合、第１の比較回路９
からの出力信号はＬｏｗ信号となり、これにともなって
第１のラッチ回路１１の出力もＬｏｗ信号となって、ベ
ースドライブ回路１３からは通常の転流信号が出力さ
れ、この転流信号にしたがってトランジスタモジュール
６、曵いてはインバータ回路１が動作している。The operation and action of the current limiting circuit having the above configuration will be described below with reference to FIG. 23 in FIG.
Is a DC current value (detected current value V1) detected by the current detection circuit 7. When the DC current value 23 is smaller than the first current limit setting value V2, the first comparison circuit 9
Becomes a Low signal, the output of the first latch circuit 11 also becomes a Low signal accordingly, and the base drive circuit 13 outputs a normal commutation signal. The module 6, the inverter circuit 1 is operating.
【００３５】電流検出回路７により検出されたＤＣ電流
値２３が、第１の電流制限設定値Ｖ１よりも大きく、第
２の電流制限設定値Ｖ３よりも小さい場合には、第１の
比較回路９からの出力信号はＨｉ信号となり、また、第
２の比較回路１０からの出力信号はＬｏｗ信号となる。
これら第１の比較回路９及び第２の比較回路１０からの
出力信号は、それぞれ第１のラッチ回路１１及び第２の
ラッチ回路１２へ維持される。第１のラッチ回路１１か
らの出力信号はＨｉ信号であるため、ベースドライブ回
路１３からの出力信号は停止し、これによってインバー
タ回路１のトランジスタモジュール６はＯＦＦ状態とな
り、トランジスタモジュール６の入力であるＤＣ電流２
３は供給されなくなる。モータ２のモータ巻線２´に流
れるモータ巻線電流２４は、トランジスタモジュール６
内のダイオード６ｂを通って流れ続けるが、モータ２に
ＤＣ電流２３の入力を行っていたトランジスタモジュー
ル６がＯＦＦ状態となるので、モータ２に供給されるモ
ータ巻線電流２４は徐々に減少していく。When the DC current value 23 detected by the current detection circuit 7 is larger than the first current limit setting value V1 and smaller than the second current limit setting value V3, the first comparing circuit 9 Is an Hi signal, and the output signal from the second comparison circuit 10 is a Low signal.
Output signals from the first comparison circuit 9 and the second comparison circuit 10 are maintained in the first latch circuit 11 and the second latch circuit 12, respectively. Since the output signal from the first latch circuit 11 is the Hi signal, the output signal from the base drive circuit 13 is stopped, whereby the transistor module 6 of the inverter circuit 1 is turned off and is the input of the transistor module 6. DC current 2
3 will not be supplied. The motor winding current 24 flowing through the motor winding 2 ′ of the motor 2 is generated by the transistor module 6
Although it continues to flow through the diode 6b in the inside, the transistor module 6 that was inputting the DC current 23 to the motor 2 is turned off, so that the motor winding current 24 supplied to the motor 2 gradually decreases. Go.
【００３６】第１のラッチ回路１１に維持されている、
第１の比較回路９からの出力信号であるＨｉ信号は、リ
セット回路２２から一定間隔で発信されているリセット
信号Ｓ４によりリセットされる。このとき、トランジス
タモジュール６に供給されていたＤＣ電流値２３は零と
なっているため、第１の比較回路９からの出力信号はＬ
ｏｗ信号となっており、第１のラッチ回路１１に維持さ
れていたＨｉ信号がリセットされたことにより、第１の
ラッチ回路からの出力信号はＬｏｗ信号となる。この第
１のラッチ回路１１からの出力信号がＬｏｗ信号となる
ことにより、ベースドライブ回路１３の出力信号が再び
発信され、トランジスタモジュール６がＯＮ状態とな
り、トランジスタモジュール６の入力であるＤＣ電流２
３は再び流れ始める。Maintained by the first latch circuit 11,
The Hi signal, which is the output signal from the first comparison circuit 9, is reset by the reset signal S4 transmitted from the reset circuit 22 at regular intervals. At this time, since the DC current value 23 supplied to the transistor module 6 is zero, the output signal from the first comparison circuit 9 is L.
The output signal from the first latch circuit becomes the Low signal because the Hi signal, which is the ow signal and is maintained in the first latch circuit 11, is reset. When the output signal from the first latch circuit 11 becomes the Low signal, the output signal of the base drive circuit 13 is transmitted again, the transistor module 6 is turned on, and the DC current 2 which is the input of the transistor module 6
3 starts flowing again.
【００３７】また、第１のラッチ回路１１に維持されて
いたＨｉ信号がリセットされると同時に、第２のリセッ
ト回路１２に維持されていたＬｏｗ信号もリセットされ
るが、この時点においては第２の比較回路１０からの出
力信号はＬｏｗ信号であるので、第２のラッチ回路１２
の状態としては全く変化しない。At the same time that the Hi signal maintained in the first latch circuit 11 is reset, the Low signal maintained in the second reset circuit 12 is also reset. Since the output signal from the comparator circuit 10 is a Low signal, the second latch circuit 12
The state of does not change at all.
【００３８】次に、電流検出回路７により検出されたＤ
Ｃ電流値（検出電流値Ｖ１）２３が、第１の電流制限設
定値Ｖ２より大きく、さらに第２の電流制限設定値Ｖ３
よりも大きい場合には、第１の比較回路９の出力信号、
及び第２の比較回路１０の出力信号は夫々Ｈｉ信号とな
る。これら２つのＨｉ信号は、それぞれ第１のラッチ回
路１１及び第２のラッチ回路１２に維持される。そし
て、第１のラッチ回路１１からの出力信号はＨｉ信号で
あるため、ベースドライブ回路１３からの出力信号は停
止し、これによってインバータ回路１のトランジスタモ
ジュール６はＯＦＦ状態となり、トランジスタモジュー
ル６の入力であるＤＣ電流値２３は供給されなくなる。
モータ２のモータ巻線２´に流れるモータ巻線電流２４
は、トランジスタモジュール６内のダイオード６ｂを通
って流れ続けるが、モータ２にＤＣ電流２３の入力を行
っていたトランジスタモジュール６がＯＦＦ状態となっ
ているので、モータ２に供給されるモータ巻線電流２４
は徐々に減少してしまう。Next, D detected by the current detection circuit 7
The C current value (detected current value V1) 23 is larger than the first current limit setting value V2, and further the second current limit setting value V3.
Output signal of the first comparison circuit 9,
The output signals of the second comparison circuit 10 and the second comparison circuit 10 are Hi signals. These two Hi signals are maintained in the first latch circuit 11 and the second latch circuit 12, respectively. Since the output signal from the first latch circuit 11 is the Hi signal, the output signal from the base drive circuit 13 is stopped, whereby the transistor module 6 of the inverter circuit 1 is turned off and the input of the transistor module 6 is turned off. The DC current value 23, that is, is not supplied.
Motor winding current 24 flowing through the motor winding 2'of the motor 2
Will continue to flow through the diode 6b in the transistor module 6, but since the transistor module 6 that was inputting the DC current 23 to the motor 2 is in the OFF state, the motor winding current supplied to the motor 2 is 24
Will gradually decrease.
【００３９】第１のラッチ回路１１及び第２のラッチ回
路１２に維持されたＨｉ信号は、リセット回路２２から
のリセット信号Ｓ４により同時にリセットされる。この
とき、トランジスタモジュール６に供給されているＤＣ
電流値２３は零となっているため、第１の比較回路９か
らの出力信号はＬｏｗ信号となっており、第１のラッチ
回路に維持されていたＨｉ信号がリセットされたことに
より、第１のラッチ回路１１からの出力信号はＬｏｗ信
号となる。この第１のラッチ回路１１からの出力信号が
Ｌｏｗ信号となることにより、ベースドライブ回路１３
の出力信号が再び発信され、トランジスタモジュール６
がＯＮ状態となり、トランジスタモジュール６の入力で
あるＤＣ電流２３が再び流れ始める。The Hi signal maintained in the first latch circuit 11 and the second latch circuit 12 is simultaneously reset by the reset signal S4 from the reset circuit 22. At this time, the DC supplied to the transistor module 6
Since the current value 23 is zero, the output signal from the first comparison circuit 9 is a Low signal, and the Hi signal maintained in the first latch circuit is reset, so that the first The output signal from the latch circuit 11 becomes a Low signal. When the output signal from the first latch circuit 11 becomes the Low signal, the base drive circuit 13
The output signal of is transmitted again, and the transistor module 6
Is turned on, and the DC current 23 that is the input of the transistor module 6 starts to flow again.
【００４０】また、第２の比較回路１０からの出力信号
もＬｏｗ信号となっているので、第２のラッチ回路１２
に維持されていたＨｉ信号がリセットされたことによ
り、第２のラッチ回路１２からの出力信号もＬｏｗ信号
となる。デューティ制限回路２１は、この第２のラッチ
回路１２からの出力信号が、Ｈｉ信号からＬｏｗ信号に
リセットされたことを検知すると、所定時間Ｔａ経過後
に、ベースドライブ回路１３から発信されている出力信
号を停止させる信号をベースドライブ回路１３に発信し
て、再びトランジスタモジュール６をＯＦＦ状態として
ＤＣ電流２３を供給しないようにする。このトランジス
タモジュール６のＯＦＦ状態は、次に発信されるリセッ
ト信号Ｓ４により解消されてＯＮ状態となる。上記所定
時間Ｔａは、モータ端子電圧２５においてＤＣ電流２３
が第１の電流制限設定値Ｖ２を越えたことを検知してか
ら、ベースドライブ回路１３からの出力信号を停止する
までの時間Ｔｄより短く設定されている。したがって、
モータ巻線電流２４が十分減少していない状態で通電が
開始されても、すぐに再び通電を停止するようにしてい
るので、次のリセット信号Ｓ４により通電が開始される
ときには、モータ巻線電流２４は十分に減少されている
状態とすることができるようになる。Since the output signal from the second comparison circuit 10 is also a Low signal, the second latch circuit 12
By resetting the Hi signal maintained at, the output signal from the second latch circuit 12 also becomes a Low signal. When the duty limiting circuit 21 detects that the output signal from the second latch circuit 12 has been reset from the Hi signal to the Low signal, the output signal transmitted from the base drive circuit 13 after a predetermined time Ta has elapsed. Is transmitted to the base drive circuit 13 to turn off the transistor module 6 again so that the DC current 23 is not supplied. The OFF state of the transistor module 6 is canceled by the reset signal S4 transmitted next, and becomes the ON state. The predetermined time Ta is equal to the DC current 23 at the motor terminal voltage 25.
Is set to be shorter than the time Td from detecting that the current exceeds the first current limit setting value V2 to stopping the output signal from the base drive circuit 13. Therefore,
Even if energization is started in the state where the motor winding current 24 is not sufficiently reduced, the energization is immediately stopped again. Therefore, when energization is started by the next reset signal S4, 24 can be fully reduced.
【００４１】上記第１及び第２の実施例においては、電
流制限設定値を２つ設定した場合について説明している
が、電流制限設定値は２つに限るものではなく、３つ以
上の複数個設定してより細かな制御を行うことも可能で
ある。In the above first and second embodiments, the case where two current limit set values are set has been described, but the current limit set values are not limited to two, and a plurality of three or more current limit set values are set. It is also possible to make individual settings for finer control.
【００４２】[0042]
【発明の効果】本発明のモータの駆動回路においては、
電流制限設定値を複数設け、この電流制限設定値と検出
電流値とを比較して、検出電流値が越えた電流制限設定
値ごとに、異なったリセット間隔を設定したリセット信
号を選択するように構成し、あるいは値の大きい電流制
限設定値を越えた場合、リセット信号により維持信号が
リセットされてＤＣ電流が流れても、すぐに再び通電を
停止するように構成しているので、ＤＣ電流を十分に減
少させることができ、よって電流制限設定値を大幅に越
えてＤＣ電流が流れることがなくなり、駆動回路及びモ
ータを破壊することがなくなるという優れた効果を奏す
るものである。In the motor drive circuit of the present invention,
Multiple current limit set values are provided, and the current limit set value and the detected current value are compared, and a reset signal with a different reset interval is selected for each current limit set value that the detected current value exceeds. If the current limit setting value having a large value is exceeded, even if the maintenance signal is reset by the reset signal and the DC current flows, the current is immediately stopped again. It is possible to sufficiently reduce the current limit value, so that the DC current does not flow over the current limit set value so much that the drive circuit and the motor are not destroyed, which is an excellent effect.
【図１】本発明の一実施例を示す図FIG. 1 is a diagram showing an embodiment of the present invention.
【図２】実施例におけるシーケンス図FIG. 2 is a sequence diagram according to an embodiment.
【図３】第２の実施例を示す図FIG. 3 is a diagram showing a second embodiment.
【図４】第２の実施例におけるシーケンス図FIG. 4 is a sequence diagram in the second embodiment.
【図５】従来技術を示す図FIG. 5 is a diagram showing a conventional technique.
【図６】従来技術におけるシーケンス図FIG. 6 is a sequence diagram in the prior art.
６ トランジスタモジュール ６ａ トランジスタ ６ｂ ダイオード ９ 第１の比較回路 １０ 第２の比較回路 １１ 第１のラッチ回路 １２ 第２のラッチ回路 １４ リセット信号選択回路 １５ 第１のリセット回路 １６ 第２のリセット回路 ２１ デューティ制限回路 ２２ リセット回路 Ｖ２ 第１の電流制限設定値 Ｖ３ 第２の電流制限設定値 Ｓ１ ラッチ回路リセット信号 Ｓ２ 第１のリセット信号 Ｓ３ 第２のリセット信号 Ｓ４ リセット信号 6 Transistor Module 6a Transistor 6b Diode 9 First Comparison Circuit 10 Second Comparison Circuit 11 First Latch Circuit 12 Second Latch Circuit 14 Reset Signal Selection Circuit 15 First Reset Circuit 16 Second Reset Circuit 21 Duty Limit circuit 22 Reset circuit V2 First current limit set value V3 Second current limit set value S1 Latch circuit reset signal S2 First reset signal S3 Second reset signal S4 Reset signal
Claims (2)
検出したＤＣ電流値と予め設定されている第１の電流制
限設定値とを比較する第１の比較回路と、前記ＤＣ電流
値と前記第１の電流制限設定値より若干値の大きい予め
設定されている第２の電流制限設定値とを比較する第２
の比較回路と、前記第１の比較回路からの出力信号を維
持する第１のラッチ回路と、前記第２の比較回路からの
出力信号を維持する第２のラッチ回路と、第１のリセッ
ト信号を発信する第１のリセット回路と、前記第１のリ
セット信号よりリセット間隔の長い第２のリセット信号
を発信する第２のリセット回路と、前記第２のラッチ回
路からの出力に応じて前記第１のリセット信号と前記第
２のリセット信号のどちらかを選択して前記第１のラッ
チ回路及び前記第２のラッチ回路に維持されている信号
をリセットさせるリセット信号選択回路とを備えたこと
を特徴とするモータの駆動回路。1. A first comparison circuit for comparing a DC current value detected by a current control circuit of a motor drive circuit with a preset first current limit setting value, the DC current value and the first comparison circuit. The second current limit set value which is slightly larger than the current limit set value of 1 and which is set in advance.
Comparator circuit, a first latch circuit that maintains the output signal from the first comparator circuit, a second latch circuit that maintains the output signal from the second comparator circuit, and a first reset signal. A first reset circuit for transmitting a signal, a second reset circuit for transmitting a second reset signal having a reset interval longer than the first reset signal, and the second reset circuit according to the output from the second latch circuit. A reset signal selection circuit for selecting either the first reset signal or the second reset signal to reset the signals maintained in the first latch circuit and the second latch circuit. Characteristic motor drive circuit.
検出したＤＣ電流値と予め設定されている第１の電流制
限設定値とを比較する第１の比較回路と、前記ＤＣ電流
値と前記第１の電流制限設定値より若干値の大きい予め
設定されている第２の電流制限設定値とを比較する第２
の比較回路と、前記第１の比較回路からの出力信号を維
持する第１のラッチ回路と、前記第２の比較回路からの
出力信号を維持する第２のラッチ回路と、前記第１のラ
ッチ回路に維持された信号及び前記第２のラッチ回路に
維持された信号をリセットするリセット回路と、前記Ｄ
Ｃ電流値が前記第２の電流制限設定値より大きかった場
合に前記第２のラッチ回路に維持されていた信号がリセ
ットされ所定時間が経過した後に前記電流制御回路に供
給されるＤＣ電流を停止するデューティ制限回路とを備
えたことを特徴とするモータの駆動回路。2. A first comparing circuit for comparing a DC current value detected by a current control circuit of a motor drive circuit with a preset first current limit setting value, the DC current value and the first comparing circuit. The second current limit set value which is slightly larger than the current limit set value of 1 and which is set in advance.
Comparator circuit, a first latch circuit that maintains the output signal from the first comparator circuit, a second latch circuit that maintains the output signal from the second comparator circuit, and the first latch. A reset circuit for resetting a signal maintained by a circuit and a signal maintained by the second latch circuit;
When the C current value is larger than the second current limit setting value, the signal maintained in the second latch circuit is reset and the DC current supplied to the current control circuit is stopped after a predetermined time has elapsed. And a duty limiting circuit for controlling the motor.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4197956A JPH0654581A (en) | 1992-07-24 | 1992-07-24 | Motor drive circuit |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4197956A JPH0654581A (en) | 1992-07-24 | 1992-07-24 | Motor drive circuit |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0654581A true JPH0654581A (en) | 1994-02-25 |
Family
ID=16383112
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP4197956A Pending JPH0654581A (en) | 1992-07-24 | 1992-07-24 | Motor drive circuit |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0654581A (en) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2009124898A (en) * | 2007-11-16 | 2009-06-04 | Sumitomo (Shi) Construction Machinery Manufacturing Co Ltd | Revolution driving controller and construction machine comprising the same |
-
1992
- 1992-07-24 JP JP4197956A patent/JPH0654581A/en active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2009124898A (en) * | 2007-11-16 | 2009-06-04 | Sumitomo (Shi) Construction Machinery Manufacturing Co Ltd | Revolution driving controller and construction machine comprising the same |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5483141A (en) | Method and apparatus for controlling refrigerator cycle | |
| EP1121753B1 (en) | Method and device for controlling a brushless electric motor | |
| JPH0382396A (en) | Pulse width modulation type inverter apparatus | |
| JP2001251888A (en) | Current-limiting circuit for inverter type refrigerator and its control method | |
| JPH09131075A (en) | Inverter equipment | |
| JPH07284289A (en) | Drive controller of brushless motor | |
| US4908563A (en) | Method and device for braking a squirrel-cage motor | |
| JPH0654581A (en) | Motor drive circuit | |
| JPH07298677A (en) | Fan motor | |
| JPH11252987A (en) | Inverter circuit drive device | |
| JP2000201484A (en) | Inverter equipment | |
| JP3633564B2 (en) | Inverter device for induction machine drive | |
| JPH06351285A (en) | Drive controller for brushless motor | |
| JPH0984388A (en) | Ac motor controller | |
| JPH10309078A (en) | Switching dc power unit | |
| JPH07170776A (en) | Discharging method for charge in main circuit of inverter | |
| JP2004159473A (en) | Insulated voltage conversion circuit | |
| JP2000092857A (en) | Power conversion device | |
| JP2004030089A (en) | Alternating-current voltage adjusting device | |
| JP3112060B2 (en) | Control device for brushless DC motor | |
| JP2004254392A (en) | Control method for air conditioner | |
| JPH1080155A (en) | Formation apparatus for positive and negative pulses | |
| JPH0638539A (en) | Power source | |
| JP2002335698A (en) | Inverter power generating device and parallel operation method of the inverter power generating device and external ac power supply | |
| JPH0124036B2 (en) |