JPH0653230A - 半導体装置及びその製造方法 - Google Patents
半導体装置及びその製造方法Info
- Publication number
- JPH0653230A JPH0653230A JP20528092A JP20528092A JPH0653230A JP H0653230 A JPH0653230 A JP H0653230A JP 20528092 A JP20528092 A JP 20528092A JP 20528092 A JP20528092 A JP 20528092A JP H0653230 A JPH0653230 A JP H0653230A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor layer
- semiconductor
- layer
- collector
- region
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Bipolar Transistors (AREA)
Abstract
(57)【要約】
【目的】 耐圧，耐環境性に優れたトランジスタを提供
する。 【構成】 このトランジスタは、Ｓｉがドープされた立
方晶窒化ホウ素（以下、ｃ−ＢＮとする）のｎ型基板１
１２をコレクタとし、この基板上に、ｐ+ −ダイアモン
ド層１４２，ｎ型ｃ−ＢＮ層１３２，ｎ+ 型ｃ−ＢＮ層
１２２が順次形成された構造を有している。そして、ｎ
型基板１１２にはコレクタ電極２３０が、ｐ−ダイアモ
ンド層１４２にはベース電極２２０が、ｎ+ 型ｃ−ＢＮ
層１２２にはエミッタ電極２１０が、それぞれ形成され
電気的に接続された構造になっている。
する。 【構成】 このトランジスタは、Ｓｉがドープされた立
方晶窒化ホウ素（以下、ｃ−ＢＮとする）のｎ型基板１
１２をコレクタとし、この基板上に、ｐ+ −ダイアモン
ド層１４２，ｎ型ｃ−ＢＮ層１３２，ｎ+ 型ｃ−ＢＮ層
１２２が順次形成された構造を有している。そして、ｎ
型基板１１２にはコレクタ電極２３０が、ｐ−ダイアモ
ンド層１４２にはベース電極２２０が、ｎ+ 型ｃ−ＢＮ
層１２２にはエミッタ電極２１０が、それぞれ形成され
電気的に接続された構造になっている。
Description
【０００１】
【産業上の利用分野】本発明は、良好な耐環境性を持つ
半導体装置に関する。
半導体装置に関する。
【０００２】
【従来の技術】１９４７年のトランジスタの発明以来、
トランジスタからＩＣ，ＬＳＩなどが開発され、半導体
技術は大きな進歩を遂げている。特に、シリコン半導体
技術は確立されたものになっており、様々な回路が集積
化され広く利用されている。しかし、シリコンの物性に
起因する素子の動作上の限界があり、また、一部の用途
についてはシリコン以外の材料による半導体が用いられ
るようになっている。
トランジスタからＩＣ，ＬＳＩなどが開発され、半導体
技術は大きな進歩を遂げている。特に、シリコン半導体
技術は確立されたものになっており、様々な回路が集積
化され広く利用されている。しかし、シリコンの物性に
起因する素子の動作上の限界があり、また、一部の用途
についてはシリコン以外の材料による半導体が用いられ
るようになっている。
【０００３】
【発明が解決しようとする課題】シリコンを用いてバイ
ポーラトランジスタを構成した場合、単にＰＮＰの層構
造をもたせただけでは電流増幅率即ち利得は余り大きな
ものにならない。また、コレクタ耐圧も大きくならな
い。
ポーラトランジスタを構成した場合、単にＰＮＰの層構
造をもたせただけでは電流増幅率即ち利得は余り大きな
ものにならない。また、コレクタ耐圧も大きくならな
い。
【０００４】このような用途には、バンドギャップ差の
大きな材料が望ましい。従来のシリコンバイポーラ半導
体に代わるものの一つとしてヘテロ接合トランジスタが
考えられており、例えば、特開昭６２−２１６３６４，
特開昭６２−２６５７７６２，特開昭６２−１６０７６
０，特開昭６２−１５９４６３などがある。これらは、
シリコンと、炭化シリコンなどとの間にできるヘテロ接
合を利用したトランジスタである。しかし、シリコンを
材料として用いていることから、低耐圧性、低耐環境性
の問題に対して根本的な解決にならない。
大きな材料が望ましい。従来のシリコンバイポーラ半導
体に代わるものの一つとしてヘテロ接合トランジスタが
考えられており、例えば、特開昭６２−２１６３６４，
特開昭６２−２６５７７６２，特開昭６２−１６０７６
０，特開昭６２−１５９４６３などがある。これらは、
シリコンと、炭化シリコンなどとの間にできるヘテロ接
合を利用したトランジスタである。しかし、シリコンを
材料として用いていることから、低耐圧性、低耐環境性
の問題に対して根本的な解決にならない。
【０００５】本発明は、前述の問題点に鑑み、既存の半
導体の限界を越え得る性能を持つ半導体装置を提案する
ものである。
導体の限界を越え得る性能を持つ半導体装置を提案する
ものである。
【０００６】
【課題を解決するための手段】上記課題を解決するため
に、本発明の半導体装置は、立方晶窒化ホウ素を主成分
とし、所定の多数キャリアを有する第１の半導体層と、
ダイアモンド構造の結晶構造を有する炭素を主成分と
し、第１の半導体層とは反対極性の多数キャリアを有す
る第２の半導体層と、立方晶窒化ホウ素を主成分とし、
第１の半導体層と同極性の多数キャリアを有する第３の
半導体層とを備え、第１の半導体層をコレクタ領域に、
第２の半導体層をベース領域に、第３の半導体層をエミ
ッタ領域に有し、第１，第２，第３の半導体層が順次基
板上に形成され、第３の半導体層が最上層になっている
ことを特徴とする半導体装置。
に、本発明の半導体装置は、立方晶窒化ホウ素を主成分
とし、所定の多数キャリアを有する第１の半導体層と、
ダイアモンド構造の結晶構造を有する炭素を主成分と
し、第１の半導体層とは反対極性の多数キャリアを有す
る第２の半導体層と、立方晶窒化ホウ素を主成分とし、
第１の半導体層と同極性の多数キャリアを有する第３の
半導体層とを備え、第１の半導体層をコレクタ領域に、
第２の半導体層をベース領域に、第３の半導体層をエミ
ッタ領域に有し、第１，第２，第３の半導体層が順次基
板上に形成され、第３の半導体層が最上層になっている
ことを特徴とする半導体装置。
【０００７】また、本発明の半導体装置の製造方法は、
立方晶窒化ホウ素を主成分とし、所定の多数キャリアを
有する第１の半導体層が形成された基板上に、ダイアモ
ンド結晶構造の炭素を主成分とし、第１の半導体層とは
反対極性の多数キャリアを有する第２の半導体層を第１
の半導体層上に形成する第１の工程と、立方晶窒化ホウ
素を主成分とし、第１の半導体層と同極性の多数キャリ
アを有する第３の半導体層を第２の半導体層上に形成す
る第２の工程と、第１の半導体層に接続するコレクタ電
極、前記第２の半導体層に接続するベース電極及び第３
の半導体層に接続するエミッタ電極を形成する第４の工
程とを有することを特徴とする。
立方晶窒化ホウ素を主成分とし、所定の多数キャリアを
有する第１の半導体層が形成された基板上に、ダイアモ
ンド結晶構造の炭素を主成分とし、第１の半導体層とは
反対極性の多数キャリアを有する第２の半導体層を第１
の半導体層上に形成する第１の工程と、立方晶窒化ホウ
素を主成分とし、第１の半導体層と同極性の多数キャリ
アを有する第３の半導体層を第２の半導体層上に形成す
る第２の工程と、第１の半導体層に接続するコレクタ電
極、前記第２の半導体層に接続するベース電極及び第３
の半導体層に接続するエミッタ電極を形成する第４の工
程とを有することを特徴とする。
【０００８】また、第４の工程では、第１，第２，第３
の半導体層が、これらの層上のエミッタ電極、ベース電
極及びコレクタ電極を形成する部分の近傍を残して除去
され、第１，第２，第３の半導体層のうち残された層の
側壁に絶縁膜を形成し、残された層および絶縁膜を用い
て自己整合的にベース電極及びコレクタ電極を形成する
ことを特徴としても良い。
の半導体層が、これらの層上のエミッタ電極、ベース電
極及びコレクタ電極を形成する部分の近傍を残して除去
され、第１，第２，第３の半導体層のうち残された層の
側壁に絶縁膜を形成し、残された層および絶縁膜を用い
て自己整合的にベース電極及びコレクタ電極を形成する
ことを特徴としても良い。
【０００９】
【作用】本発明の半導体装置では、ダイアモンド結晶構
造の炭素，立方晶窒化ホウ素を主成分としてエミッタ領
域，ベース領域，コレクタ領域が形成されている。特
に、エミッタ−ベース間には、ダイアモンド結晶構造の
炭素−窒化ホウ素のヘテロ接合が形成され、このヘテロ
接合によるポテンシャル障壁によって少ないベース電流
で大きなコレクタ電流を得られる。即ち大きな電流増幅
率を持つ。これはダイアモンド結晶構造の炭素，窒化ホ
ウ素によるものであるため、耐放射線性も有し、非常に
高い温度においても良好に動作する。また、コレクタの
バンドギャップが大きいため、コレクタ耐圧が高い。
造の炭素，立方晶窒化ホウ素を主成分としてエミッタ領
域，ベース領域，コレクタ領域が形成されている。特
に、エミッタ−ベース間には、ダイアモンド結晶構造の
炭素−窒化ホウ素のヘテロ接合が形成され、このヘテロ
接合によるポテンシャル障壁によって少ないベース電流
で大きなコレクタ電流を得られる。即ち大きな電流増幅
率を持つ。これはダイアモンド結晶構造の炭素，窒化ホ
ウ素によるものであるため、耐放射線性も有し、非常に
高い温度においても良好に動作する。また、コレクタの
バンドギャップが大きいため、コレクタ耐圧が高い。
【００１０】また、本発明の半導体装置の製造方法によ
れば、第１，第２，第３の半導体層が順次基板上に形成
され、良好な動作をする上記半導体装置を製作すること
ができる。
れば、第１，第２，第３の半導体層が順次基板上に形成
され、良好な動作をする上記半導体装置を製作すること
ができる。
【００１１】自己整合的にベース電極及びコレクタ電極
を形成する場合、ベース抵抗の低減、べース、コレクタ
容量低減により素子の高性能化が図れる。
を形成する場合、ベース抵抗の低減、べース、コレクタ
容量低減により素子の高性能化が図れる。
【００１２】
【実施例】本発明の実施例を図面を参照して説明する。
図１には、一実施例であるトランジスタの構造が示され
ている。このトランジスタは、Ｓｉがドープされた立方
晶窒化ホウ素（以下、ｃ−ＢＮとする）のｎ型基板１１
２をコレクタとし、この基板上に、ｐ+ −ダイアモンド
層１４２，ｎ型ｃ−ＢＮ層１３２，ｎ+ 型ｃ−ＢＮ層１
２２が順次形成された構造を有している。そして、ｎ型
基板１１２にはコレクタ電極２３０が、ｐ−ダイアモン
ド層１４２にはベース電極２２０が、ｎ+ 型ｃ−ＢＮ層
１２２にはエミッタ電極２１０が、それぞれ形成され電
気的に接続された構造になっている。
図１には、一実施例であるトランジスタの構造が示され
ている。このトランジスタは、Ｓｉがドープされた立方
晶窒化ホウ素（以下、ｃ−ＢＮとする）のｎ型基板１１
２をコレクタとし、この基板上に、ｐ+ −ダイアモンド
層１４２，ｎ型ｃ−ＢＮ層１３２，ｎ+ 型ｃ−ＢＮ層１
２２が順次形成された構造を有している。そして、ｎ型
基板１１２にはコレクタ電極２３０が、ｐ−ダイアモン
ド層１４２にはベース電極２２０が、ｎ+ 型ｃ−ＢＮ層
１２２にはエミッタ電極２１０が、それぞれ形成され電
気的に接続された構造になっている。
【００１３】このトランジスタは、つぎに示す工程で製
作される。
作される。
【００１４】まず、高圧合成にてつくられた基板１１２
上に、マイクロ波ＣＶＤ法にて、ｐ+ −ダイアモンド層
１４２を形成する。このとき、マイクロ波の周波数２．
４５ＧＨｚ，出力４００Ｗで、原料ガスにＣＨ4 ／Ｈ2
の４：１００の混合ガスを用い、圧力５００Ｔｏｒｒ，
セ氏６００〜９００度の条件で成長させ、ここで、原料
ガスには、Ｂ2 Ｈ6 を混入させてＢドープする（図２
（ａ））。
上に、マイクロ波ＣＶＤ法にて、ｐ+ −ダイアモンド層
１４２を形成する。このとき、マイクロ波の周波数２．
４５ＧＨｚ，出力４００Ｗで、原料ガスにＣＨ4 ／Ｈ2
の４：１００の混合ガスを用い、圧力５００Ｔｏｒｒ，
セ氏６００〜９００度の条件で成長させ、ここで、原料
ガスには、Ｂ2 Ｈ6 を混入させてＢドープする（図２
（ａ））。
【００１５】つぎに、ダイアモンド層１４２上にマスク
となるＳｉＯ2 を形成し、ＥＣＲ−ＣＶＤ法にてｎ型ｃ
−ＢＮ層１３２，ｎ+ 型ｃ−ＢＮ層１２２を順次選択成
長させる。このとき、基板温度セ氏７００度で、原料ガ
スは、Ｂ2 Ｈ6 ／Ａｒ，Ｎ2，ＳｉＨ4 の混合ガスを用
いた。Ｂ2 Ｈ6 ／Ａｒは、Ａｒの組成１０％で、チャン
バーへの流量３０ｓｃｃＭとし、Ｎ2 は流量３０ｓｃｃ
Ｍとした。ＳｉＨ4 はＳｉドープ用でＡｒガスに１０ｐ
ｐｍ混ぜたものを用い、ｎ型ｃ−ＢＮ層１３２形成時に
は流量２ｓｃｃＭ，ｎ+ 型ｃ−ＢＮ層１２２形成時には
流量１０ｓｃｃＭでチャンバーに導入する（図２
（ｂ））。そして、所定の大きさにスライスし、エミッ
タ電極２１０，ベース電極２２０，コレクタ電極２３０
を配線する（図１）。
となるＳｉＯ2 を形成し、ＥＣＲ−ＣＶＤ法にてｎ型ｃ
−ＢＮ層１３２，ｎ+ 型ｃ−ＢＮ層１２２を順次選択成
長させる。このとき、基板温度セ氏７００度で、原料ガ
スは、Ｂ2 Ｈ6 ／Ａｒ，Ｎ2，ＳｉＨ4 の混合ガスを用
いた。Ｂ2 Ｈ6 ／Ａｒは、Ａｒの組成１０％で、チャン
バーへの流量３０ｓｃｃＭとし、Ｎ2 は流量３０ｓｃｃ
Ｍとした。ＳｉＨ4 はＳｉドープ用でＡｒガスに１０ｐ
ｐｍ混ぜたものを用い、ｎ型ｃ−ＢＮ層１３２形成時に
は流量２ｓｃｃＭ，ｎ+ 型ｃ−ＢＮ層１２２形成時には
流量１０ｓｃｃＭでチャンバーに導入する（図２
（ｂ））。そして、所定の大きさにスライスし、エミッ
タ電極２１０，ベース電極２２０，コレクタ電極２３０
を配線する（図１）。
【００１６】ｃ−ＢＮとダイアモンドとは格子定数の差
が小さく（ｃ−ＢＮはａ＝３．６１５オングストロー
ム，ダイアモンドはａ＝３．５６７オングストロー
ム）、格子不整合が非常に小さい（格子不整合１．３３
％）ので、ｐ+ −ダイアモンド層１４２と基板１１２，
ｎ型ｃ−ＢＮ層１３２の間には良好なヘテロエピタキシ
ャル成長が可能であり、良好なｐｎ接合がえられてい
る。上記工程で得たサンプルの特性を測定した結果、電
流利得３５０で良好な動作が確認された。
が小さく（ｃ−ＢＮはａ＝３．６１５オングストロー
ム，ダイアモンドはａ＝３．５６７オングストロー
ム）、格子不整合が非常に小さい（格子不整合１．３３
％）ので、ｐ+ −ダイアモンド層１４２と基板１１２，
ｎ型ｃ−ＢＮ層１３２の間には良好なヘテロエピタキシ
ャル成長が可能であり、良好なｐｎ接合がえられてい
る。上記工程で得たサンプルの特性を測定した結果、電
流利得３５０で良好な動作が確認された。
【００１７】このトランジスタは、ｐ型ダイアモンドと
ｎ型ｃ−ＢＮによるヘテロ接合を有するＮＰＮトランジ
スタであり、ホールを多数キャリアとして動作がなさ
れ、図３（ａ）に示すようなバンドダイアグラムを有す
るものと推定される。エミッタ領域のバンドギャップは
およそ５．５ｅＶ、ベース領域，コレクタ領域のバンド
ギャップはおよそ６．４ｅＶで、エミッタ−ベース間
は、約０．９ｅＶのバンドギャップ差がある。
ｎ型ｃ−ＢＮによるヘテロ接合を有するＮＰＮトランジ
スタであり、ホールを多数キャリアとして動作がなさ
れ、図３（ａ）に示すようなバンドダイアグラムを有す
るものと推定される。エミッタ領域のバンドギャップは
およそ５．５ｅＶ、ベース領域，コレクタ領域のバンド
ギャップはおよそ６．４ｅＶで、エミッタ−ベース間
は、約０．９ｅＶのバンドギャップ差がある。
【００１８】図３（ｂ）は、直流増幅させた状態におけ
る図３（ａ）をもとにしたバンドダイアグラムの推定図
である。この図において、ベース領域（ダイアモンド層
１４２）の価電子帯の上端のエネルギーレベルより下の
部分においてホールがフェルミ−ディラック分布し、伝
導帯の下端のエネルギーレベルＥV1，ＥV2より上の部分
において電子がフェルミ−ディラック分布して様子を示
している。ここで、ホールについては、下向きの方向が
高いエネルギーである。この図３（ｂ）を用いて直流増
幅動作を説明するとつぎのようになる。
る図３（ａ）をもとにしたバンドダイアグラムの推定図
である。この図において、ベース領域（ダイアモンド層
１４２）の価電子帯の上端のエネルギーレベルより下の
部分においてホールがフェルミ−ディラック分布し、伝
導帯の下端のエネルギーレベルＥV1，ＥV2より上の部分
において電子がフェルミ−ディラック分布して様子を示
している。ここで、ホールについては、下向きの方向が
高いエネルギーである。この図３（ｂ）を用いて直流増
幅動作を説明するとつぎのようになる。
【００１９】エミッタを負電圧、ベースを正電圧とする
順バイアスがかけられて、エミッタ領域に対しベース領
域が持ち上げられる。また、コレクタを正電圧とするバ
イアスによりコレクタ領域が持ち上げられる。ベースか
らは少数キャリアであるホールが注入されるが、エミッ
タ領域のポテンシャル障壁により、この障壁よりも高い
僅かなホールしかエミッタ領域に流れない。一方、電子
については、ヘテロ接合により伝導帯のポテンシャル障
壁が小さくなっており、また、バイアスによりポテンシ
ャル障壁がより小さくなる。そのため、エミッタ領域の
電子の多くが、ベース領域を越えてコレクタ領域に流れ
る。これにより、少ないベース電流で大きなコレクタ電
流が流れることになり、大きな電流増幅率が得られる。
このトランジスタではバンドギャップ差は０．９ｅＶで
あり、大きな電流増幅率が得られる。ベース領域が最上
層になっているので、より電流増幅率が大きくなってい
る。
順バイアスがかけられて、エミッタ領域に対しベース領
域が持ち上げられる。また、コレクタを正電圧とするバ
イアスによりコレクタ領域が持ち上げられる。ベースか
らは少数キャリアであるホールが注入されるが、エミッ
タ領域のポテンシャル障壁により、この障壁よりも高い
僅かなホールしかエミッタ領域に流れない。一方、電子
については、ヘテロ接合により伝導帯のポテンシャル障
壁が小さくなっており、また、バイアスによりポテンシ
ャル障壁がより小さくなる。そのため、エミッタ領域の
電子の多くが、ベース領域を越えてコレクタ領域に流れ
る。これにより、少ないベース電流で大きなコレクタ電
流が流れることになり、大きな電流増幅率が得られる。
このトランジスタではバンドギャップ差は０．９ｅＶで
あり、大きな電流増幅率が得られる。ベース領域が最上
層になっているので、より電流増幅率が大きくなってい
る。
【００２０】Ｓｉと比較して大きなバンドギャップ（Ｓ
ｉは約１．１ｅＶ、ｃ−ＢＮは約６．４ｅＶ）を持つた
め、高い温度においても、若干バンドギャップは小さく
なるが、上述の動作は良好に保たれる。これに加えて、
高いコレクタ電圧においても動作をする。層厚などのパ
ラメータを適切に保つことなどによって現状のシリコン
トランジスタを越えるものになる。
ｉは約１．１ｅＶ、ｃ−ＢＮは約６．４ｅＶ）を持つた
め、高い温度においても、若干バンドギャップは小さく
なるが、上述の動作は良好に保たれる。これに加えて、
高いコレクタ電圧においても動作をする。層厚などのパ
ラメータを適切に保つことなどによって現状のシリコン
トランジスタを越えるものになる。
【００２１】また、熱伝導率が高く誘電率の低いｃ−Ｂ
Ｎ及びダイアモンドを基板などに使用していることか
ら、放熱が良好になっている。また、配線の浮遊容量が
減少し信号の遅延が少なく、デバイス自体がヒートシン
クになる。これらは、大電力，高周波で用いるのに大き
な利点となっている。
Ｎ及びダイアモンドを基板などに使用していることか
ら、放熱が良好になっている。また、配線の浮遊容量が
減少し信号の遅延が少なく、デバイス自体がヒートシン
クになる。これらは、大電力，高周波で用いるのに大き
な利点となっている。
【００２２】図４は、前述のトランジスタを自己整合的
に製作した場合の構造を示したものである。
に製作した場合の構造を示したものである。
【００２３】このトランジスタは、ｎ型ｃ−ＢＮ層１３
２，１２２の側壁に設けたＳｉ０2の保護膜１７０によ
ってベース電極２２０を自己整合的に形成するとともに
この形成されたベース電極２２０上のＳｉ０2 の保護膜
１８０を使ってコレクタ領域のエッチング，コレクタ電
極２３０の形成を行ったものである。図５にはその製造
工程が示されている。
２，１２２の側壁に設けたＳｉ０2の保護膜１７０によ
ってベース電極２２０を自己整合的に形成するとともに
この形成されたベース電極２２０上のＳｉ０2 の保護膜
１８０を使ってコレクタ領域のエッチング，コレクタ電
極２３０の形成を行ったものである。図５にはその製造
工程が示されている。
【００２４】まず、ｎ型ｃ−ＢＮ基板１１２上に、ＥＣ
Ｒ−ＣＶＤ法にてｎ型ｃ−ＢＮ層１５２、マイクロ波Ｃ
ＶＤ法にてｐ+ −ダイアモンド層１４２，ｎ型ｃ−ＢＮ
層１３２，ｎ+ 型ｃ−ＢＮ層１２２を順に成長する（図
５（ａ））。次いで、エミッタとなるＢＮ層を残してエ
ッチングを行ない、側壁１７０を形成する（図５
（ｂ））。これらのエッチング成長条件は前述のものと
同様である。次いで、ベース電極２２０，Ｓｉ０2 の保
護膜１８０を形成し、これをマスクとしてｐ+ −ダイア
モンド層１４２，ｎ型ｃ−ＢＮ層１５２のエッチングを
行う（図５（ｃ））。そして、エミッタ電極２１０及び
コレクタ電極２３０を形成する（図５（ｄ））。上記工
程で再上層のＣＢＮを選択成長してもよい。
Ｒ−ＣＶＤ法にてｎ型ｃ−ＢＮ層１５２、マイクロ波Ｃ
ＶＤ法にてｐ+ −ダイアモンド層１４２，ｎ型ｃ−ＢＮ
層１３２，ｎ+ 型ｃ−ＢＮ層１２２を順に成長する（図
５（ａ））。次いで、エミッタとなるＢＮ層を残してエ
ッチングを行ない、側壁１７０を形成する（図５
（ｂ））。これらのエッチング成長条件は前述のものと
同様である。次いで、ベース電極２２０，Ｓｉ０2 の保
護膜１８０を形成し、これをマスクとしてｐ+ −ダイア
モンド層１４２，ｎ型ｃ−ＢＮ層１５２のエッチングを
行う（図５（ｃ））。そして、エミッタ電極２１０及び
コレクタ電極２３０を形成する（図５（ｄ））。上記工
程で再上層のＣＢＮを選択成長してもよい。
【００２５】また、保護膜１７０，１８０などをマスク
として、エッチングを行い、電極の形成を行っているた
め、製造工程上フォトマスクが少なくて済む上にレジス
トを塗布するなどのフォトリソグラフィによる工程が簡
素化される。また、マスクのアラインメントなどによる
誤差要因が少なくなり、より微細に製作することができ
るようになる。
として、エッチングを行い、電極の形成を行っているた
め、製造工程上フォトマスクが少なくて済む上にレジス
トを塗布するなどのフォトリソグラフィによる工程が簡
素化される。また、マスクのアラインメントなどによる
誤差要因が少なくなり、より微細に製作することができ
るようになる。
【００２６】
【発明の効果】以上の通り本発明の半導体装置によれ
ば、コレクタのバンドギャップが大きいため、高い電圧
でも動作させることが可能になる。そのうえ、耐放射線
性も有し、これらが非常に高い温度においても保たれ、
良好な動作を得ることができる。
ば、コレクタのバンドギャップが大きいため、高い電圧
でも動作させることが可能になる。そのうえ、耐放射線
性も有し、これらが非常に高い温度においても保たれ、
良好な動作を得ることができる。
【００２７】また、本発明の半導体装置の製造方法によ
れば、良好な動作をする上記半導体装置を製作すること
ができる。
れば、良好な動作をする上記半導体装置を製作すること
ができる。
【００２８】自己整合的にベース電極及びコレクタ電極
を形成する場合、これらの配線などを形成するための工
程を簡略化することができる。
を形成する場合、これらの配線などを形成するための工
程を簡略化することができる。
【図１】一実施例の構成図。
【図２】図１のトランジスタの製造工程図。
【図３】図１のトランジスタのバンドダイアグラム。
【図４】他の実施例の構成図。
【図５】図４のトランジスタの製造工程図。
１１２…基板，１３２…ｎ型ｃ−ＢＮ層，１４２…ｐ+
−ダイアモンド層，１５２…ｎ型ｃ−ＢＮ層，１７０，
１８０…保護層，２１０…エミッタ電極，２２０…ベー
ス電極，２３０…コレクタ電極。
−ダイアモンド層，１５２…ｎ型ｃ−ＢＮ層，１７０，
１８０…保護層，２１０…エミッタ電極，２２０…ベー
ス電極，２３０…コレクタ電極。
Claims (3)
- 【請求項１】 立方晶窒化ホウ素を主成分とし、所定の
多数キャリアを有する第１の半導体層と、 ダイアモンド構造の結晶構造を有する炭素を主成分と
し、前記第１の半導体層とは反対極性の多数キャリアを
有する第２の半導体層と、 立方晶窒化ホウ素を主成分とし、前記第１の半導体層と
同極性の多数キャリアを有する第３の半導体層とを備
え、 前記第１の半導体層をコレクタ領域、前記第２の半導体
層をベース領域、前記第３の半導体層をエミッタ領域と
したことを特徴とする半導体装置。 - 【請求項２】 立方晶窒化ホウ素を主成分とし、所定の
多数キャリアを有する第１の半導体層が形成された基板
上に、ダイアモンド結晶構造の炭素を主成分とし、前記
第１の半導体層とは反対極性の多数キャリアを有する第
２の半導体層を前記第１の半導体層上に形成する第１の
工程と、 立方晶窒化ホウ素を主成分とし、前記第１の半導体層と
同極性の多数キャリアを有する第３の半導体層を前記第
２の半導体層上に形成する第２の工程と、 前記第１の半導体層に接続するコレクタ電極、前記第２
の半導体層に接続するベース電極及び前記第３の半導体
層に接続するエミッタ電極を形成する第４の工程とを有
することを特徴とする半導体装置の製造方法。 - 【請求項３】 前記第４の工程では、前記第１，第２，
第３の半導体層が、これらの層上の前記エミッタ電極、
前記ベース電極及び前記コレクタ電極を形成する部分の
近傍を残して除去され、前記第１，第２，第３の半導体
層のうち残された層の側壁に絶縁膜を形成し、前記残さ
れた層および前記絶縁膜を用いて自己整合的に前記ベー
ス電極及び前記コレクタ電極を形成することを特徴とす
る請求項２記載の半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP20528092A JPH0653230A (ja) | 1992-07-31 | 1992-07-31 | 半導体装置及びその製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP20528092A JPH0653230A (ja) | 1992-07-31 | 1992-07-31 | 半導体装置及びその製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0653230A true JPH0653230A (ja) | 1994-02-25 |
Family
ID=16504366
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP20528092A Pending JPH0653230A (ja) | 1992-07-31 | 1992-07-31 | 半導体装置及びその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0653230A (ja) |
-
1992
- 1992-07-31 JP JP20528092A patent/JPH0653230A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0445998B1 (en) | Diamond semiconductor devices | |
| US6251738B1 (en) | Process for forming a silicon-germanium base of heterojunction bipolar transistor | |
| TW473844B (en) | Method of fabricating a self-aligned bipolar junction transistor in silicon carbide and resulting devices | |
| JP2671259B2 (ja) | ショットキー接合半導体装置 | |
| EP0562549B1 (en) | Heterojunction bipolar transistor containing silicon carbide | |
| US6756615B2 (en) | Heterojunction bipolar transistor and its manufacturing method | |
| JPH077013A (ja) | 大電力用エミッタを備えたヘテロ接合バイポーラ・トランジスタとその製造法 | |
| JP3150376B2 (ja) | ヘテロ接合バイポーラトランジスタの製法 | |
| JP2612040B2 (ja) | β−ＳｉＣを用いたＭＯＳ・ＦＥＴ及びその製造方法 | |
| US6410945B1 (en) | Heterojunction bipolar transistor and its manufacturing process | |
| US6573539B2 (en) | Heterojunction bipolar transistor with silicon-germanium base | |
| JP2593898B2 (ja) | 半導体素子 | |
| US5573960A (en) | Method of manufacturing semiconductor layers by bonding without defects created by bonding | |
| JP2006294700A (ja) | ヘテロ接合バイポーラトランジスタ | |
| JPH0653230A (ja) | 半導体装置及びその製造方法 | |
| JPH05291277A (ja) | 半導体装置及びその製造方法 | |
| JP3339508B2 (ja) | 半導体装置 | |
| US7019340B2 (en) | Bipolar transistor device and method for fabricating the same | |
| JPH0770540B2 (ja) | ヘテロ接合バイポ−ラトランジスタ | |
| US20040115878A1 (en) | Method for manufacturing a silicon germanium based device with crystal defect prevention | |
| Washio et al. | A selective-epitaxial-growth SiGe-base HBT with SMI electrodes featuring 9.3-ps ECL-gate delay | |
| JPH05291278A (ja) | 半導体装置及びその製造方法 | |
| JPH05275440A (ja) | 半導体装置及びその製造方法 | |
| JP2004516655A (ja) | 炭化ケイ素中の自己整合バイポーラ接合トランジスタの製造方法およびそれにより作製されるデバイス | |
| KR100841539B1 (ko) | ｐｎ 접합을 갖는 박막 결정 웨이퍼 및 이의 제조방법 |