JPH0653230A - Semiconductor device and its manufacture - Google Patents
Semiconductor device and its manufactureInfo
- Publication number
- JPH0653230A JPH0653230A JP20528092A JP20528092A JPH0653230A JP H0653230 A JPH0653230 A JP H0653230A JP 20528092 A JP20528092 A JP 20528092A JP 20528092 A JP20528092 A JP 20528092A JP H0653230 A JPH0653230 A JP H0653230A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor layer
- semiconductor
- layer
- collector
- region
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Bipolar Transistors (AREA)
Abstract
Description
【０００１】[0001]
【産業上の利用分野】本発明は、良好な耐環境性を持つ
半導体装置に関する。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a semiconductor device having good environment resistance.
【０００２】[0002]
【従来の技術】１９４７年のトランジスタの発明以来、
トランジスタからＩＣ，ＬＳＩなどが開発され、半導体
技術は大きな進歩を遂げている。特に、シリコン半導体
技術は確立されたものになっており、様々な回路が集積
化され広く利用されている。しかし、シリコンの物性に
起因する素子の動作上の限界があり、また、一部の用途
についてはシリコン以外の材料による半導体が用いられ
るようになっている。Since the invention of the transistor in 1947,
IC, LSI, etc. have been developed from transistors, and semiconductor technology has made great progress. In particular, silicon semiconductor technology has been established, and various circuits are integrated and widely used. However, there is a limit in the operation of the element due to the physical properties of silicon, and for some applications, semiconductors made of materials other than silicon have been used.
【０００３】[0003]
【発明が解決しようとする課題】シリコンを用いてバイ
ポーラトランジスタを構成した場合、単にＰＮＰの層構
造をもたせただけでは電流増幅率即ち利得は余り大きな
ものにならない。また、コレクタ耐圧も大きくならな
い。When a bipolar transistor is formed by using silicon, the current amplification factor, that is, the gain is not so large simply by providing the PNP layer structure. Also, the collector breakdown voltage does not increase.
【０００４】このような用途には、バンドギャップ差の
大きな材料が望ましい。従来のシリコンバイポーラ半導
体に代わるものの一つとしてヘテロ接合トランジスタが
考えられており、例えば、特開昭６２−２１６３６４，
特開昭６２−２６５７７６２，特開昭６２−１６０７６
０，特開昭６２−１５９４６３などがある。これらは、
シリコンと、炭化シリコンなどとの間にできるヘテロ接
合を利用したトランジスタである。しかし、シリコンを
材料として用いていることから、低耐圧性、低耐環境性
の問題に対して根本的な解決にならない。For such applications, a material having a large band gap difference is desirable. A heterojunction transistor is considered as one of the alternatives to the conventional silicon bipolar semiconductor, and is disclosed in, for example, JP-A-62-216364.
JP 62-2657762, JP 62-16076
No. 0, JP-A-62-159463 and the like. They are,
It is a transistor that uses a heterojunction formed between silicon and silicon carbide. However, since silicon is used as a material, it cannot be a fundamental solution to the problems of low withstand voltage and low environmental resistance.
【０００５】本発明は、前述の問題点に鑑み、既存の半
導体の限界を越え得る性能を持つ半導体装置を提案する
ものである。In view of the above problems, the present invention proposes a semiconductor device having a performance capable of exceeding the limit of existing semiconductors.
【０００６】[0006]
【課題を解決するための手段】上記課題を解決するため
に、本発明の半導体装置は、立方晶窒化ホウ素を主成分
とし、所定の多数キャリアを有する第１の半導体層と、
ダイアモンド構造の結晶構造を有する炭素を主成分と
し、第１の半導体層とは反対極性の多数キャリアを有す
る第２の半導体層と、立方晶窒化ホウ素を主成分とし、
第１の半導体層と同極性の多数キャリアを有する第３の
半導体層とを備え、第１の半導体層をコレクタ領域に、
第２の半導体層をベース領域に、第３の半導体層をエミ
ッタ領域に有し、第１，第２，第３の半導体層が順次基
板上に形成され、第３の半導体層が最上層になっている
ことを特徴とする半導体装置。In order to solve the above problems, a semiconductor device according to the present invention comprises a first semiconductor layer containing cubic boron nitride as a main component and having a predetermined majority carrier.
Carbon as a main component having a diamond crystal structure, a second semiconductor layer having a majority carrier having a polarity opposite to that of the first semiconductor layer, and cubic boron nitride as a main component,
A first semiconductor layer and a third semiconductor layer having majority carriers of the same polarity, the first semiconductor layer being a collector region,
The second semiconductor layer is provided in the base region and the third semiconductor layer is provided in the emitter region, and the first, second, and third semiconductor layers are sequentially formed on the substrate, and the third semiconductor layer is the uppermost layer. A semiconductor device characterized by
【０００７】また、本発明の半導体装置の製造方法は、
立方晶窒化ホウ素を主成分とし、所定の多数キャリアを
有する第１の半導体層が形成された基板上に、ダイアモ
ンド結晶構造の炭素を主成分とし、第１の半導体層とは
反対極性の多数キャリアを有する第２の半導体層を第１
の半導体層上に形成する第１の工程と、立方晶窒化ホウ
素を主成分とし、第１の半導体層と同極性の多数キャリ
アを有する第３の半導体層を第２の半導体層上に形成す
る第２の工程と、第１の半導体層に接続するコレクタ電
極、前記第２の半導体層に接続するベース電極及び第３
の半導体層に接続するエミッタ電極を形成する第４の工
程とを有することを特徴とする。A method of manufacturing a semiconductor device according to the present invention is
On a substrate on which a first semiconductor layer having cubic boron nitride as a main component and having a predetermined majority carrier is formed, a majority carrier having a diamond crystal structure carbon as a main component and a polarity opposite to that of the first semiconductor layer is formed. A second semiconductor layer having a first
And a third step of forming on the second semiconductor layer a third semiconductor layer containing cubic boron nitride as a main component and having majority carriers of the same polarity as the first semiconductor layer. A second step, a collector electrode connected to the first semiconductor layer, a base electrode connected to the second semiconductor layer, and a third electrode
And a fourth step of forming an emitter electrode connected to the semiconductor layer.
【０００８】また、第４の工程では、第１，第２，第３
の半導体層が、これらの層上のエミッタ電極、ベース電
極及びコレクタ電極を形成する部分の近傍を残して除去
され、第１，第２，第３の半導体層のうち残された層の
側壁に絶縁膜を形成し、残された層および絶縁膜を用い
て自己整合的にベース電極及びコレクタ電極を形成する
ことを特徴としても良い。In the fourth step, the first, second and third steps are performed.
Of the first semiconductor layer, the semiconductor layer of the first semiconductor layer, the second semiconductor layer, the second semiconductor layer, and the third semiconductor layer are removed from the sidewalls of the remaining semiconductor layers. The insulating film may be formed, and the base electrode and the collector electrode may be formed in a self-aligned manner by using the remaining layer and the insulating film.
【０００９】[0009]
【作用】本発明の半導体装置では、ダイアモンド結晶構
造の炭素，立方晶窒化ホウ素を主成分としてエミッタ領
域，ベース領域，コレクタ領域が形成されている。特
に、エミッタ−ベース間には、ダイアモンド結晶構造の
炭素−窒化ホウ素のヘテロ接合が形成され、このヘテロ
接合によるポテンシャル障壁によって少ないベース電流
で大きなコレクタ電流を得られる。即ち大きな電流増幅
率を持つ。これはダイアモンド結晶構造の炭素，窒化ホ
ウ素によるものであるため、耐放射線性も有し、非常に
高い温度においても良好に動作する。また、コレクタの
バンドギャップが大きいため、コレクタ耐圧が高い。In the semiconductor device of the present invention, the emitter region, the base region, and the collector region are formed mainly of carbon having a diamond crystal structure and cubic boron nitride. In particular, a carbon-boron nitride heterojunction having a diamond crystal structure is formed between the emitter and the base, and a large collector current can be obtained with a small base current due to the potential barrier of the heterojunction. That is, it has a large current amplification factor. Since this is due to carbon and boron nitride having a diamond crystal structure, it also has radiation resistance and operates well even at a very high temperature. Further, since the band gap of the collector is large, the collector breakdown voltage is high.
【００１０】また、本発明の半導体装置の製造方法によ
れば、第１，第２，第３の半導体層が順次基板上に形成
され、良好な動作をする上記半導体装置を製作すること
ができる。Further, according to the method of manufacturing a semiconductor device of the present invention, the first, second, and third semiconductor layers are sequentially formed on the substrate, and the semiconductor device which operates well can be manufactured. .
【００１１】自己整合的にベース電極及びコレクタ電極
を形成する場合、ベース抵抗の低減、べース、コレクタ
容量低減により素子の高性能化が図れる。When the base electrode and the collector electrode are formed in a self-aligning manner, the performance of the device can be improved by reducing the base resistance, the base and the collector capacitance.
【００１２】[0012]
【実施例】本発明の実施例を図面を参照して説明する。
図１には、一実施例であるトランジスタの構造が示され
ている。このトランジスタは、Ｓｉがドープされた立方
晶窒化ホウ素（以下、ｃ−ＢＮとする）のｎ型基板１１
２をコレクタとし、この基板上に、ｐ+ −ダイアモンド
層１４２，ｎ型ｃ−ＢＮ層１３２，ｎ+ 型ｃ−ＢＮ層１
２２が順次形成された構造を有している。そして、ｎ型
基板１１２にはコレクタ電極２３０が、ｐ−ダイアモン
ド層１４２にはベース電極２２０が、ｎ+ 型ｃ−ＢＮ層
１２２にはエミッタ電極２１０が、それぞれ形成され電
気的に接続された構造になっている。Embodiments of the present invention will be described with reference to the drawings.
FIG. 1 shows the structure of a transistor which is an example. This transistor has an n-type substrate 11 of cubic boron nitride (hereinafter, referred to as c-BN) doped with Si.
2 as a collector, and the p + -diamond layer 142, the n-type c-BN layer 132, and the n + -type c-BN layer 1 on this substrate.
22 has a structure in which it is sequentially formed. A collector electrode 230 is formed on the n-type substrate 112, a base electrode 220 is formed on the p-diamond layer 142, and an emitter electrode 210 is formed on the n + -type c-BN layer 122. It has become.
【００１３】このトランジスタは、つぎに示す工程で製
作される。This transistor is manufactured by the following steps.
【００１４】まず、高圧合成にてつくられた基板１１２
上に、マイクロ波ＣＶＤ法にて、ｐ+ −ダイアモンド層
１４２を形成する。このとき、マイクロ波の周波数２．
４５ＧＨｚ，出力４００Ｗで、原料ガスにＣＨ4 ／Ｈ2
の４：１００の混合ガスを用い、圧力５００Ｔｏｒｒ，
セ氏６００〜９００度の条件で成長させ、ここで、原料
ガスには、Ｂ2 Ｈ6 を混入させてＢドープする（図２
（ａ））。First, the substrate 112 made by high pressure synthesis
A p + -diamond layer 142 is formed thereon by the microwave CVD method. At this time, the microwave frequency 2.
CH 4 / H 2 as raw material gas at 45 GHz and output of 400 W
Using a mixed gas of 4: 100, a pressure of 500 Torr,
The growth is performed under the condition of 600 to 900 degrees Celsius, and B 2 H 6 is mixed into the source gas to dope B (FIG. 2).
(A)).
【００１５】つぎに、ダイアモンド層１４２上にマスク
となるＳｉＯ2 を形成し、ＥＣＲ−ＣＶＤ法にてｎ型ｃ
−ＢＮ層１３２，ｎ+ 型ｃ−ＢＮ層１２２を順次選択成
長させる。このとき、基板温度セ氏７００度で、原料ガ
スは、Ｂ2 Ｈ6 ／Ａｒ，Ｎ2，ＳｉＨ4 の混合ガスを用
いた。Ｂ2 Ｈ6 ／Ａｒは、Ａｒの組成１０％で、チャン
バーへの流量３０ｓｃｃＭとし、Ｎ2 は流量３０ｓｃｃ
Ｍとした。ＳｉＨ4 はＳｉドープ用でＡｒガスに１０ｐ
ｐｍ混ぜたものを用い、ｎ型ｃ−ＢＮ層１３２形成時に
は流量２ｓｃｃＭ，ｎ+ 型ｃ−ＢＮ層１２２形成時には
流量１０ｓｃｃＭでチャンバーに導入する（図２
（ｂ））。そして、所定の大きさにスライスし、エミッ
タ電極２１０，ベース電極２２０，コレクタ電極２３０
を配線する（図１）。Next, SiO 2 serving as a mask is formed on the diamond layer 142, and n-type c is formed by ECR-CVD.
The -BN layer 132 and the n + type c-BN layer 122 are sequentially grown selectively. At this time, the substrate temperature was 700 ° C. and the raw material gas was a mixed gas of B 2 H 6 / Ar, N 2 and SiH 4 . B 2 H 6 / Ar has a composition of Ar of 10%, and the flow rate into the chamber is 30 scM, and the flow rate of N 2 is 30 sccc.
M. SiH 4 is for Si doping and 10 p for Ar gas
A mixture of pm is used and introduced into the chamber at a flow rate of 2 scccM when forming the n-type c-BN layer 132 and at a flow rate of 10 sccm when forming the n + -type c-BN layer 122 (FIG. 2).
(B)). Then, the emitter electrode 210, the base electrode 220, and the collector electrode 230 are sliced into a predetermined size.
(Fig. 1).
【００１６】ｃ−ＢＮとダイアモンドとは格子定数の差
が小さく（ｃ−ＢＮはａ＝３．６１５オングストロー
ム，ダイアモンドはａ＝３．５６７オングストロー
ム）、格子不整合が非常に小さい（格子不整合１．３３
％）ので、ｐ+ −ダイアモンド層１４２と基板１１２，
ｎ型ｃ−ＢＮ層１３２の間には良好なヘテロエピタキシ
ャル成長が可能であり、良好なｐｎ接合がえられてい
る。上記工程で得たサンプルの特性を測定した結果、電
流利得３５０で良好な動作が確認された。The difference in lattice constant between c-BN and diamond is small (a = 3.615 angstrom for c-BN and a = 3.567 angstrom for diamond), and the lattice mismatch is very small (lattice mismatch 1 .33
%) So that the p + -diamond layer 142 and the substrate 112,
Good heteroepitaxial growth is possible between the n-type c-BN layers 132, and a good pn junction is obtained. As a result of measuring the characteristics of the sample obtained in the above process, good operation was confirmed at the current gain of 350.
【００１７】このトランジスタは、ｐ型ダイアモンドと
ｎ型ｃ−ＢＮによるヘテロ接合を有するＮＰＮトランジ
スタであり、ホールを多数キャリアとして動作がなさ
れ、図３（ａ）に示すようなバンドダイアグラムを有す
るものと推定される。エミッタ領域のバンドギャップは
およそ５．５ｅＶ、ベース領域，コレクタ領域のバンド
ギャップはおよそ６．４ｅＶで、エミッタ−ベース間
は、約０．９ｅＶのバンドギャップ差がある。This transistor is an NPN transistor having a heterojunction of p-type diamond and n-type c-BN, operates with holes as majority carriers, and has a band diagram as shown in FIG. 3 (a). Presumed. The band gap of the emitter region is about 5.5 eV, the band gap of the base region and the collector region is about 6.4 eV, and there is a band gap difference of about 0.9 eV between the emitter and the base.
【００１８】図３（ｂ）は、直流増幅させた状態におけ
る図３（ａ）をもとにしたバンドダイアグラムの推定図
である。この図において、ベース領域（ダイアモンド層
１４２）の価電子帯の上端のエネルギーレベルより下の
部分においてホールがフェルミ−ディラック分布し、伝
導帯の下端のエネルギーレベルＥV1，ＥV2より上の部分
において電子がフェルミ−ディラック分布して様子を示
している。ここで、ホールについては、下向きの方向が
高いエネルギーである。この図３（ｂ）を用いて直流増
幅動作を説明するとつぎのようになる。FIG. 3 (b) is an estimated diagram of a band diagram based on FIG. 3 (a) in the state of direct current amplification. In this figure, holes have a Fermi-Dirac distribution below the energy level at the upper end of the valence band of the base region (diamond layer 142) and above the energy levels E V1 and E V2 at the lower end of the conduction band. The electrons are shown in the Fermi-Dirac distribution. Here, for holes, the energy is higher in the downward direction. The DC amplification operation will be described below with reference to FIG.
【００１９】エミッタを負電圧、ベースを正電圧とする
順バイアスがかけられて、エミッタ領域に対しベース領
域が持ち上げられる。また、コレクタを正電圧とするバ
イアスによりコレクタ領域が持ち上げられる。ベースか
らは少数キャリアであるホールが注入されるが、エミッ
タ領域のポテンシャル障壁により、この障壁よりも高い
僅かなホールしかエミッタ領域に流れない。一方、電子
については、ヘテロ接合により伝導帯のポテンシャル障
壁が小さくなっており、また、バイアスによりポテンシ
ャル障壁がより小さくなる。そのため、エミッタ領域の
電子の多くが、ベース領域を越えてコレクタ領域に流れ
る。これにより、少ないベース電流で大きなコレクタ電
流が流れることになり、大きな電流増幅率が得られる。
このトランジスタではバンドギャップ差は０．９ｅＶで
あり、大きな電流増幅率が得られる。ベース領域が最上
層になっているので、より電流増幅率が大きくなってい
る。A forward bias is applied with the emitter having a negative voltage and the base having a positive voltage to raise the base region with respect to the emitter region. Further, the collector region is lifted by the bias with the collector having a positive voltage. Holes, which are minority carriers, are injected from the base, but due to the potential barrier in the emitter region, only a few holes higher than this barrier flow into the emitter region. On the other hand, for electrons, the potential barrier in the conduction band is smaller due to the heterojunction, and the potential barrier is smaller due to the bias. Therefore, most of the electrons in the emitter region flow over the base region to the collector region. As a result, a large collector current flows with a small base current, and a large current amplification factor can be obtained.
In this transistor, the band gap difference is 0.9 eV, and a large current amplification factor can be obtained. Since the base region is the uppermost layer, the current amplification factor is higher.
【００２０】Ｓｉと比較して大きなバンドギャップ（Ｓ
ｉは約１．１ｅＶ、ｃ−ＢＮは約６．４ｅＶ）を持つた
め、高い温度においても、若干バンドギャップは小さく
なるが、上述の動作は良好に保たれる。これに加えて、
高いコレクタ電圧においても動作をする。層厚などのパ
ラメータを適切に保つことなどによって現状のシリコン
トランジスタを越えるものになる。A band gap (S
Since i has about 1.1 eV and c-BN has about 6.4 eV), the above-described operation can be maintained well, even though the band gap is slightly reduced even at high temperature. In addition to this,
It operates even at high collector voltage. By exceedingly maintaining parameters such as layer thickness, the current silicon transistor will be exceeded.
【００２１】また、熱伝導率が高く誘電率の低いｃ−Ｂ
Ｎ及びダイアモンドを基板などに使用していることか
ら、放熱が良好になっている。また、配線の浮遊容量が
減少し信号の遅延が少なく、デバイス自体がヒートシン
クになる。これらは、大電力，高周波で用いるのに大き
な利点となっている。Also, c-B having a high thermal conductivity and a low dielectric constant.
Since N and diamond are used for the substrate, heat dissipation is good. In addition, the stray capacitance of the wiring is reduced, the signal delay is small, and the device itself serves as a heat sink. These are great advantages when used at high power and high frequency.
【００２２】図４は、前述のトランジスタを自己整合的
に製作した場合の構造を示したものである。FIG. 4 shows the structure of the above-mentioned transistor manufactured in a self-aligned manner.
【００２３】このトランジスタは、ｎ型ｃ−ＢＮ層１３
２，１２２の側壁に設けたＳｉ０2の保護膜１７０によ
ってベース電極２２０を自己整合的に形成するとともに
この形成されたベース電極２２０上のＳｉ０2 の保護膜
１８０を使ってコレクタ領域のエッチング，コレクタ電
極２３０の形成を行ったものである。図５にはその製造
工程が示されている。This transistor has an n-type c-BN layer 13
The base electrode 220 is formed in a self-aligned manner by the SiO 2 protective film 170 provided on the sidewalls of the electrodes 2 , 122, and the collector region is etched and the collector region is etched by using the formed SiO 2 protective film 180 on the base electrode 220. The electrode 230 is formed. FIG. 5 shows the manufacturing process.
【００２４】まず、ｎ型ｃ−ＢＮ基板１１２上に、ＥＣ
Ｒ−ＣＶＤ法にてｎ型ｃ−ＢＮ層１５２、マイクロ波Ｃ
ＶＤ法にてｐ+ −ダイアモンド層１４２，ｎ型ｃ−ＢＮ
層１３２，ｎ+ 型ｃ−ＢＮ層１２２を順に成長する（図
５（ａ））。次いで、エミッタとなるＢＮ層を残してエ
ッチングを行ない、側壁１７０を形成する（図５
（ｂ））。これらのエッチング成長条件は前述のものと
同様である。次いで、ベース電極２２０，Ｓｉ０2 の保
護膜１８０を形成し、これをマスクとしてｐ+ −ダイア
モンド層１４２，ｎ型ｃ−ＢＮ層１５２のエッチングを
行う（図５（ｃ））。そして、エミッタ電極２１０及び
コレクタ電極２３０を形成する（図５（ｄ））。上記工
程で再上層のＣＢＮを選択成長してもよい。First, EC on the n-type c-BN substrate 112.
N-type c-BN layer 152 and microwave C by R-CVD method
P + -diamond layer 142, n-type c-BN by VD method
The layer 132 and the n + type c-BN layer 122 are grown in this order (FIG. 5A). Then, etching is carried out leaving the BN layer which will be the emitter, to form the side wall 170 (FIG. 5).
(B)). These etching growth conditions are the same as those described above. Next, a base electrode 220 and a protective film 180 of SiO 2 are formed, and the p + -diamond layer 142 and the n-type c-BN layer 152 are etched using the protective film 180 as a mask (FIG. 5C). Then, the emitter electrode 210 and the collector electrode 230 are formed (FIG. 5D). In the above process, the CBN of the upper layer may be selectively grown.
【００２５】また、保護膜１７０，１８０などをマスク
として、エッチングを行い、電極の形成を行っているた
め、製造工程上フォトマスクが少なくて済む上にレジス
トを塗布するなどのフォトリソグラフィによる工程が簡
素化される。また、マスクのアラインメントなどによる
誤差要因が少なくなり、より微細に製作することができ
るようになる。Further, since the electrodes are formed by etching using the protective films 170 and 180 as masks, a photolithography process such as resist coating can be performed in addition to a small photomask in the manufacturing process. To be simplified. In addition, error factors due to mask alignment and the like are reduced, and finer fabrication can be performed.
【００２６】[0026]
【発明の効果】以上の通り本発明の半導体装置によれ
ば、コレクタのバンドギャップが大きいため、高い電圧
でも動作させることが可能になる。そのうえ、耐放射線
性も有し、これらが非常に高い温度においても保たれ、
良好な動作を得ることができる。As described above, according to the semiconductor device of the present invention, since the collector has a large band gap, it can be operated even at a high voltage. In addition, it also has radiation resistance, and these are kept even at very high temperatures,
Good operation can be obtained.
【００２７】また、本発明の半導体装置の製造方法によ
れば、良好な動作をする上記半導体装置を製作すること
ができる。Further, according to the method of manufacturing a semiconductor device of the present invention, it is possible to manufacture the above-mentioned semiconductor device which operates well.
【００２８】自己整合的にベース電極及びコレクタ電極
を形成する場合、これらの配線などを形成するための工
程を簡略化することができる。When the base electrode and the collector electrode are formed in a self-aligned manner, the process for forming these wirings can be simplified.
【図１】一実施例の構成図。FIG. 1 is a configuration diagram of an embodiment.
【図２】図１のトランジスタの製造工程図。FIG. 2 is a manufacturing process diagram of the transistor of FIG.
【図３】図１のトランジスタのバンドダイアグラム。3 is a band diagram of the transistor of FIG.
【図４】他の実施例の構成図。FIG. 4 is a configuration diagram of another embodiment.
【図５】図４のトランジスタの製造工程図。FIG. 5 is a manufacturing process diagram of the transistor of FIG. 4;
１１２…基板，１３２…ｎ型ｃ−ＢＮ層，１４２…ｐ+
−ダイアモンド層，１５２…ｎ型ｃ−ＢＮ層，１７０，
１８０…保護層，２１０…エミッタ電極，２２０…ベー
ス電極，２３０…コレクタ電極。112 ... Substrate, 132 ... N-type c-BN layer, 142 ... P +
-Diamond layer, 152 ... n-type c-BN layer, 170,
180 ... Protective layer, 210 ... Emitter electrode, 220 ... Base electrode, 230 ... Collector electrode.
Claims (3)
多数キャリアを有する第１の半導体層と、 ダイアモンド構造の結晶構造を有する炭素を主成分と
し、前記第１の半導体層とは反対極性の多数キャリアを
有する第２の半導体層と、 立方晶窒化ホウ素を主成分とし、前記第１の半導体層と
同極性の多数キャリアを有する第３の半導体層とを備
え、 前記第１の半導体層をコレクタ領域、前記第２の半導体
層をベース領域、前記第３の半導体層をエミッタ領域と
したことを特徴とする半導体装置。1. A first semiconductor layer containing cubic boron nitride as a main component, having a predetermined majority carrier, and carbon having a diamond structure crystal structure as a main component, and having a polarity opposite to that of the first semiconductor layer. A second semiconductor layer having a majority carrier of, and a third semiconductor layer containing a majority of cubic boron nitride as a main component and having a majority carrier of the same polarity as the first semiconductor layer, the first semiconductor layer Is a collector region, the second semiconductor layer is a base region, and the third semiconductor layer is an emitter region.
多数キャリアを有する第１の半導体層が形成された基板
上に、ダイアモンド結晶構造の炭素を主成分とし、前記
第１の半導体層とは反対極性の多数キャリアを有する第
２の半導体層を前記第１の半導体層上に形成する第１の
工程と、 立方晶窒化ホウ素を主成分とし、前記第１の半導体層と
同極性の多数キャリアを有する第３の半導体層を前記第
２の半導体層上に形成する第２の工程と、 前記第１の半導体層に接続するコレクタ電極、前記第２
の半導体層に接続するベース電極及び前記第３の半導体
層に接続するエミッタ電極を形成する第４の工程とを有
することを特徴とする半導体装置の製造方法。2. A substrate comprising, as a main component, cubic boron nitride and having a first semiconductor layer having a predetermined majority carrier, carbon having a diamond crystal structure as a main component, and the first semiconductor layer and Is a first step of forming a second semiconductor layer having majority carriers of opposite polarity on the first semiconductor layer, and a majority of which has cubic boron nitride as a main component and has the same polarity as the first semiconductor layer. A second step of forming a third semiconductor layer having carriers on the second semiconductor layer; a collector electrode connected to the first semiconductor layer;
And a fourth step of forming a base electrode connected to the semiconductor layer and an emitter electrode connected to the third semiconductor layer.
第３の半導体層が、これらの層上の前記エミッタ電極、
前記ベース電極及び前記コレクタ電極を形成する部分の
近傍を残して除去され、前記第１，第２，第３の半導体
層のうち残された層の側壁に絶縁膜を形成し、前記残さ
れた層および前記絶縁膜を用いて自己整合的に前記ベー
ス電極及び前記コレクタ電極を形成することを特徴とす
る請求項２記載の半導体装置の製造方法。3. In the fourth step, the first, second, and
A third semiconductor layer is the emitter electrode on these layers,
An insulating film is formed on the sidewalls of the remaining layers of the first, second, and third semiconductor layers, which are removed except for the vicinity of the portions where the base electrode and the collector electrode are formed. 3. The method for manufacturing a semiconductor device according to claim 2, wherein the base electrode and the collector electrode are formed in a self-aligned manner by using a layer and the insulating film.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP20528092A JPH0653230A (en) | 1992-07-31 | 1992-07-31 | Semiconductor device and its manufacture |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP20528092A JPH0653230A (en) | 1992-07-31 | 1992-07-31 | Semiconductor device and its manufacture |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0653230A true JPH0653230A (en) | 1994-02-25 |
Family
ID=16504366
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP20528092A Pending JPH0653230A (en) | 1992-07-31 | 1992-07-31 | Semiconductor device and its manufacture |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0653230A (en) |
-
1992
- 1992-07-31 JP JP20528092A patent/JPH0653230A/en active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0445998B1 (en) | Diamond semiconductor devices | |
| US6251738B1 (en) | Process for forming a silicon-germanium base of heterojunction bipolar transistor | |
| TW473844B (en) | Method of fabricating a self-aligned bipolar junction transistor in silicon carbide and resulting devices | |
| JP2671259B2 (en) | Schottky junction semiconductor device | |
| EP0562549B1 (en) | Heterojunction bipolar transistor containing silicon carbide | |
| US6756615B2 (en) | Heterojunction bipolar transistor and its manufacturing method | |
| JPH077013A (en) | Heterojunction bipolar transistor with emitter for high power and its manufacture | |
| JP3150376B2 (en) | Fabrication of heterojunction bipolar transistor | |
| JP2612040B2 (en) | MOS-FET using β-SiC and manufacturing method thereof | |
| JP2005524979A (en) | Heterocoupled PIN diode and method for manufacturing the same | |
| US6410945B1 (en) | Heterojunction bipolar transistor and its manufacturing process | |
| US6573539B2 (en) | Heterojunction bipolar transistor with silicon-germanium base | |
| JP2593898B2 (en) | Semiconductor element | |
| US5573960A (en) | Method of manufacturing semiconductor layers by bonding without defects created by bonding | |
| JP2006294700A (en) | Hetero-junction bipolar transistor | |
| JPH0653230A (en) | Semiconductor device and its manufacture | |
| JPH05291277A (en) | Semiconductor device and manufacture thereof | |
| JP3339508B2 (en) | Semiconductor device | |
| JPS62216364A (en) | Hetero junction bipolar transistor | |
| US7019340B2 (en) | Bipolar transistor device and method for fabricating the same | |
| US20040115878A1 (en) | Method for manufacturing a silicon germanium based device with crystal defect prevention | |
| Washio et al. | A selective-epitaxial-growth SiGe-base HBT with SMI electrodes featuring 9.3-ps ECL-gate delay | |
| JPH05291278A (en) | Semiconductor device and manufacture thereof | |
| JPH05275440A (en) | Semiconductor device and its manufacture | |
| JP2004516655A (en) | Method of making self-aligned bipolar junction transistor in silicon carbide and device made thereby |