JPH0653097A - 電子部品における端子電極膜の形成方法 - Google Patents
電子部品における端子電極膜の形成方法Info
- Publication number
- JPH0653097A JPH0653097A JP4203614A JP20361492A JPH0653097A JP H0653097 A JPH0653097 A JP H0653097A JP 4203614 A JP4203614 A JP 4203614A JP 20361492 A JP20361492 A JP 20361492A JP H0653097 A JPH0653097 A JP H0653097A
- Authority
- JP
- Japan
- Prior art keywords
- electronic component
- support plate
- terminal electrode
- electrode film
- electronic parts
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Fixed Capacitors And Capacitor Manufacturing Machines (AREA)
- Details Of Resistors (AREA)
Abstract
(57)【要約】
【目的】 電子部品11における端面11a,11bの
みに端子電極膜を形成することが、複雑な工程によるこ
となく、且つ、当該端子電極膜に剥離を発生することな
く、低コストで達成できるようにする。 【構成】 支持プレート10に、電子部品の外径寸法よ
りも適宜寸法だけ大きい内径寸法にした収納部12を設
けて、この収納部12に電子部品11を装填したのち、
前記支持プレート10の表面に、前記電子部品11の外
径寸法よりも適宜寸法だけ小さい内径寸法のマスク孔1
4を備えたマスク板13を装着して、次いで、支持プレ
ート10に往復振動を付与した状板で、前記支持プレー
ト10の上面に対してスパッタリングを施す。
みに端子電極膜を形成することが、複雑な工程によるこ
となく、且つ、当該端子電極膜に剥離を発生することな
く、低コストで達成できるようにする。 【構成】 支持プレート10に、電子部品の外径寸法よ
りも適宜寸法だけ大きい内径寸法にした収納部12を設
けて、この収納部12に電子部品11を装填したのち、
前記支持プレート10の表面に、前記電子部品11の外
径寸法よりも適宜寸法だけ小さい内径寸法のマスク孔1
4を備えたマスク板13を装着して、次いで、支持プレ
ート10に往復振動を付与した状板で、前記支持プレー
ト10の上面に対してスパッタリングを施す。
Description
【0001】
【産業上の利用分野】本発明は、チップ型のコンデンサ
ー、抵抗器又はサーミスタ等のような電子部品におい
て、その端面に対して、端子電極膜を形成する方法に関
するものである。
ー、抵抗器又はサーミスタ等のような電子部品におい
て、その端面に対して、端子電極膜を形成する方法に関
するものである。
【0002】
【従来の技術】従来、チップ型のサーミスタにおいて
は、図7に示すように、素子片1の左右両端面に対し
て、導電性ペーストを塗着することによって、端子電極
膜2,3を形成するように構成していたが、この方法で
あると、端子電極膜2,3を形成するために塗着した導
電性ペーストが、素子片1の上面側及び下面側の部位ま
で被さるように塗着されることにより、素子片1の高さ
がそれだけ高くなり大型化を招来するである。
は、図7に示すように、素子片1の左右両端面に対し
て、導電性ペーストを塗着することによって、端子電極
膜2,3を形成するように構成していたが、この方法で
あると、端子電極膜2,3を形成するために塗着した導
電性ペーストが、素子片1の上面側及び下面側の部位ま
で被さるように塗着されることにより、素子片1の高さ
がそれだけ高くなり大型化を招来するである。
【0003】しかも、導電性ペーストが素子片1の上面
側及び下面側の部位まで被さるように塗着されることに
より、素子片1における有効長さLが長さL1 にと短く
なると共に、この長さL1 が複数個のサーミスタの各々
について不揃いになるから、複数個のサーミスタについ
ての抵抗値のバラツキが大きくなるのであった。そこ
で、最近では、図8に示すように、素子片1′の上下両
面に、V型の溝A 1 ,A2 を刻設して、このV型の溝A
1 ,A2 より外側の部分に導電ペーストを塗着すること
によって、端子電極膜2′,3′を形成するとか、或い
は、図9に示すように、素子片1″における上下両面及
び左右両側面に対してガラスコート4を被覆したのち、
左右両端面に対して端子電極膜2″,3″を形成するた
めの導電ペーストを塗着することにより、この導電ペー
ストが、素子片1″における上下両面及び左右両側面に
対して付着しないようにしている。
側及び下面側の部位まで被さるように塗着されることに
より、素子片1における有効長さLが長さL1 にと短く
なると共に、この長さL1 が複数個のサーミスタの各々
について不揃いになるから、複数個のサーミスタについ
ての抵抗値のバラツキが大きくなるのであった。そこ
で、最近では、図8に示すように、素子片1′の上下両
面に、V型の溝A 1 ,A2 を刻設して、このV型の溝A
1 ,A2 より外側の部分に導電ペーストを塗着すること
によって、端子電極膜2′,3′を形成するとか、或い
は、図9に示すように、素子片1″における上下両面及
び左右両側面に対してガラスコート4を被覆したのち、
左右両端面に対して端子電極膜2″,3″を形成するた
めの導電ペーストを塗着することにより、この導電ペー
ストが、素子片1″における上下両面及び左右両側面に
対して付着しないようにしている。
【0004】
【発明が解決しようとする課題】しかし、前者の方法
は、素子片1′に対してV型の溝A1 ,A2 を刻設しな
ければならないので、この分だけコストがアップするば
かりか、複数個のサーミスタについての抵抗値のバラツ
キを小さくすることの効果が低いのであり、また、後者
の方法は、小型化を図ること及び抵抗値のバラツキの小
さくすることには有効ではあっても、素子片1″を、複
雑な工程を経てガラスコート4にて被覆しなければなら
ないので、製造コストが大幅にアップするのである。
は、素子片1′に対してV型の溝A1 ,A2 を刻設しな
ければならないので、この分だけコストがアップするば
かりか、複数個のサーミスタについての抵抗値のバラツ
キを小さくすることの効果が低いのであり、また、後者
の方法は、小型化を図ること及び抵抗値のバラツキの小
さくすることには有効ではあっても、素子片1″を、複
雑な工程を経てガラスコート4にて被覆しなければなら
ないので、製造コストが大幅にアップするのである。
【0005】また、別の先行技術としての特公昭62−
11488号公報及び特公昭62−29888号公報
は、チップ型の電子部品における端面のみに端子電極膜
を形成する方法として、図10に示すように、先づ、電
子部品5を、ゴム等の軟質弾性体にて構成したプレート
6における貫通孔7内に、当該電子部品5における一方
の端面5aがプレート6の上面に露出するように押し込
み、この状態で、プレート6の上面に対してスパッタリ
ングを施すことによって、各電子部品5における一方の
端面5aのみに端子電極膜8を形成し、次いで、前記各
電子部品5を、プレート6における貫通孔7内に更に押
し込んで、当該各電子部品5における他方の端面5bを
プレート6の下面に露出して、この状態で、プレート7
の下面に対してスパッタリングを施すことによって、各
電子部品5における他方の端面5bのみに端子電極膜9
を形成したのち、各電子部品5を、プレート6における
貫通孔7内より押し出すと言う方法を提案している。
11488号公報及び特公昭62−29888号公報
は、チップ型の電子部品における端面のみに端子電極膜
を形成する方法として、図10に示すように、先づ、電
子部品5を、ゴム等の軟質弾性体にて構成したプレート
6における貫通孔7内に、当該電子部品5における一方
の端面5aがプレート6の上面に露出するように押し込
み、この状態で、プレート6の上面に対してスパッタリ
ングを施すことによって、各電子部品5における一方の
端面5aのみに端子電極膜8を形成し、次いで、前記各
電子部品5を、プレート6における貫通孔7内に更に押
し込んで、当該各電子部品5における他方の端面5bを
プレート6の下面に露出して、この状態で、プレート7
の下面に対してスパッタリングを施すことによって、各
電子部品5における他方の端面5bのみに端子電極膜9
を形成したのち、各電子部品5を、プレート6における
貫通孔7内より押し出すと言う方法を提案している。
【0006】しかし、この方法は、各電子部品5を、そ
の一方の端面5aに端子電極膜8を形成したのち貫通孔
7内に更に押し込むとき、及び、電子部品5を貫通孔7
内より押し出すときにおいて、その一方の端面5aに形
成した端子電極膜8の周囲が、貫通孔7の内周面によっ
て強く擦られることにより、当該端子電極膜8に剥離が
多発することになるから、製品の歩留り率が低いと言う
問題があった。
の一方の端面5aに端子電極膜8を形成したのち貫通孔
7内に更に押し込むとき、及び、電子部品5を貫通孔7
内より押し出すときにおいて、その一方の端面5aに形
成した端子電極膜8の周囲が、貫通孔7の内周面によっ
て強く擦られることにより、当該端子電極膜8に剥離が
多発することになるから、製品の歩留り率が低いと言う
問題があった。
【0007】本発明は、これらの問題を招来することな
く、電子部品の端面のみに端子電極膜を形成できる方法
を提供することを技術的課題とするものである。
く、電子部品の端面のみに端子電極膜を形成できる方法
を提供することを技術的課題とするものである。
【0008】
【課題を解決するための手段】この技術的課題を達成す
るため本発明は、支持プレートに、電子部品の外径寸法
よりも適宜寸法だけ大きい内径寸法にした収納部を設け
て、この収納部に電子部品を、当該電子部品における少
なくとも一方の端面が支持プレートの表面にのぞむよう
に装填したのち、前記支持プレートの表面に、前記電子
部品の外径寸法よりも適宜寸法だけ小さい内径寸法のマ
スク孔を備えたマスク板を装着して、次いで、支持プレ
ートに往復振動を付与した状態で、前記支持プレートの
上面に対してスパッタリングを施すことにした。
るため本発明は、支持プレートに、電子部品の外径寸法
よりも適宜寸法だけ大きい内径寸法にした収納部を設け
て、この収納部に電子部品を、当該電子部品における少
なくとも一方の端面が支持プレートの表面にのぞむよう
に装填したのち、前記支持プレートの表面に、前記電子
部品の外径寸法よりも適宜寸法だけ小さい内径寸法のマ
スク孔を備えたマスク板を装着して、次いで、支持プレ
ートに往復振動を付与した状態で、前記支持プレートの
上面に対してスパッタリングを施すことにした。
【0009】
【作 用】このようにすると、収納部内に装填して電
子部品は、往復振動によって収納部内を、当該電子部品
における側面が収納部における内側面に接触しながらず
れ動くことにより、マスク板におけるマスク孔内に、電
子部品における一方の端面の全体が露出するから、この
一方の端面の全体に対してのみ、スパッタリングにて端
子電極膜を形成することができ、換言すると、端子電極
膜を、電子部品における側面に形成することなく、電子
部品における端面のみに確実に形成することができるの
である。
子部品は、往復振動によって収納部内を、当該電子部品
における側面が収納部における内側面に接触しながらず
れ動くことにより、マスク板におけるマスク孔内に、電
子部品における一方の端面の全体が露出するから、この
一方の端面の全体に対してのみ、スパッタリングにて端
子電極膜を形成することができ、換言すると、端子電極
膜を、電子部品における側面に形成することなく、電子
部品における端面のみに確実に形成することができるの
である。
【0010】
【発明の効果】従って、本発明によると、電子部品にお
ける端面に対してのみ端子電極膜を形成することを、従
来のように複雑な工程によることなく、且つ、先行技術
のように、当該端子電極膜に剥離を発生することなく、
低コストで達成できる効果を有する。
ける端面に対してのみ端子電極膜を形成することを、従
来のように複雑な工程によることなく、且つ、先行技術
のように、当該端子電極膜に剥離を発生することなく、
低コストで達成できる効果を有する。
【0011】
【実施例】以下、本発明の実施例を、図1〜図4の図面
について説明する。この図において符号10は、支持プ
レートを示し、この支持プレート10には、断面矩形状
に形成されたチップ型の電子部品11を収納するための
断面矩形状の収納部12が、適宜ピッチの間隔で複数個
凹み形成され、この各収納部11の内径寸法H1 及びW
1 の各々は、前記電子部品11における外径寸法H及び
Wに対して、適宜寸法2×eだけ大きい寸法に構成され
ている。
について説明する。この図において符号10は、支持プ
レートを示し、この支持プレート10には、断面矩形状
に形成されたチップ型の電子部品11を収納するための
断面矩形状の収納部12が、適宜ピッチの間隔で複数個
凹み形成され、この各収納部11の内径寸法H1 及びW
1 の各々は、前記電子部品11における外径寸法H及び
Wに対して、適宜寸法2×eだけ大きい寸法に構成され
ている。
【0012】符号13は、前記支持プレート10の上面
に図示しないねじ等の適宜手段にて着脱自在に装着した
マスク板を示し、このマスク板13には、前記支持プレ
ート10における各収納部12に該当する部位の各々に
矩形のマスク孔14が穿設され、この各マスク孔14に
おける内径寸法H2 及びW2 の各々は、前記電子部品 1
における外径寸法H及びWに対して、適宜寸法2×eだ
け小さい寸法に構成されている。
に図示しないねじ等の適宜手段にて着脱自在に装着した
マスク板を示し、このマスク板13には、前記支持プレ
ート10における各収納部12に該当する部位の各々に
矩形のマスク孔14が穿設され、この各マスク孔14に
おける内径寸法H2 及びW2 の各々は、前記電子部品 1
における外径寸法H及びWに対して、適宜寸法2×eだ
け小さい寸法に構成されている。
【0013】そして、前記支持プレート10における各
収納部12内の各々に電子部品11を、当該電子部品1
1における一方の端面11aが支持プレート10の上面
にのぞむようにして装填したのち、この支持プレート1
0の上面に対してマスク板13を装着し、次いで、この
支持プレート10の全体を、高真空度に保持したスパッ
タリング容器内に入れて、当該支持プレード10を横方
向に往復振動した状態で、各電子部品11と、支持プレ
ート10の上方に配設したターゲット(図示せず)との
間に電流を印加すると言うスパッタリングを行うのであ
る。
収納部12内の各々に電子部品11を、当該電子部品1
1における一方の端面11aが支持プレート10の上面
にのぞむようにして装填したのち、この支持プレート1
0の上面に対してマスク板13を装着し、次いで、この
支持プレート10の全体を、高真空度に保持したスパッ
タリング容器内に入れて、当該支持プレード10を横方
向に往復振動した状態で、各電子部品11と、支持プレ
ート10の上方に配設したターゲット(図示せず)との
間に電流を印加すると言うスパッタリングを行うのであ
る。
【0014】すると、各収納部12内における電子部品
11は、図4に矢印で示すように、X方向とY方向との
両方に、当該電子部品11における外側面と収納部12
における内側面との間の隙間寸法eだけずれ動くことに
なる。その結果、マスク板13におけるマスク孔14内
には、前記電子部品11における一方の端面11aが、
その全体にわたって露出することになるから、図5に示
すように、当該電子部品11における一方の端面11a
の全体に対してのみ、端子電極膜15を形成することが
できるのである。
11は、図4に矢印で示すように、X方向とY方向との
両方に、当該電子部品11における外側面と収納部12
における内側面との間の隙間寸法eだけずれ動くことに
なる。その結果、マスク板13におけるマスク孔14内
には、前記電子部品11における一方の端面11aが、
その全体にわたって露出することになるから、図5に示
すように、当該電子部品11における一方の端面11a
の全体に対してのみ、端子電極膜15を形成することが
できるのである。
【0015】このようにして、各電子部品11における
一方の端面11aに対して端子電極膜15を成形する
と、マスク板13を取り外して、各収納部12内におけ
る電子部品11を、その他方の端面11bが上向きにな
るように反転して入替えしたのち、前記マスク板13を
装着して、前記のスパッタリングを行うことにより、各
電子部品11における他方の端面11aの全体に対し
て、同様に端子電極膜16を形成することができるので
ある。
一方の端面11aに対して端子電極膜15を成形する
と、マスク板13を取り外して、各収納部12内におけ
る電子部品11を、その他方の端面11bが上向きにな
るように反転して入替えしたのち、前記マスク板13を
装着して、前記のスパッタリングを行うことにより、各
電子部品11における他方の端面11aの全体に対し
て、同様に端子電極膜16を形成することができるので
ある。
【0016】図6は、第2の実施例を示すもので、この
第2の実施例は、支持プレート10における各収納部1
2を貫通孔に構成して、この支持プレート10の上面及
び下面の両方に対して、マスク孔14を備えたマスク板
13を装着するものであり、これによると、電子部品1
1における左右両端面11a,11bの各々に対して端
子電極膜を形成することが、前記第1の実施例の場合の
ように、電子部品11の反転しての入替えを行うことな
く、能率良く達成できるのである。
第2の実施例は、支持プレート10における各収納部1
2を貫通孔に構成して、この支持プレート10の上面及
び下面の両方に対して、マスク孔14を備えたマスク板
13を装着するものであり、これによると、電子部品1
1における左右両端面11a,11bの各々に対して端
子電極膜を形成することが、前記第1の実施例の場合の
ように、電子部品11の反転しての入替えを行うことな
く、能率良く達成できるのである。
【0017】なお、前記実施例は、断面矩形状の電子部
品に適用した場合を示したが、本発明は、断面矩形状の
電子部品に限らず、断面円形の電子部品に対しても、収
納部及びマスク孔を円形とすることにより、同様に適用
できることは言うまでもない。
品に適用した場合を示したが、本発明は、断面矩形状の
電子部品に限らず、断面円形の電子部品に対しても、収
納部及びマスク孔を円形とすることにより、同様に適用
できることは言うまでもない。
【図1】本発明の実施例を示す一部切欠平面図である。
【図2】図1のII−II視断面図である。
【図3】図1のIII −III 視断面図である。
【図4】図2のIV−IV視拡大断面図である。
【図5】チップ型電子部品の斜視図である。
【図6】第2の実施例を示す縦断正面図である。
【図7】従来におけるサーミスタの斜視図である。
【図8】従来における端子電極膜の形成方法を示す斜視
図である。
図である。
【図9】従来における端子電極膜の形成方法を示す斜視
図である。
図である。
【図10】従来における端子電極膜の形成方法を示す図
である。
である。
10 支持プレート 11 電子部品 11a,11b 電子部品の端面 12 収納部 13 マスク板 14 マスク孔
Claims (1)
- 【請求項1】支持プレートに、電子部品の外径寸法より
も適宜寸法だけ大きい内径寸法にした収納部を設けて、
この収納部に電子部品を、当該電子部品における少なく
とも一方の端面が支持プレートの表面にのぞむように装
填したのち、前記支持プレートの表面に、前記電子部品
の外径寸法よりも適宜寸法だけ小さい内径寸法のマスク
孔を備えたマスク板を装着して、次いで、支持プレート
に往復振動を付与した状態で、前記支持プレートの上面
に対してスパッタリングを施すことを特徴とする電子部
品における端子電極膜の形成方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP4203614A JPH0653097A (ja) | 1992-07-30 | 1992-07-30 | 電子部品における端子電極膜の形成方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP4203614A JPH0653097A (ja) | 1992-07-30 | 1992-07-30 | 電子部品における端子電極膜の形成方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH0653097A true JPH0653097A (ja) | 1994-02-25 |
Family
ID=16476963
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP4203614A Pending JPH0653097A (ja) | 1992-07-30 | 1992-07-30 | 電子部品における端子電極膜の形成方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH0653097A (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2021131275A1 (ja) * | 2019-12-25 | 2021-07-01 | 株式会社村田製作所 | セラミック電子部品の製造方法およびその製法に用いるマスクプレート |
-
1992
- 1992-07-30 JP JP4203614A patent/JPH0653097A/ja active Pending
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2021131275A1 (ja) * | 2019-12-25 | 2021-07-01 | 株式会社村田製作所 | セラミック電子部品の製造方法およびその製法に用いるマスクプレート |
JPWO2021131275A1 (ja) * | 2019-12-25 | 2021-07-01 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR970024132A (ko) | 회로장치와 그 제조방법(circuit device and method of fabricating same) | |
JPH04352309A (ja) | 積層セラミックコンデンサにおける端子電極の構造及び端子電極の形成方法 | |
JPH0680605B2 (ja) | 電子部品チップ保持治具および電子部品チップのメタライズ面への金属コーティング方法 | |
JPS60192304A (ja) | チツプ抵抗 | |
JPH0653097A (ja) | 電子部品における端子電極膜の形成方法 | |
JP2668375B2 (ja) | 回路部品の電極製造方法 | |
JPH03241813A (ja) | チップ型電子部品の外装方法 | |
JPH07254534A (ja) | 電子部品の外部電極形成方法 | |
JP2003282303A (ja) | チップ抵抗器 | |
JPS6175505A (ja) | チツプ型可変抵抗器用素子の製造方法 | |
JPH0519942Y2 (ja) | ||
JP2002299102A (ja) | チップ抵抗器 | |
JPH0147889B2 (ja) | ||
JPS6032357B2 (ja) | 容量素子の製造方法 | |
JPS644326B2 (ja) | ||
JPH06224340A (ja) | チップ型電子部品 | |
JPS61137304A (ja) | チツプ形可変抵抗器 | |
JPH01238091A (ja) | プリント基板 | |
JPH08102454A (ja) | セラミック電子部品の製造方法 | |
JPH0648905Y2 (ja) | 回路基板 | |
JPH01189194A (ja) | 混成集積回路スルーホール形成方法 | |
JPH0870230A (ja) | 圧電部品の製造方法 | |
JPH04277911A (ja) | 圧電部品及びその製造方法 | |
JPH11219846A (ja) | 表面実装部品とその製造方法 | |
JPH06224675A (ja) | 電子部品の製造方法 |