JPH04352309A - 積層セラミックコンデンサにおける端子電極の構造及び端子電極の形成方法 - Google Patents
積層セラミックコンデンサにおける端子電極の構造及び端子電極の形成方法Info
- Publication number
- JPH04352309A JPH04352309A JP3126104A JP12610491A JPH04352309A JP H04352309 A JPH04352309 A JP H04352309A JP 3126104 A JP3126104 A JP 3126104A JP 12610491 A JP12610491 A JP 12610491A JP H04352309 A JPH04352309 A JP H04352309A
- Authority
- JP
- Japan
- Prior art keywords
- electrode layer
- external electrode
- ceramic
- terminal electrode
- metal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000003985 ceramic capacitor Substances 0.000 title claims abstract description 16
- 238000000034 method Methods 0.000 title claims abstract description 15
- 239000000919 ceramic Substances 0.000 claims abstract description 68
- 238000004544 sputter deposition Methods 0.000 claims abstract description 36
- 229910052751 metal Inorganic materials 0.000 claims abstract description 33
- 239000002184 metal Substances 0.000 claims abstract description 33
- 229910000679 solder Inorganic materials 0.000 claims abstract description 11
- 238000010290 vacuum plasma spraying Methods 0.000 claims description 25
- 238000007738 vacuum evaporation Methods 0.000 claims description 19
- 239000010409 thin film Substances 0.000 abstract description 10
- 230000015572 biosynthetic process Effects 0.000 abstract 1
- 230000008020 evaporation Effects 0.000 abstract 1
- 238000001704 evaporation Methods 0.000 abstract 1
- 238000007750 plasma spraying Methods 0.000 abstract 1
- 239000003990 capacitor Substances 0.000 description 34
- PXHVJJICTQNCMI-UHFFFAOYSA-N Nickel Chemical compound [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 description 22
- 229910052759 nickel Inorganic materials 0.000 description 11
- 239000010408 film Substances 0.000 description 10
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 description 8
- VYZAMTAEIAYCRO-UHFFFAOYSA-N Chromium Chemical compound [Cr] VYZAMTAEIAYCRO-UHFFFAOYSA-N 0.000 description 6
- 229910052804 chromium Inorganic materials 0.000 description 6
- 239000011651 chromium Substances 0.000 description 6
- 238000001771 vacuum deposition Methods 0.000 description 6
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 4
- 229910052802 copper Inorganic materials 0.000 description 4
- 239000010949 copper Substances 0.000 description 4
- 238000007796 conventional method Methods 0.000 description 2
- 230000007423 decrease Effects 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 238000005530 etching Methods 0.000 description 2
- 238000005192 partition Methods 0.000 description 2
- 229910052709 silver Inorganic materials 0.000 description 2
- 239000004332 silver Substances 0.000 description 2
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 1
- 239000000853 adhesive Substances 0.000 description 1
- 230000001070 adhesive effect Effects 0.000 description 1
- 238000009792 diffusion process Methods 0.000 description 1
- 238000002474 experimental method Methods 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 238000007747 plating Methods 0.000 description 1
- 239000000758 substrate Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
- H01G4/00—Fixed capacitors; Processes of their manufacture
- H01G4/002—Details
- H01G4/228—Terminals
- H01G4/232—Terminals electrically connecting two or more layers of a stacked or rolled capacitor
- H01G4/2325—Terminals electrically connecting two or more layers of a stacked or rolled capacitor characterised by the material of the terminals
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
- H01G13/00—Apparatus specially adapted for manufacturing capacitors; Processes specially adapted for manufacturing capacitors not provided for in groups H01G4/00 - H01G11/00
- H01G13/006—Apparatus or processes for applying terminals
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
- Y10T29/00—Metal working
- Y10T29/43—Electric condenser making
- Y10T29/435—Solid dielectric type
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Ceramic Capacitors (AREA)
- Fixed Capacitors And Capacitor Manufacturing Machines (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【０００１】
【産業上の利用分野】本発明は、積層セラミックコンデ
ンサにおいて、薄膜で構成される端子電極の構造、並び
にその端子電極の形成方法に関する。
ンサにおいて、薄膜で構成される端子電極の構造、並び
にその端子電極の形成方法に関する。
【０００２】
【従来の技術】一般に、積層セラミックコンデンサは、
図１７及び図１８に示すような構造である。六面体であ
るセラミック製本体９１と、セラミック製本体９１を複
数のセラミック層状に区切る複数枚の内部電極９２と、
内部電極９２と導通すると共にセラミック製本体９１の
一対の側端面に設けた端子電極９３とを有する。
図１７及び図１８に示すような構造である。六面体であ
るセラミック製本体９１と、セラミック製本体９１を複
数のセラミック層状に区切る複数枚の内部電極９２と、
内部電極９２と導通すると共にセラミック製本体９１の
一対の側端面に設けた端子電極９３とを有する。
【０００３】このようなコンデンサにおいて、先行技術
として特開昭６０−２３６２０７号公報では、セラミッ
ク製本体９１の側端面に導電性ペーストを塗着すること
により形成した第１外部電極層９４と、第１外部電極層
９４の表面に半田付け可能な性質を有するニッケル又は
銅等の金属をスパッタリング、真空蒸着又はプラズマ溶
射することにより形成した第２外部電極層９５と、第２
外部電極層９５の表面に半田濡れ性を有する錫又は銀等
の金属をスパッタリング、真空蒸着又はプラズマ溶射す
ることにより形成した第２外部電極層９６との３層構造
で、端子電極９３を構成することを提案している。
として特開昭６０−２３６２０７号公報では、セラミッ
ク製本体９１の側端面に導電性ペーストを塗着すること
により形成した第１外部電極層９４と、第１外部電極層
９４の表面に半田付け可能な性質を有するニッケル又は
銅等の金属をスパッタリング、真空蒸着又はプラズマ溶
射することにより形成した第２外部電極層９５と、第２
外部電極層９５の表面に半田濡れ性を有する錫又は銀等
の金属をスパッタリング、真空蒸着又はプラズマ溶射す
ることにより形成した第２外部電極層９６との３層構造
で、端子電極９３を構成することを提案している。
【０００４】
【発明が解決しようとする課題】しかしながら、導電性
ペーストを塗着することによって第１外部電極層９４を
形成すると、電極層９４の厚さが相当厚くなると共に、
厚さにバラ付きが生ずる。このため、コンデンサの長さ
寸法Ｌが大きくなり、寸法Ｌの精度も低くなる。更に、
側端面以外の４面にも電極層９４を設けてあるので、高
さ寸法Ｈと幅寸法Ｗも大きくなり、これらの寸法精度も
低下する。これがため、上記先行技術に開示のコンデン
サは、厚い第１外部電極層９４を有する端子電極９３が
総じて厚膜になり、コンデンサ全体の寸法にもバラ付き
が生じ、寸法精度が低い。
ペーストを塗着することによって第１外部電極層９４を
形成すると、電極層９４の厚さが相当厚くなると共に、
厚さにバラ付きが生ずる。このため、コンデンサの長さ
寸法Ｌが大きくなり、寸法Ｌの精度も低くなる。更に、
側端面以外の４面にも電極層９４を設けてあるので、高
さ寸法Ｈと幅寸法Ｗも大きくなり、これらの寸法精度も
低下する。これがため、上記先行技術に開示のコンデン
サは、厚い第１外部電極層９４を有する端子電極９３が
総じて厚膜になり、コンデンサ全体の寸法にもバラ付き
が生じ、寸法精度が低い。
【０００５】従って、本発明の目的は、前記先行技術に
開示するコンデンサに見られる問題点を解決する、積層
セラミックコンデンサにおける端子電極の構造を提供す
ることにある。併せて、本発明の別の目的は、上記問題
点を解決する積層セラミックコンデンサにおける端子電
極の形成方法を提供することにある。
開示するコンデンサに見られる問題点を解決する、積層
セラミックコンデンサにおける端子電極の構造を提供す
ることにある。併せて、本発明の別の目的は、上記問題
点を解決する積層セラミックコンデンサにおける端子電
極の形成方法を提供することにある。
【０００６】
【課題を解決するための手段】前記目的を達成するため
に、本発明者らは、スパッタリング、真空蒸着又はプラ
ズマ溶射によって金属をセラミック表面に直接付着させ
ることに関して種々実験を重ねた結果、スパッタリング
、真空蒸着又はプラズマ溶射によってニッケル又は銅等
の半田付け可能な性質を有する金属をセラミック表面に
最初に付着させた場合は、セラミック表面に対する当該
金属膜の密着強度が相当低く、金属膜がセラミック表面
から容易に剥離する現象を発見した。
に、本発明者らは、スパッタリング、真空蒸着又はプラ
ズマ溶射によって金属をセラミック表面に直接付着させ
ることに関して種々実験を重ねた結果、スパッタリング
、真空蒸着又はプラズマ溶射によってニッケル又は銅等
の半田付け可能な性質を有する金属をセラミック表面に
最初に付着させた場合は、セラミック表面に対する当該
金属膜の密着強度が相当低く、金属膜がセラミック表面
から容易に剥離する現象を発見した。
【０００７】更に、本発明者らは、まずスパッタリング
、真空蒸着又はプラズマ溶射によってセラミックに対す
る密着強度の良いクロム等の金属をセラミック表面に形
成し、次にスパッタリング、真空蒸着又はプラズマ溶射
によってニッケル又は銅等の半田付け可能な性質を有す
る金属を付着させた場合には、金属膜の剥離を確実に防
止できることを見出し、本発明を完成するに至った。
、真空蒸着又はプラズマ溶射によってセラミックに対す
る密着強度の良いクロム等の金属をセラミック表面に形
成し、次にスパッタリング、真空蒸着又はプラズマ溶射
によってニッケル又は銅等の半田付け可能な性質を有す
る金属を付着させた場合には、金属膜の剥離を確実に防
止できることを見出し、本発明を完成するに至った。
【０００８】即ち、本発明の積層セラミックコンデンサ
における端子電極の構造は、セラミック製本体の側端面
と側端面に連続する４面のうちの少なくとも１面とに、
スパッタリング、真空蒸着又はプラズマ溶射によって、
セラミックとの密着強度を持つ性質を有する金属からな
る第１外部電極層と、半田付け可能な性質を有する金属
からなる第２外部電極層と、半田濡れ性を有する金属か
らなる第３外部電極層との３層構造で構成される端子電
極を設けてなることを特徴とする。
における端子電極の構造は、セラミック製本体の側端面
と側端面に連続する４面のうちの少なくとも１面とに、
スパッタリング、真空蒸着又はプラズマ溶射によって、
セラミックとの密着強度を持つ性質を有する金属からな
る第１外部電極層と、半田付け可能な性質を有する金属
からなる第２外部電極層と、半田濡れ性を有する金属か
らなる第３外部電極層との３層構造で構成される端子電
極を設けてなることを特徴とする。
【０００９】又、本発明の積層セラミックコンデンサに
おける端子電極の形成方法は、セラミック製本体の側端
面と側端面に連続する４面のうちの少なくとも１面とが
露出するような形状を有する治具にセラミック製本体を
収容し、この状態で、セラミック製本体の露出面にスパ
ッタリング、真空蒸着又はプラズマ溶射にてセラミック
との密着強度を持つ性質を有する金属からなる第１外部
電極層を形成し、次いで、第１外部電極層の表面にスパ
ッタリング、真空蒸着又はプラズマ溶射にて半田付け可
能な性質を有する金属からなる第２外部電極層を形成し
、更に、第２外部電極層の表面にスパッタリング、真空
蒸着又はプラズマ溶射にて半田濡れ性を有する金属から
なる第３外部電極層を形成することを特徴とする。
おける端子電極の形成方法は、セラミック製本体の側端
面と側端面に連続する４面のうちの少なくとも１面とが
露出するような形状を有する治具にセラミック製本体を
収容し、この状態で、セラミック製本体の露出面にスパ
ッタリング、真空蒸着又はプラズマ溶射にてセラミック
との密着強度を持つ性質を有する金属からなる第１外部
電極層を形成し、次いで、第１外部電極層の表面にスパ
ッタリング、真空蒸着又はプラズマ溶射にて半田付け可
能な性質を有する金属からなる第２外部電極層を形成し
、更に、第２外部電極層の表面にスパッタリング、真空
蒸着又はプラズマ溶射にて半田濡れ性を有する金属から
なる第３外部電極層を形成することを特徴とする。
【００１０】本発明の端子電極の構造においては、端子
電極を構成する第１外部電極層を導電性ペーストの塗着
により形成するのではなく、セラミックに対する密着強
度が大きい金属（クロム等）のスパッタリング、真空蒸
着又はプラズマ溶射にて形成するものである。第１外部
電極層上に順に設ける第２及び第３外部電極層もスパッ
タリング、真空蒸着又はプラズマ溶射にて形成する。ス
パッタリング、真空蒸着又はプラズマ溶射にて形成した
金属皮膜の厚さは１μｍ以下と極めて薄いので、端子電
極を３層構造としても、端子電極の厚さは数μｍ以下（
１〜３μｍ程度）になる。従って、前記先行技術のよう
に端子電極を構成する第１外部電極層を導電性ペースト
で形成する場合よりも、端子電極が格段に薄膜になる。
電極を構成する第１外部電極層を導電性ペーストの塗着
により形成するのではなく、セラミックに対する密着強
度が大きい金属（クロム等）のスパッタリング、真空蒸
着又はプラズマ溶射にて形成するものである。第１外部
電極層上に順に設ける第２及び第３外部電極層もスパッ
タリング、真空蒸着又はプラズマ溶射にて形成する。ス
パッタリング、真空蒸着又はプラズマ溶射にて形成した
金属皮膜の厚さは１μｍ以下と極めて薄いので、端子電
極を３層構造としても、端子電極の厚さは数μｍ以下（
１〜３μｍ程度）になる。従って、前記先行技術のよう
に端子電極を構成する第１外部電極層を導電性ペースト
で形成する場合よりも、端子電極が格段に薄膜になる。
【００１１】更にこの利点に加えて、３層構造の端子電
極をセラミック製本体の一対の側端面だけでなく、側端
面に連続する４面のうちの少なくとも１面にも設けるの
で、端子電極を構成する最外層である第３外部電極層が
半田濡れ性を有することと相まって、コンデンサを基板
に実装する時に、前記先行技術に示すような厚膜構造の
端子電極を有するコンデンサに用いる通常のランドと同
じ形状のランドを使用することができる。従って、薄膜
の端子電極を設けたコンデンサは、厚膜の端子電極を設
けた従来のコンデンサと比べて、実用上何ら遜色はない
。因みに、薄膜の端子電極を側端面だけに設けた場合は
、基板実装時に特殊形状のランドを必要とする。
極をセラミック製本体の一対の側端面だけでなく、側端
面に連続する４面のうちの少なくとも１面にも設けるの
で、端子電極を構成する最外層である第３外部電極層が
半田濡れ性を有することと相まって、コンデンサを基板
に実装する時に、前記先行技術に示すような厚膜構造の
端子電極を有するコンデンサに用いる通常のランドと同
じ形状のランドを使用することができる。従って、薄膜
の端子電極を設けたコンデンサは、厚膜の端子電極を設
けた従来のコンデンサと比べて、実用上何ら遜色はない
。因みに、薄膜の端子電極を側端面だけに設けた場合は
、基板実装時に特殊形状のランドを必要とする。
【００１２】又、本発明の端子電極の形成方法では、前
記先行技術に記載してあるように、スパッタリング、真
空蒸着又はプラズマ溶射によって第２及び第３外部電極
層をセラミック製本体の全面に形成した後、第２及び第
３外部電極層のうち不必要な部分をエッチング処理によ
って除去する従来の端子電極の形成方法に比べて、セラ
ミック製本体の全面のうち端子電極を形成する部分のみ
に対してスパッタリング、真空蒸着又はプラズマ溶射を
行うから、端子電極の形成が極めて容易であり、端子電
極の製作コストを低減できる。
記先行技術に記載してあるように、スパッタリング、真
空蒸着又はプラズマ溶射によって第２及び第３外部電極
層をセラミック製本体の全面に形成した後、第２及び第
３外部電極層のうち不必要な部分をエッチング処理によ
って除去する従来の端子電極の形成方法に比べて、セラ
ミック製本体の全面のうち端子電極を形成する部分のみ
に対してスパッタリング、真空蒸着又はプラズマ溶射を
行うから、端子電極の形成が極めて容易であり、端子電
極の製作コストを低減できる。
【００１３】
【実施例】以下、本発明の積層セラミックコンデンサに
おける端子電極の構造、並びに端子電極の形成方法を実
施例に基づいて説明する。図１及び図２に示すコンデン
サは、六面体のセラミック製本体１１と、セラミック製
本体１１をセラミック層状に仕切る複数枚の内部電極１
２と、内部電極１２に導通する薄膜の端子電極１３とを
有する。端子電極１３は、この実施例では、セラミック
製本体１１の一対の側端面と、側端面に連続する４面の
うちの１面（図面では便宜上、上面とする）との３面に
設けてある。図１からも分かるように、上面の端子電極
は、上面の側端面寄りの部分のみに設けられており、側
端面の端子電極と電気的に連続する。
おける端子電極の構造、並びに端子電極の形成方法を実
施例に基づいて説明する。図１及び図２に示すコンデン
サは、六面体のセラミック製本体１１と、セラミック製
本体１１をセラミック層状に仕切る複数枚の内部電極１
２と、内部電極１２に導通する薄膜の端子電極１３とを
有する。端子電極１３は、この実施例では、セラミック
製本体１１の一対の側端面と、側端面に連続する４面の
うちの１面（図面では便宜上、上面とする）との３面に
設けてある。図１からも分かるように、上面の端子電極
は、上面の側端面寄りの部分のみに設けられており、側
端面の端子電極と電気的に連続する。
【００１４】図２において、端子電極１３は第１外部電
極層１４、第２外部電極層１５、第３外部電極層１６の
３層構造であり、端子電極１３の厚さは数μｍ（１〜３
μｍ程度）である。但し、図２では３層構造を明瞭にす
るために各外部電極層を拡大して示してある。次に、上
記コンデンサの端子電極１３の形成方法について説明す
る。この端子電極１３を形成するには、図３に示す如き
治具２０を使用する。治具２０は、石英ガラス等の適宜
材料からなり、セラミック製本体１１を収容する複数の
長尺溝部２１を有する。又、各長尺溝部２１には適当な
高さの一条凸部２２が形成されている。この治具２０の
各長尺溝部２１に、セラミック製本体１１の一方の側端
面が上向きになるようにセラミック製本体１１を収容す
る。この時の状態は、図４から、セラミック製本体１１
の一方の側端面と上面の一部分のみが治具２０から露出
する。
極層１４、第２外部電極層１５、第３外部電極層１６の
３層構造であり、端子電極１３の厚さは数μｍ（１〜３
μｍ程度）である。但し、図２では３層構造を明瞭にす
るために各外部電極層を拡大して示してある。次に、上
記コンデンサの端子電極１３の形成方法について説明す
る。この端子電極１３を形成するには、図３に示す如き
治具２０を使用する。治具２０は、石英ガラス等の適宜
材料からなり、セラミック製本体１１を収容する複数の
長尺溝部２１を有する。又、各長尺溝部２１には適当な
高さの一条凸部２２が形成されている。この治具２０の
各長尺溝部２１に、セラミック製本体１１の一方の側端
面が上向きになるようにセラミック製本体１１を収容す
る。この時の状態は、図４から、セラミック製本体１１
の一方の側端面と上面の一部分のみが治具２０から露出
する。
【００１５】この状態で、治具２０を従来公知のスパッ
タリング装置に入れて、まずクロム等のようにセラミッ
クに対する密着強度の高い金属のスパッタリングを行う
ことにより、各セラミック製本体１１の側端面と上面の
一部分に、第１外部電極層１４を形成する。次いで、同
じスパッタリング装置にて、半田付け可能な性質を有す
るニッケルのスパッタリングを行うことにより、第１外
部電極層１４の表面にニッケルからなる第２外部電極層
１５を形成する。更に、同装置で、半田濡れ性を有する
錫のスパッタリングを行うことにより、第２外部電極層
１５の表面に錫からなる第３外部電極層１６を形成する
。
タリング装置に入れて、まずクロム等のようにセラミッ
クに対する密着強度の高い金属のスパッタリングを行う
ことにより、各セラミック製本体１１の側端面と上面の
一部分に、第１外部電極層１４を形成する。次いで、同
じスパッタリング装置にて、半田付け可能な性質を有す
るニッケルのスパッタリングを行うことにより、第１外
部電極層１４の表面にニッケルからなる第２外部電極層
１５を形成する。更に、同装置で、半田濡れ性を有する
錫のスパッタリングを行うことにより、第２外部電極層
１５の表面に錫からなる第３外部電極層１６を形成する
。
【００１６】これにより、セラミック製本体１１の一方
の側端面と上面の一部分に、セラミック製本体１１に対
して密着強度の高いクロム等の金属からなる第１外部電
極層１４と、半田付け可能な性質を有するニッケルから
なる第２外部電極層１５と、半田濡れ性の良好な錫から
なる第３外部電極層１６とで構成される３層構造の薄膜
の端子電極１３を形成することができる。
の側端面と上面の一部分に、セラミック製本体１１に対
して密着強度の高いクロム等の金属からなる第１外部電
極層１４と、半田付け可能な性質を有するニッケルから
なる第２外部電極層１５と、半田濡れ性の良好な錫から
なる第３外部電極層１６とで構成される３層構造の薄膜
の端子電極１３を形成することができる。
【００１７】その後、セラミック製本体１１を裏返して
治具２０に再度収容し、セラミック製本体１１の他方の
側端面と上面の一部分を治具２０から露出させる。そし
て、前記と同様に３回に渡ってスパッタリングを行うこ
とにより、他方の側端面と上面の一部分に、クロム等の
金属からなる第１外部電極層１４と、ニッケルからなる
第２外部電極層１５と、錫からなる第３外部電極層１６
とで構成される３層構造の薄膜の端子電極１３を形成す
る。
治具２０に再度収容し、セラミック製本体１１の他方の
側端面と上面の一部分を治具２０から露出させる。そし
て、前記と同様に３回に渡ってスパッタリングを行うこ
とにより、他方の側端面と上面の一部分に、クロム等の
金属からなる第１外部電極層１４と、ニッケルからなる
第２外部電極層１５と、錫からなる第３外部電極層１６
とで構成される３層構造の薄膜の端子電極１３を形成す
る。
【００１８】図５と図６は、セラミック製本体３１の側
端面と側端面に連続する４面のうちの２面（上面と下面
）との４面に端子電極３３を設けたコンデンサを示す。 先の実施例と同様に、セラミック製本体３１内には内部
電極３２が形成されている。端子電極３３も同様に、第
１外部電極層３４、第２外部電極層３５、第３外部電極
層３６で構成される３層構造である。
端面と側端面に連続する４面のうちの２面（上面と下面
）との４面に端子電極３３を設けたコンデンサを示す。 先の実施例と同様に、セラミック製本体３１内には内部
電極３２が形成されている。端子電極３３も同様に、第
１外部電極層３４、第２外部電極層３５、第３外部電極
層３６で構成される３層構造である。
【００１９】このコンデンサの端子電極の形成方法に使
用する治具を図７に示す。図７の治具４０は同じ形状の
長尺溝部４１を有し、前記と同様に、端子電極を形成す
る面が露出するように各長尺溝部４１にセラミック製本
体３１を収容する（図８参照）。その後、治具４０をス
パッタリング装置に入れて、先述したように３回のスパ
ッタリングを行って、一方の側端面及び上面と下面の一
部分に、クロム等の金属からなる第１外部電極層３４と
、ニッケルからなる第２外部電極層３５と、錫からなる
第３外部電極層３６とで構成される３層構造の端子電極
３３を形成する。次に、セラミック製本体３１を裏返し
て同じことを行い、他方の側端面及び上面と下面の一部
分に３層構造の端子電極３３を形成する。
用する治具を図７に示す。図７の治具４０は同じ形状の
長尺溝部４１を有し、前記と同様に、端子電極を形成す
る面が露出するように各長尺溝部４１にセラミック製本
体３１を収容する（図８参照）。その後、治具４０をス
パッタリング装置に入れて、先述したように３回のスパ
ッタリングを行って、一方の側端面及び上面と下面の一
部分に、クロム等の金属からなる第１外部電極層３４と
、ニッケルからなる第２外部電極層３５と、錫からなる
第３外部電極層３６とで構成される３層構造の端子電極
３３を形成する。次に、セラミック製本体３１を裏返し
て同じことを行い、他方の側端面及び上面と下面の一部
分に３層構造の端子電極３３を形成する。
【００２０】図９と図１０に示すコンデンサは、セラミ
ック製本体５１の側端面、上面、下面、及び右側面の５
面に端子電極５３を設けたものである。このコンデンサ
も、セラミック製本体５１と、内部電極５２と、３層構
造の端子電極５３とを有し、端子電極５３は第１外部電
極層５４、第２外部電極層５５、第３外部電極層５６で
構成される。
ック製本体５１の側端面、上面、下面、及び右側面の５
面に端子電極５３を設けたものである。このコンデンサ
も、セラミック製本体５１と、内部電極５２と、３層構
造の端子電極５３とを有し、端子電極５３は第１外部電
極層５４、第２外部電極層５５、第３外部電極層５６で
構成される。
【００２１】この形状の端子電極５３を形成するには、
図１１に示すように、多数の穴部６１を設けた治具６０
を用いる。前記と同様に、各穴部６１にセラミック製本
体５１を収容した治具６０（図１２参照）をスパッタリ
ング装置に入れ、３回のスパッタリングによって３層構
造の端子電極５３をセラミック製本体５１の５面に形成
する。
図１１に示すように、多数の穴部６１を設けた治具６０
を用いる。前記と同様に、各穴部６１にセラミック製本
体５１を収容した治具６０（図１２参照）をスパッタリ
ング装置に入れ、３回のスパッタリングによって３層構
造の端子電極５３をセラミック製本体５１の５面に形成
する。
【００２２】更に、六面体のセラミック製本体の六面全
部に端子電極を設けたコンデンサを図１３と図１４に示
す。このコンデンサでは、内部電極７２を設けたセラミ
ック製本体７１の側端面、上面、下面、及び左右側面に
、第１外部電極層７４、第２外部電極層７５、第３外部
電極層７６で構成される３層構造の端子電極７３を形成
してある。
部に端子電極を設けたコンデンサを図１３と図１４に示
す。このコンデンサでは、内部電極７２を設けたセラミ
ック製本体７１の側端面、上面、下面、及び左右側面に
、第１外部電極層７４、第２外部電極層７５、第３外部
電極層７６で構成される３層構造の端子電極７３を形成
してある。
【００２３】この端子電極７３を形成する際に使用する
治具を図１５に示す。この治具８０は多数の矩形穴部８
１を設けた単純な構造であり、各穴部８１にセラミック
製本体７１を挿入した状態を図１６に示す。同様に、こ
の状態で、治具８０をスパッタリング装置に入れてスパ
ッタリングを行い、セラミック製本体７１の全ての面に
３層構造の端子電極７３を形成する。
治具を図１５に示す。この治具８０は多数の矩形穴部８
１を設けた単純な構造であり、各穴部８１にセラミック
製本体７１を挿入した状態を図１６に示す。同様に、こ
の状態で、治具８０をスパッタリング装置に入れてスパ
ッタリングを行い、セラミック製本体７１の全ての面に
３層構造の端子電極７３を形成する。
【００２４】なお、上記各実施例では、第１〜第３外部
電極層をスパッタリングによって形成したが、真空蒸着
又はプラズマ溶射によって形成してもよいことは言うま
でもない。又、第２外部電極層を、ニッケルに代えて、
ニッケルと同様に半田付け可能な性質を有する銅等の他
の金属で、第３外部電極層を、錫に代えて、錫と同様に
半田濡れ性を有する銀等の他の金属で構成してもよい。
電極層をスパッタリングによって形成したが、真空蒸着
又はプラズマ溶射によって形成してもよいことは言うま
でもない。又、第２外部電極層を、ニッケルに代えて、
ニッケルと同様に半田付け可能な性質を有する銅等の他
の金属で、第３外部電極層を、錫に代えて、錫と同様に
半田濡れ性を有する銀等の他の金属で構成してもよい。
【００２５】
【発明の効果】以上説明したように、本発明の積層セラ
ミックコンデンサにおける端子電極の構造は、セラミッ
ク製本体の一対の側端面と、側端面に連続する４面のう
ちの少なくとも１面とに、スパッタリング、真空蒸着又
はプラズマ溶射にて第１〜第３外部電極層からなる３層
構造の端子電極を設けたから、下記の効果を有する。 （１）薄膜の端子電極を構成する最外層が半田濡れ性を
有するため、コンデンサを基板に実装する時に、厚膜の
端子電極を有する従来のコンデンサに使用する通常のラ
ンドと同じ形状のランドを使用することができ、特殊形
状のランドを必要としない。 （２）端子電極を構成する第１〜第３外部電極層を全て
スパッタリング、真空蒸着又はプラズマ溶射によって形
成するので、第１外部電極層を導電性ペーストで形成す
る従来のコンデンサにおける端子電極に比べて、端子電
極は数μｍ程度になり、相当な薄膜である。 （３）端子電極が薄膜であるために、厚膜の端子電極よ
りも、端子電極の厚さ寸法のバラ付きを相当抑制するこ
とができる。従って、コンデンサ全体（長さ、高さ、幅
）の寸法精度が高くなる。
ミックコンデンサにおける端子電極の構造は、セラミッ
ク製本体の一対の側端面と、側端面に連続する４面のう
ちの少なくとも１面とに、スパッタリング、真空蒸着又
はプラズマ溶射にて第１〜第３外部電極層からなる３層
構造の端子電極を設けたから、下記の効果を有する。 （１）薄膜の端子電極を構成する最外層が半田濡れ性を
有するため、コンデンサを基板に実装する時に、厚膜の
端子電極を有する従来のコンデンサに使用する通常のラ
ンドと同じ形状のランドを使用することができ、特殊形
状のランドを必要としない。 （２）端子電極を構成する第１〜第３外部電極層を全て
スパッタリング、真空蒸着又はプラズマ溶射によって形
成するので、第１外部電極層を導電性ペーストで形成す
る従来のコンデンサにおける端子電極に比べて、端子電
極は数μｍ程度になり、相当な薄膜である。 （３）端子電極が薄膜であるために、厚膜の端子電極よ
りも、端子電極の厚さ寸法のバラ付きを相当抑制するこ
とができる。従って、コンデンサ全体（長さ、高さ、幅
）の寸法精度が高くなる。
【００２６】又、本発明の積層セラミックコンデンサに
おける端子電極の形成方法は、端子電極を形成する面（
セラミック製本体の一対の側端面と側端面に連続する４
面のうちの少なくとも１面）のみを露出するような形状
を有する治具を使用して、スパッタリング、真空蒸着又
はプラズマ溶射を行うから、次の効果を有する。 （４）セラミック製本体の全面に端子電極を形成した後
に不要部分の電極をエッチング処理によって除去する従
来の方法に比較して、当初から必要部分のみに端子電極
を形成するため、端子電極の形成が極めて容易であり、
低コストで端子電極を形成できる。 （５）端子電極を構成する第１〜第３外部電極層を全て
スパッタリング、真空蒸着又はプラズマ溶射によって形
成するので、従来の厚膜の端子電極のようなセラミック
製本体へのフリット拡散がなく、端子電極近傍のセラミ
ック強度が非常に強い。 （６）端子電極を構成する第１〜第３外部電極層を全て
スパッタリング、真空蒸着又はプラズマ溶射によって形
成するので、従来のメッキ品のようにメッキ液の影響を
受けることがないため、セラミック製本体の強度が低下
しない。
おける端子電極の形成方法は、端子電極を形成する面（
セラミック製本体の一対の側端面と側端面に連続する４
面のうちの少なくとも１面）のみを露出するような形状
を有する治具を使用して、スパッタリング、真空蒸着又
はプラズマ溶射を行うから、次の効果を有する。 （４）セラミック製本体の全面に端子電極を形成した後
に不要部分の電極をエッチング処理によって除去する従
来の方法に比較して、当初から必要部分のみに端子電極
を形成するため、端子電極の形成が極めて容易であり、
低コストで端子電極を形成できる。 （５）端子電極を構成する第１〜第３外部電極層を全て
スパッタリング、真空蒸着又はプラズマ溶射によって形
成するので、従来の厚膜の端子電極のようなセラミック
製本体へのフリット拡散がなく、端子電極近傍のセラミ
ック強度が非常に強い。 （６）端子電極を構成する第１〜第３外部電極層を全て
スパッタリング、真空蒸着又はプラズマ溶射によって形
成するので、従来のメッキ品のようにメッキ液の影響を
受けることがないため、セラミック製本体の強度が低下
しない。
【図１】本発明の一実施例に係る、側端面と上面に端子
電極を設けたコンデンサの斜視図である。
電極を設けたコンデンサの斜視図である。
【図２】図１のコンデンサの線Ａ−Ａにおける断面図で
ある。
ある。
【図３】図１のコンデンサにおける端子電極を形成する
際に用いる治具の斜視図である。
際に用いる治具の斜視図である。
【図４】図３の治具の各長尺溝部にセラミック製本体を
入れた時の状態を示す線Ｂ−Ｂにおける断面図である。
入れた時の状態を示す線Ｂ−Ｂにおける断面図である。
【図５】本発明の一実施例に係る、側端面と上面と下面
に端子電極を設けたコンデンサの斜視図である。
に端子電極を設けたコンデンサの斜視図である。
【図６】図５のコンデンサの線Ｃ−Ｃにおける断面図で
ある。
ある。
【図７】図５のコンデンサにおける端子電極を形成する
際に用いる治具の斜視図である。
際に用いる治具の斜視図である。
【図８】図７の治具の各長尺溝部にセラミック製本体を
入れた時の状態を示す線Ｄ−Ｄにおける断面図である。
入れた時の状態を示す線Ｄ−Ｄにおける断面図である。
【図９】本発明の一実施例に係る、側端面、上面、下面
、及び右側面に端子電極を設けたコンデンサの斜視図で
ある。
、及び右側面に端子電極を設けたコンデンサの斜視図で
ある。
【図１０】図９のコンデンサの線Ｅ−Ｅにおける断面図
である。
である。
【図１１】図９のコンデンサにおける端子電極を形成す
る際に用いる治具の斜視図である。
る際に用いる治具の斜視図である。
【図１２】図１１の治具の各穴部にセラミック製本体を
入れた時の状態を示す線Ｆ−Ｆにおける断面図である。
入れた時の状態を示す線Ｆ−Ｆにおける断面図である。
【図１３】本発明の一実施例に係る、側端面、上面、下
面、及び左右側面に端子電極を設けたコンデンサの斜視
図である。
面、及び左右側面に端子電極を設けたコンデンサの斜視
図である。
【図１４】図１３のコンデンサの線Ｇ−Ｇにおける断面
図である。
図である。
【図１５】図１３のコンデンサにおける端子電極を形成
する際に用いる治具の斜視図である。
する際に用いる治具の斜視図である。
【図１６】図１５の治具の各穴部にセラミック製本体を
入れた時の状態を示す線Ｈ−Ｈにおける断面図である。
入れた時の状態を示す線Ｈ−Ｈにおける断面図である。
【図１７】従来の積層セラミックコンデンサの斜視図で
ある。
ある。
【図１８】図１７のコンデンサの線Ｉ−Ｉにおける断面
図である。
図である。
１１、３１、５１、７１ セラミック製本体１２、３
２、５２、７２ 内部電極 １３、３３、５３、７３ 端子電極 １４、３４、５４、７４ 第１外部電極層１５、３５
、５５、７５ 第２外部電極層１６、３６、５６、７
６ 第３外部電極層２０、４０、６０、８０ 治具
２、５２、７２ 内部電極 １３、３３、５３、７３ 端子電極 １４、３４、５４、７４ 第１外部電極層１５、３５
、５５、７５ 第２外部電極層１６、３６、５６、７
６ 第３外部電極層２０、４０、６０、８０ 治具
Claims (2)
- 【請求項１】セラミック製本体の内部に複数枚の内部電
極を形成し、セラミック製本体の一対の側端面に、内部
電極に導通する端子電極を設けた積層セラミックコンデ
ンサにおいて、セラミック製本体の側端面と側端面に連
続する４面のうちの少なくとも１面とに、スパッタリン
グ、真空蒸着又はプラズマ溶射によって、セラミックと
の密着強度を持つ性質を有する金属からなる第１外部電
極層と、半田付け可能な性質を有する金属からなる第２
外部電極層と、半田濡れ性を有する金属からなる第３外
部電極層との３層構造で構成される端子電極を設けてな
ることを特徴とする積層セラミックコンデンサにおける
端子電極の構造。 - 【請求項２】セラミック製本体の内部に複数枚の内部電
極を形成し、セラミック製本体の一対の側端面に、内部
電極に導通する端子電極を設けるにおいて、セラミック
製本体の側端面と側端面に連続する４面のうちの少なく
とも１面とが露出するような形状を有する治具にセラミ
ック製本体を収容し、この状態で、セラミック製本体の
露出面にスパッタリング、真空蒸着又はプラズマ溶射に
てセラミックとの密着強度を持つ性質を有する金属から
なる第１外部電極層を形成し、次いで、第１外部電極層
の表面にスパッタリング、真空蒸着又はプラズマ溶射に
て半田付け可能な性質を有する金属からなる第２外部電
極層を形成し、更に、第２外部電極層の表面にスパッタ
リング、真空蒸着又はプラズマ溶射にて半田濡れ性を有
する金属からなる第３外部電極層を形成することを特徴
とする積層セラミックコンデンサにおける端子電極の形
成方法。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3126104A JPH04352309A (ja) | 1991-05-29 | 1991-05-29 | 積層セラミックコンデンサにおける端子電極の構造及び端子電極の形成方法 |
| US07/872,804 US5251094A (en) | 1991-05-29 | 1992-04-23 | Terminal electrodes for multilayer ceramic capacitor and method of manufacture thereof |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3126104A JPH04352309A (ja) | 1991-05-29 | 1991-05-29 | 積層セラミックコンデンサにおける端子電極の構造及び端子電極の形成方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH04352309A true JPH04352309A (ja) | 1992-12-07 |
Family
ID=14926717
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3126104A Pending JPH04352309A (ja) | 1991-05-29 | 1991-05-29 | 積層セラミックコンデンサにおける端子電極の構造及び端子電極の形成方法 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US5251094A (ja) |
| JP (1) | JPH04352309A (ja) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6254715B1 (en) | 1999-03-22 | 2001-07-03 | Tdk Corporation | Process for production of electronic component having terminal electrode |
| CN104952620A (zh) * | 2014-03-31 | 2015-09-30 | 株式会社村田制作所 | 层叠陶瓷电子部件 |
| US20190019624A1 (en) * | 2017-07-11 | 2019-01-17 | Samsung Electro-Mechanics Co., Ltd. | Multilayer ceramic capacitor and method of manufacturing the same |
| JP2020013846A (ja) * | 2018-07-17 | 2020-01-23 | 太陽誘電株式会社 | 積層セラミック電子部品 |
| JP2020021930A (ja) * | 2018-07-24 | 2020-02-06 | Tdk株式会社 | 積層セラミック電子部品 |
Families Citing this family (24)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3121119B2 (ja) * | 1992-06-16 | 2000-12-25 | ローム株式会社 | 積層セラミックコンデンサの外部電極の形成方法 |
| JPH06173081A (ja) * | 1992-12-03 | 1994-06-21 | Murata Mfg Co Ltd | 電子部品 |
| US5406164A (en) * | 1993-06-10 | 1995-04-11 | Brother Kogyo Kabushiki Kaisha | Multilayer piezoelectric element |
| JP3031268B2 (ja) * | 1996-11-20 | 2000-04-10 | 株式会社村田製作所 | 磁器コンデンサ |
| JP3330836B2 (ja) * | 1997-01-22 | 2002-09-30 | 太陽誘電株式会社 | 積層電子部品の製造方法 |
| GB9814317D0 (en) * | 1997-07-23 | 1998-09-02 | Murata Manufacturing Co | Ceramic electronic part and method for producing the same |
| JP2000223359A (ja) * | 1999-01-29 | 2000-08-11 | Murata Mfg Co Ltd | セラミック電子部品 |
| JP2001185437A (ja) * | 1999-12-24 | 2001-07-06 | Taiyo Yuden Co Ltd | 積層セラミックコンデンサ |
| JP4158338B2 (ja) * | 2000-06-06 | 2008-10-01 | 株式会社デンソー | インジェクタ用圧電体素子 |
| US6960366B2 (en) * | 2002-04-15 | 2005-11-01 | Avx Corporation | Plated terminations |
| US7152291B2 (en) * | 2002-04-15 | 2006-12-26 | Avx Corporation | Method for forming plated terminations |
| US6982863B2 (en) * | 2002-04-15 | 2006-01-03 | Avx Corporation | Component formation via plating technology |
| US7177137B2 (en) * | 2002-04-15 | 2007-02-13 | Avx Corporation | Plated terminations |
| TWI260657B (en) * | 2002-04-15 | 2006-08-21 | Avx Corp | Plated terminations |
| US7576968B2 (en) * | 2002-04-15 | 2009-08-18 | Avx Corporation | Plated terminations and method of forming using electrolytic plating |
| US7463474B2 (en) * | 2002-04-15 | 2008-12-09 | Avx Corporation | System and method of plating ball grid array and isolation features for electronic components |
| FR2886449B1 (fr) * | 2005-05-25 | 2010-08-27 | Tpc | Condensateur film multicouche presentant une bonne soudabilite et procede de fabrication d'un tel condensateur |
| KR101422926B1 (ko) * | 2012-10-26 | 2014-07-23 | 삼성전기주식회사 | 적층 칩 전자부품 및 그 실장 기판 |
| DE102013102278A1 (de) * | 2013-03-07 | 2014-09-11 | Epcos Ag | Kondensatoranordnung |
| KR102037264B1 (ko) * | 2014-12-15 | 2019-10-29 | 삼성전기주식회사 | 기판 내장용 소자, 그 제조 방법 및 소자 내장 인쇄회로기판 |
| JP2016181597A (ja) | 2015-03-24 | 2016-10-13 | 太陽誘電株式会社 | 積層セラミックコンデンサ |
| KR101884392B1 (ko) * | 2015-03-30 | 2018-08-02 | 다이요 유덴 가부시키가이샤 | 적층 세라믹 콘덴서 |
| JP6632808B2 (ja) | 2015-03-30 | 2020-01-22 | 太陽誘電株式会社 | 積層セラミックコンデンサ |
| JP6702296B2 (ja) * | 2017-12-08 | 2020-06-03 | 株式会社村田製作所 | 電子部品 |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4584629A (en) * | 1984-07-23 | 1986-04-22 | Avx Corporation | Method of making ceramic capacitor and resulting article |
| US4811162A (en) * | 1987-04-27 | 1989-03-07 | Engelhard Corporation | Capacitor end termination composition and method of terminating |
| DE3725454A1 (de) * | 1987-07-31 | 1989-02-09 | Siemens Ag | Elektrisches vielschichtbauelement mit einem gesinterten, monolithischen keramikkoerper und verfahren zur herstellung des elektrischen vielschichtbauelementes |
-
1991
- 1991-05-29 JP JP3126104A patent/JPH04352309A/ja active Pending
-
1992
- 1992-04-23 US US07/872,804 patent/US5251094A/en not_active Expired - Lifetime
Cited By (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6254715B1 (en) | 1999-03-22 | 2001-07-03 | Tdk Corporation | Process for production of electronic component having terminal electrode |
| CN104952620A (zh) * | 2014-03-31 | 2015-09-30 | 株式会社村田制作所 | 层叠陶瓷电子部件 |
| JP2015195295A (ja) * | 2014-03-31 | 2015-11-05 | 株式会社村田製作所 | 積層セラミック電子部品 |
| US9520232B2 (en) | 2014-03-31 | 2016-12-13 | Murata Manufacturing Co., Ltd. | Multilayer ceramic electronic component |
| CN104952620B (zh) * | 2014-03-31 | 2018-02-09 | 株式会社村田制作所 | 层叠陶瓷电子部件 |
| US20190019624A1 (en) * | 2017-07-11 | 2019-01-17 | Samsung Electro-Mechanics Co., Ltd. | Multilayer ceramic capacitor and method of manufacturing the same |
| US11011313B2 (en) * | 2017-07-11 | 2021-05-18 | Samsung Electro-Mechanics Co., Ltd. | Multilayer ceramic capacitor |
| US11621127B2 (en) | 2017-07-11 | 2023-04-04 | Samsung Electro-Mechanics Co., Ltd. | Method of manufacturing a multilayer ceramic capacitor |
| US11721489B2 (en) | 2017-07-11 | 2023-08-08 | Samsung Electro-Mechanics Co., Ltd. | Multilayer ceramic capacitor |
| JP2020013846A (ja) * | 2018-07-17 | 2020-01-23 | 太陽誘電株式会社 | 積層セラミック電子部品 |
| US11557439B2 (en) | 2018-07-17 | 2023-01-17 | Taiyo Yuden Co., Ltd. | Multi-layer ceramic electronic component |
| JP2020021930A (ja) * | 2018-07-24 | 2020-02-06 | Tdk株式会社 | 積層セラミック電子部品 |
Also Published As
| Publication number | Publication date |
|---|---|
| US5251094A (en) | 1993-10-05 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH04352309A (ja) | 積層セラミックコンデンサにおける端子電極の構造及び端子電極の形成方法 | |
| JP4134675B2 (ja) | 積層電子部品及びその製造方法 | |
| KR20200014358A (ko) | 표면 실장 다층 커플링 커패시터 및 표면 실장 다층 커플링 커패시터를 포함하는 회로 보드 | |
| US20120169180A1 (en) | Laminate type electronic component and manufacturing method therefor | |
| JP2024057048A (ja) | 導電性ビアを含む積層セラミックコンデンサ | |
| JPH03225810A (ja) | 積層型コンデンサーにおける端子電極膜の構造及び端子電極膜の形成方法 | |
| JPH01152712A (ja) | 積層セラミックコンデンサの外部電極の形成方法 | |
| JPH06196351A (ja) | 積層セラミックコンデンサの製造方法 | |
| JPH05283273A (ja) | 積層セラミックコンデンサ | |
| KR100513322B1 (ko) | 어레이 타입 칩 부품의 외부전극 형성방법 | |
| JPH09162084A (ja) | 電子部品の製造方法 | |
| JPH07335487A (ja) | 電子部品及びその製造方法 | |
| JP2909947B2 (ja) | チップ型電子部品 | |
| US20240145169A1 (en) | Multilayer Capacitor | |
| JPH07254534A (ja) | 電子部品の外部電極形成方法 | |
| JPS59122007A (ja) | チツプ状圧電共振子の製造方法 | |
| JP3458701B2 (ja) | 電子部品及びその製造方法 | |
| JPH04357807A (ja) | 多数個一体化積層セラミックコンデンサ | |
| JPH07245233A (ja) | 薄膜コンデンサ | |
| KR20240022618A (ko) | 적층 세라믹 커패시터 | |
| JP3561635B2 (ja) | ネットワーク抵抗器とその製造方法 | |
| KR0130868B1 (ko) | 다층 칩 캐패시터(Multilayer Chip Capacitor)의 외부 전극 제조방법 | |
| JPH0778701A (ja) | ネットワーク抵抗器とその製造方法 | |
| JP3277389B2 (ja) | 積層電子部品のバンプ形成方法 | |
| JP4051751B2 (ja) | 電子部品の端子の製造方法 |