JPH0645500A - 電子部品 - Google Patents
電子部品Info
- Publication number
- JPH0645500A JPH0645500A JP19662692A JP19662692A JPH0645500A JP H0645500 A JPH0645500 A JP H0645500A JP 19662692 A JP19662692 A JP 19662692A JP 19662692 A JP19662692 A JP 19662692A JP H0645500 A JPH0645500 A JP H0645500A
- Authority
- JP
- Japan
- Prior art keywords
- substrate
- solder
- leads
- lead
- electronic component
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
Landscapes
- Lead Frames For Integrated Circuits (AREA)
Abstract
(57)【要約】
【目的】 狭ピッチのリードを有する電子部品を簡単に
製造できる手段を提供する。 【構成】 チップ４０を基板１のインナーリード２に接
続し、またリードフレーム１０のアウターリード１０ａ
をインナーリード２に半田付けする。また基板１とアウ
ターリード１０ａをモールド体３により結合する。イン
ナーリード２とアウターリード１０ａに高融点半田５を
生成する半田材料Ｓ１，Ｓ２をコーティングする。この
高融点半田５は、モールド体３の形成時に再加熱されて
も溶融しない。
製造できる手段を提供する。 【構成】 チップ４０を基板１のインナーリード２に接
続し、またリードフレーム１０のアウターリード１０ａ
をインナーリード２に半田付けする。また基板１とアウ
ターリード１０ａをモールド体３により結合する。イン
ナーリード２とアウターリード１０ａに高融点半田５を
生成する半田材料Ｓ１，Ｓ２をコーティングする。この
高融点半田５は、モールド体３の形成時に再加熱されて
も溶融しない。
Description
【０００１】
【産業上の利用分野】本発明は電子部品に係り、詳しく
は、リードの狭ピッチ化を実現できる電子部品に関する
ものである。
は、リードの狭ピッチ化を実現できる電子部品に関する
ものである。
【０００２】
【従来の技術】電子部品のリードを基板の電極に半田付
けするために基板の電極に半田を形成する手段は、スク
リーンマスクのパターン孔を通してクリーム半田を基板
の電極に塗布するスクリーン印刷手段と、半田メッキ手
段や半田レベラ手段などにより半田を基板の電極上に析
出させるプリコート手段に大別される。
けするために基板の電極に半田を形成する手段は、スク
リーンマスクのパターン孔を通してクリーム半田を基板
の電極に塗布するスクリーン印刷手段と、半田メッキ手
段や半田レベラ手段などにより半田を基板の電極上に析
出させるプリコート手段に大別される。
【０００３】また例えばＱＦＰやＳＯＰのような電子部
品の一般的な製造方法は、ダイボンダによりリードフレ
ームにチップをボンディングする工程と、ワイヤボンダ
を用いてチップの電極とリードフレームのインナーリー
ドとをワイヤにより接続する工程と、チップやワイヤの
保護のためにモールドプレス装置によりモールド体を形
成する工程と、リードフレームを打ち抜いてアウターリ
ードのフォーミングを行う工程とから成っている。
品の一般的な製造方法は、ダイボンダによりリードフレ
ームにチップをボンディングする工程と、ワイヤボンダ
を用いてチップの電極とリードフレームのインナーリー
ドとをワイヤにより接続する工程と、チップやワイヤの
保護のためにモールドプレス装置によりモールド体を形
成する工程と、リードフレームを打ち抜いてアウターリ
ードのフォーミングを行う工程とから成っている。
【０００４】このような工程で製造された電子部品は、
マウンタにより基板に搭載された後、リフロー装置へ送
られ、基板の電極に上記スクリーン印刷手段やプリコー
ト手段で形成された半田を加熱して溶融させることによ
り、電子部品のリードを基板の電極に半田付けするよう
になっている。
マウンタにより基板に搭載された後、リフロー装置へ送
られ、基板の電極に上記スクリーン印刷手段やプリコー
ト手段で形成された半田を加熱して溶融させることによ
り、電子部品のリードを基板の電極に半田付けするよう
になっている。
【０００５】
【発明が解決しようとする課題】ところで、近年電子部
品は益々高集積化が要請されており、これに伴ってリー
ドや電極の狭ピッチ化が進んでいる。しかしながら上記
のような従来手段では、リードや電極の狭ピッチ化に対
応しにくく、電子部品の高集積化には限界があった。
品は益々高集積化が要請されており、これに伴ってリー
ドや電極の狭ピッチ化が進んでいる。しかしながら上記
のような従来手段では、リードや電極の狭ピッチ化に対
応しにくく、電子部品の高集積化には限界があった。
【０００６】そこで本発明は、狭ピッチのリードを有す
る電子部品を提供することを目的とする。
る電子部品を提供することを目的とする。
【０００７】
【課題を解決するための手段】このために本発明は、周
縁部にインナーリードが形成された基板と、この基板の
中央部に配設されてこのインナーリードに半田付けされ
るチップと、このインナーリードに接続されてこの基板
から外方へ延出するアウターリードと、このアウターリ
ードと基板を結合するモールド体とから電子部品を構成
した。そして前記インナーリードの表面に第１の半田材
料を形成し、また前記アウターリードに前記第１の半田
材料と材質の異なる第２の半田材料を形成して前記アウ
ターリードを前記インナーリードに半田付けするように
したものである。
縁部にインナーリードが形成された基板と、この基板の
中央部に配設されてこのインナーリードに半田付けされ
るチップと、このインナーリードに接続されてこの基板
から外方へ延出するアウターリードと、このアウターリ
ードと基板を結合するモールド体とから電子部品を構成
した。そして前記インナーリードの表面に第１の半田材
料を形成し、また前記アウターリードに前記第１の半田
材料と材質の異なる第２の半田材料を形成して前記アウ
ターリードを前記インナーリードに半田付けするように
したものである。
【０００８】
【作用】上記構成によれば、インナーリードは基板に形
成するので、インナーリードの狭ピッチ化が容易とな
り、またインナーリードは基板に形成されて基板にガー
ドされているので、インナーリードに手が触れたり器物
が当たるなどしても屈曲変形することはない。また、半
田を高融点半田とすることにより、モールド体の形成時
に半田が再溶融することもなく、アウターリードをイン
ナーリードにしっかり結合できる。
成するので、インナーリードの狭ピッチ化が容易とな
り、またインナーリードは基板に形成されて基板にガー
ドされているので、インナーリードに手が触れたり器物
が当たるなどしても屈曲変形することはない。また、半
田を高融点半田とすることにより、モールド体の形成時
に半田が再溶融することもなく、アウターリードをイン
ナーリードにしっかり結合できる。
【０００９】
【実施例】（実施例１）次に、図面を参照しながら本発
明の実施例を説明する。図１は電子部品の斜視図、図２
は電子部品の断面図である。この電子部品Ａは、基板１
と、基板１の上面に配設されたチップ４０と，基板１か
ら外方へ延出するアウターリード１０ａと、基板１とア
ウターリード１０ａを結合する合成樹脂モールド体３
と、チップ４０を封止する樹脂４から成っている。チッ
プ４０と基板１はワイヤ６で接続されており、また基板
１とアウターリード１０ａは半田部５で結合されてい
る。この電子部品Ａは、主基板７の電極２６に半田部２
５により半田付けされる。
明の実施例を説明する。図１は電子部品の斜視図、図２
は電子部品の断面図である。この電子部品Ａは、基板１
と、基板１の上面に配設されたチップ４０と，基板１か
ら外方へ延出するアウターリード１０ａと、基板１とア
ウターリード１０ａを結合する合成樹脂モールド体３
と、チップ４０を封止する樹脂４から成っている。チッ
プ４０と基板１はワイヤ６で接続されており、また基板
１とアウターリード１０ａは半田部５で結合されてい
る。この電子部品Ａは、主基板７の電極２６に半田部２
５により半田付けされる。
【００１０】図３は電子部品Ａを構成する部品の分解斜
視図である。チップ４０はウェハから切出されたもので
あり、その上面には電極４１が形成されている。基板１
はガラスエポキシ樹脂やセラミックスから成り、その周
縁部にはインナーリード２がエッチング手段により形成
されている。チップ４０は基板１の中央部に搭載され
る。リードフレーム１０にはアウターリード１０ａが形
成されており、アウターリード１０ａはタイバー１０ｂ
で結合されている。アウターリード１０ａのピッチｔは
０．５mmである。
視図である。チップ４０はウェハから切出されたもので
あり、その上面には電極４１が形成されている。基板１
はガラスエポキシ樹脂やセラミックスから成り、その周
縁部にはインナーリード２がエッチング手段により形成
されている。チップ４０は基板１の中央部に搭載され
る。リードフレーム１０にはアウターリード１０ａが形
成されており、アウターリード１０ａはタイバー１０ｂ
で結合されている。アウターリード１０ａのピッチｔは
０．５mmである。
【００１１】図４は基板１に形成されたインナーリード
２とリードフレーム１０に形成されたアウターリード１
０ａの寸法を示している。また図５はインナーリード２
とアウターリード１０ａの断面を示している。インナー
リード２の横幅Ｗ１は０．３mm、アウターリード１０ａ
が接地する長さＷ２は１．０mmである。またインナーリ
ード２の表面には第１の半田材料としての錫Ｓ１がコー
ティングされており、その厚さＤは０．１０mmである。
またアウターリード１０ａの横巾ｗ１は０．２５mm、長
さｗ２は１．０mmである。またアウターリード１０ａの
表面には第２の半田材料としての銀Ｓ２がメッキされて
おり、その厚さｄは０．００１０mmである。
２とリードフレーム１０に形成されたアウターリード１
０ａの寸法を示している。また図５はインナーリード２
とアウターリード１０ａの断面を示している。インナー
リード２の横幅Ｗ１は０．３mm、アウターリード１０ａ
が接地する長さＷ２は１．０mmである。またインナーリ
ード２の表面には第１の半田材料としての錫Ｓ１がコー
ティングされており、その厚さＤは０．１０mmである。
またアウターリード１０ａの横巾ｗ１は０．２５mm、長
さｗ２は１．０mmである。またアウターリード１０ａの
表面には第２の半田材料としての銀Ｓ２がメッキされて
おり、その厚さｄは０．００１０mmである。
【００１２】ここで、錫Ｓ１の融点は２３０℃、銀Ｓ２
の融点は１０００℃である。また錫９６．５％、銀３．
５％の重量比の合金の融点は約２２１℃であり、その融
点はかなり高い。因みに、今日、通常使用されている半
田は鉛３７％、錫６３％の合金であって、その融点は約
１８３℃である。各寸法Ｗ１，Ｗ２，ｗ１，ｗ２，ｄは
設計上与えられる。そこで上記９６．５％と３．５％の
重量比の高融点半田が得られるように、錫Ｓ１の厚さＤ
を次のようにして決定する。
の融点は１０００℃である。また錫９６．５％、銀３．
５％の重量比の合金の融点は約２２１℃であり、その融
点はかなり高い。因みに、今日、通常使用されている半
田は鉛３７％、錫６３％の合金であって、その融点は約
１８３℃である。各寸法Ｗ１，Ｗ２，ｗ１，ｗ２，ｄは
設計上与えられる。そこで上記９６．５％と３．５％の
重量比の高融点半田が得られるように、錫Ｓ１の厚さＤ
を次のようにして決定する。
【００１３】アウターリード１０ａの下面にメッキされ
た銀Ｓ２の体積ｖ１は次のとおりである。
た銀Ｓ２の体積ｖ１は次のとおりである。
【００１４】 ｖ１＝ｗ１×ｗ２×ｄ＝0.25×1.0 ×0.0010＝0.00025 mm3 またアウターリード１０ａの両側面にコーティングされ
た銀Ｓ２の体積ｖ２は次のとおりである。
た銀Ｓ２の体積ｖ２は次のとおりである。
【００１５】 ｖ２＝ｗ２×ｗ３×ｄ×２＝1.0 ×0.10×0.0010×2 ＝0.0002 mm3 またアウターリード１０ａの前面にコーティングされた
銀Ｓ２の体積ｖ３は次の通りである。
銀Ｓ２の体積ｖ３は次の通りである。
【００１６】 ｖ３＝ｗ１×ｗ３×ｄ＝0.25×0.10×0.0010＝0.000025mm3 したがってインナーリード２にコーティングされて錫Ｓ
１と混合する銀Ｓ２の総体積ｖは次のとおりである。
１と混合する銀Ｓ２の総体積ｖは次のとおりである。
【００１７】 ｖ＝ｖ１＋ｖ２＋ｖ３＝0.00025 ＋0.0002＋0.000025＝0.000475 mm3 なおアウターリード１０ａの上面にコーティングされた
銀Ｓ２は、インナーリード２にコーティングされた錫Ｓ
１とはほとんど混合せず、半田５の有効材料とはならな
い。
銀Ｓ２は、インナーリード２にコーティングされた錫Ｓ
１とはほとんど混合せず、半田５の有効材料とはならな
い。
【００１８】インナーリード２の上面にプリコートされ
た錫Ｓ１の体積Ｖは次のとおりである。
た錫Ｓ１の体積Ｖは次のとおりである。
【００１９】 Ｖ＝Ｗ１×Ｗ２×Ｄ＝0.3 ×1.0 ×Ｄ＝ 0.3Ｄmm3 したがって次式から錫Ｓ１の厚さＤを求める。錫Ｓ１の
比重は７．２９、銀Ｓ２の比重は１０．４９である。
比重は７．２９、銀Ｓ２の比重は１０．４９である。
【００２０】 0.3Ｄ×7.29：0.000475×10.49 ＝96.5：3.5 故に厚さＤ＝0.063 （mm） 以上のように、半田５の材料として、高融点半田が得ら
れる錫と銀を半田材料として選択し、一方の半田材料で
ある錫Ｓ１を基板１のインナーリード２に厚さＤ（０．
０６３mm）でコーティングし、他方の半田材料である銀
Ｓ２をアウターリード１０ａに厚さｄ（０．００１０m
m）でコーティングすることにより、モールド体３の形
成時に加熱されても半田５が溶融する虞れのない高融点
半田５を得ることができる。このような高融点半田が得
られる半田材料としては、錫と銀以外にも、鉛ｐｂとア
ンチモンＳｂを８９％と１１％の重量比で混合するもの
などがある。
れる錫と銀を半田材料として選択し、一方の半田材料で
ある錫Ｓ１を基板１のインナーリード２に厚さＤ（０．
０６３mm）でコーティングし、他方の半田材料である銀
Ｓ２をアウターリード１０ａに厚さｄ（０．００１０m
m）でコーティングすることにより、モールド体３の形
成時に加熱されても半田５が溶融する虞れのない高融点
半田５を得ることができる。このような高融点半田が得
られる半田材料としては、錫と銀以外にも、鉛ｐｂとア
ンチモンＳｂを８９％と１１％の重量比で混合するもの
などがある。
【００２１】この電子部品Ａは上記のような構成により
成り、次にその製造方法を説明する。図６〜図８は電子
部品Ａの製造工程の説明図であり、一連の製造工程を示
している。まず、図６（ａ）に示すようにリードフレー
ム１０上に基板１を搭載する。具体的には、移載ヘッド
１３のノズル１４に基板１を真空吸着し、移動テーブル
５１を駆動して基板１をリードフレーム１０の上方へ移
送し、そこでノズル１４を下降させ、基板１のインナー
リード２をリードフレーム１０のアウターリード１０ａ
に合致させて基板１をリードフレーム１０上に搭載す
る。インナーリード２とアウターリード１０ａには、図
４及び図５を参照しながら説明したように、錫Ｓ１と銀
Ｓ２が９６．５％と３．５％の重量比でコーティングさ
れている。
成り、次にその製造方法を説明する。図６〜図８は電子
部品Ａの製造工程の説明図であり、一連の製造工程を示
している。まず、図６（ａ）に示すようにリードフレー
ム１０上に基板１を搭載する。具体的には、移載ヘッド
１３のノズル１４に基板１を真空吸着し、移動テーブル
５１を駆動して基板１をリードフレーム１０の上方へ移
送し、そこでノズル１４を下降させ、基板１のインナー
リード２をリードフレーム１０のアウターリード１０ａ
に合致させて基板１をリードフレーム１０上に搭載す
る。インナーリード２とアウターリード１０ａには、図
４及び図５を参照しながら説明したように、錫Ｓ１と銀
Ｓ２が９６．５％と３．５％の重量比でコーティングさ
れている。
【００２２】次に、この基板１をリフロー装置の加熱炉
で加熱処理することにより、図６（ｂ）に示すように、
錫Ｓ１と銀Ｓ２は溶融して半田５が生成され、インナー
リード２がアウターリード１０ａに半田付けされる。な
おこの半田５の融点は上述したように２２１℃である。
次いで、基板１の表裏を反転させる（図６（ｃ））。次
いで、図７（ａ）に示すように、基板１とアクターリー
ド１０ａの接合部をしっかり結合するために、基板１の
周囲に枠型のモールド体３を成形する。このモールド体
３は、モールドプレス装置により２００℃程度に加熱さ
れて溶融した合成樹脂を射出することにより形成され
る。この場合、基板１や半田部５も約２００℃程度に加
熱されるが、上述のように半田５は高融点（２２１℃）
であるので、モールド体３の形成時に再溶融してインナ
ーリード２とアウターリード１０ａが分離することはな
い。
で加熱処理することにより、図６（ｂ）に示すように、
錫Ｓ１と銀Ｓ２は溶融して半田５が生成され、インナー
リード２がアウターリード１０ａに半田付けされる。な
おこの半田５の融点は上述したように２２１℃である。
次いで、基板１の表裏を反転させる（図６（ｃ））。次
いで、図７（ａ）に示すように、基板１とアクターリー
ド１０ａの接合部をしっかり結合するために、基板１の
周囲に枠型のモールド体３を成形する。このモールド体
３は、モールドプレス装置により２００℃程度に加熱さ
れて溶融した合成樹脂を射出することにより形成され
る。この場合、基板１や半田部５も約２００℃程度に加
熱されるが、上述のように半田５は高融点（２２１℃）
であるので、モールド体３の形成時に再溶融してインナ
ーリード２とアウターリード１０ａが分離することはな
い。
【００２３】次に、図７（ｂ）に示すように、チップ４
０を移載ヘッド１５のノズル１６に真空吸着し、移動テ
ーブル５２を駆動してチップ４０を基板１の上方へ移送
し、そこでノズル１６を下降させることにより、チップ
４０を基板１上に搭載する。次いで、図７（ｃ）に示す
ように、ワイヤボンダ１８によりチップ４０の電極４１
と基板１のインナーリード２をワイヤ６により接続す
る。具体的には、ホーン１９を上下方向に揺動させなが
ら、キャピラリツール２０に挿通されたワイヤ６によ
り、チップ４０の電極４１と基板１のインナーリード２
を接続する。なお、フリップチップやＴＡＢチップ等を
基板１に搭載してもよく、この場合はワイヤボンディン
グは不要となる。
０を移載ヘッド１５のノズル１６に真空吸着し、移動テ
ーブル５２を駆動してチップ４０を基板１の上方へ移送
し、そこでノズル１６を下降させることにより、チップ
４０を基板１上に搭載する。次いで、図７（ｃ）に示す
ように、ワイヤボンダ１８によりチップ４０の電極４１
と基板１のインナーリード２をワイヤ６により接続す
る。具体的には、ホーン１９を上下方向に揺動させなが
ら、キャピラリツール２０に挿通されたワイヤ６によ
り、チップ４０の電極４１と基板１のインナーリード２
を接続する。なお、フリップチップやＴＡＢチップ等を
基板１に搭載してもよく、この場合はワイヤボンディン
グは不要となる。
【００２４】次に図８（ａ）に示すように、チップ４０
およびワイヤ６の保護のために、ディスペンサ１７によ
り、このモールド体３の内部に絶縁性の樹脂４を吐出し
て、搭載されたチップ４０を封止する。この樹脂４とし
ては、例えばＵＶ樹脂、熱硬化性樹脂などが使用でき
る。次いで、この樹脂４がＵＶ樹脂の場合には、紫外線
照射により硬化させ、また熱硬化性樹脂の場合には加熱
してこの樹脂４を硬化させる。なおこの場合、樹脂４は
モールド体３の内部に充填するよう多量に塗布しても良
く、あるいはチップ４０の搭載箇所のみに局所的に塗布
してもよい。次に、図８（ｂ）に示すように、切断装置
の上型５１に設けられたパンチ５２と下型５３に設けら
れたダイ５４により、リードフレーム１０のタイバー１
０ｂを打ち抜いてフォーミングをすることにより、図１
に示す電子部品Ａが完成する。図３部分拡大図におい
て、破線ａ，ｂはパンチ４２とダイ４４による打抜線で
ある。勿論、図６〜図８に示す工程は、適宜順序を入れ
替えてもよい。
およびワイヤ６の保護のために、ディスペンサ１７によ
り、このモールド体３の内部に絶縁性の樹脂４を吐出し
て、搭載されたチップ４０を封止する。この樹脂４とし
ては、例えばＵＶ樹脂、熱硬化性樹脂などが使用でき
る。次いで、この樹脂４がＵＶ樹脂の場合には、紫外線
照射により硬化させ、また熱硬化性樹脂の場合には加熱
してこの樹脂４を硬化させる。なおこの場合、樹脂４は
モールド体３の内部に充填するよう多量に塗布しても良
く、あるいはチップ４０の搭載箇所のみに局所的に塗布
してもよい。次に、図８（ｂ）に示すように、切断装置
の上型５１に設けられたパンチ５２と下型５３に設けら
れたダイ５４により、リードフレーム１０のタイバー１
０ｂを打ち抜いてフォーミングをすることにより、図１
に示す電子部品Ａが完成する。図３部分拡大図におい
て、破線ａ，ｂはパンチ４２とダイ４４による打抜線で
ある。勿論、図６〜図８に示す工程は、適宜順序を入れ
替えてもよい。
【００２５】この電子部品Ａは、図２に示すように、主
基板７の電極２６に形成された半田部２５上にリード１
０ａを搭載し、次いでこの半田部２５をリフロー装置の
加熱炉により加熱することにより半田付けされる。この
半田部２５は、鉛（Ｐｂ）３７％錫（Ｓｎ）６３％の重
量比で配合した合金であり、溶融温度は１８３℃であ
る。なお、この半田部２５は、レーザ光の局部照射によ
り加熱溶融させてもよい。
基板７の電極２６に形成された半田部２５上にリード１
０ａを搭載し、次いでこの半田部２５をリフロー装置の
加熱炉により加熱することにより半田付けされる。この
半田部２５は、鉛（Ｐｂ）３７％錫（Ｓｎ）６３％の重
量比で配合した合金であり、溶融温度は１８３℃であ
る。なお、この半田部２５は、レーザ光の局部照射によ
り加熱溶融させてもよい。
【００２６】本手段は、インナーリード２は基板１に形
成されているので、狭ピッチのインナーリード２を容易
に形成できる。またインナーリード２は基板１に形成さ
れているので基板１にガードされることとなり、手に触
れたり器物が当たるなどしても屈曲変形することはな
く、またリードフレーム１０には狭ピッチのインナーリ
ードを形成する必要がないので、リードフレームの製造
が簡単となる。
成されているので、狭ピッチのインナーリード２を容易
に形成できる。またインナーリード２は基板１に形成さ
れているので基板１にガードされることとなり、手に触
れたり器物が当たるなどしても屈曲変形することはな
く、またリードフレーム１０には狭ピッチのインナーリ
ードを形成する必要がないので、リードフレームの製造
が簡単となる。
【００２７】（実施例２）図９は本発明の実施例２に係
る電子部品Ｂの斜視図、図１０は断面図である。このも
のは、チップ４０はモールド体３で完全に封止されてい
る。図１１、図１２はこの電子部品Ｂの製造工程を示し
ている。図１１（ａ）に示すように、移載ヘッド１３に
より基板１をリードフレームに搭載した後、リフロー装
置の加熱炉で加熱処理して半田５を生成し（図１１
（ｂ））、基板１の表裏を反転させる（図１１
（ｃ））。
る電子部品Ｂの斜視図、図１０は断面図である。このも
のは、チップ４０はモールド体３で完全に封止されてい
る。図１１、図１２はこの電子部品Ｂの製造工程を示し
ている。図１１（ａ）に示すように、移載ヘッド１３に
より基板１をリードフレームに搭載した後、リフロー装
置の加熱炉で加熱処理して半田５を生成し（図１１
（ｂ））、基板１の表裏を反転させる（図１１
（ｃ））。
【００２８】次に移載ヘッド１５により基板１にチップ
４０を搭載し（図１２（ａ））、ワイヤ６により基板１
のインナーリード２とチップ４０の電極４１を接続する
（図１２（ｂ））。次にチップ４０をモールド体３２で
モールドした後（図１２（ｃ））、リード１０ａを打抜
きフォーミングする（図１２（ｄ））。
４０を搭載し（図１２（ａ））、ワイヤ６により基板１
のインナーリード２とチップ４０の電極４１を接続する
（図１２（ｂ））。次にチップ４０をモールド体３２で
モールドした後（図１２（ｃ））、リード１０ａを打抜
きフォーミングする（図１２（ｄ））。
【００２９】
【発明の効果】以上説明したように本発明は、インナー
リードは基板に形成するようにしているので、狭ピッチ
のインナーリードを容易に形成でき、またインナーリー
ドは基板に形成されて基板にガードされるので、インナ
ーリードに手を触れたり器物が当たるなどしてもインナ
ーリードが屈曲変形することはない。またリードフレー
ムにインナーリードを形成する必要がないので、打ち抜
き手段などによりリードフレームを簡単に製造できる。
また半田を高融点半田とすることにより、モールド体の
形成時に半田が再溶融することもなく、アウターリード
をインナーリードにしっかり半田付けできる。
リードは基板に形成するようにしているので、狭ピッチ
のインナーリードを容易に形成でき、またインナーリー
ドは基板に形成されて基板にガードされるので、インナ
ーリードに手を触れたり器物が当たるなどしてもインナ
ーリードが屈曲変形することはない。またリードフレー
ムにインナーリードを形成する必要がないので、打ち抜
き手段などによりリードフレームを簡単に製造できる。
また半田を高融点半田とすることにより、モールド体の
形成時に半田が再溶融することもなく、アウターリード
をインナーリードにしっかり半田付けできる。
【図１】本発明の実施例１に係る電子部品の斜視図
【図２】本発明の実施例１に係る電子部品の断面図
【図３】本発明の実施例１に係る電子部品の構成部品の
分解斜視図
分解斜視図
【図４】本発明の実施例１に係るインナーリードとアウ
ターリードの斜視図
ターリードの斜視図
【図５】本発明の実施例１に係るインナーリードとアウ
ターリードの断面図
ターリードの断面図
【図６】（ａ）本発明の実施例１に係る電子部品の製造
工程の説明図 （ｂ）本発明の実施例１に係る電子部品の製造工程の説
明図 （ｃ）本発明の実施例１に係る電子部品の製造工程の説
明図
工程の説明図 （ｂ）本発明の実施例１に係る電子部品の製造工程の説
明図 （ｃ）本発明の実施例１に係る電子部品の製造工程の説
明図
【図７】（ａ）本発明の実施例１に係る電子部品の製造
工程の説明図 （ｂ）本発明の実施例１に係る電子部品の製造工程の説
明図 （ｃ）本発明の実施例１に係る電子部品の製造工程の説
明図
工程の説明図 （ｂ）本発明の実施例１に係る電子部品の製造工程の説
明図 （ｃ）本発明の実施例１に係る電子部品の製造工程の説
明図
【図８】（ａ）本発明の実施例１に係る電子部品の製造
工程の説明図 （ｂ）本発明の実施例１に係る電子部品の製造工程の説
明図
工程の説明図 （ｂ）本発明の実施例１に係る電子部品の製造工程の説
明図
【図９】本発明の実施例２に係る電子部品の断面図
【図１０】本発明の実施例２に係る電子部品の斜視図
【図１１】（ａ）本発明の実施例２に係る電子部品の製
造工程の説明図 （ｂ）本発明の実施例２に係る電子部品の製造工程の説
明図 （ｃ）本発明の実施例２に係る電子部品の製造工程の説
明図
造工程の説明図 （ｂ）本発明の実施例２に係る電子部品の製造工程の説
明図 （ｃ）本発明の実施例２に係る電子部品の製造工程の説
明図
【図１２】（ａ）本発明の実施例２に係る電子部品の製
造工程の説明図 （ｂ）本発明の実施例２に係る電子部品の製造工程の説
明図 （ｃ）本発明の実施例２に係る電子部品の製造工程の説
明図 （ｄ）本発明の実施例２に係る電子部品の製造工程の説
明図
造工程の説明図 （ｂ）本発明の実施例２に係る電子部品の製造工程の説
明図 （ｃ）本発明の実施例２に係る電子部品の製造工程の説
明図 （ｄ）本発明の実施例２に係る電子部品の製造工程の説
明図
１ 基板 ２ インナーリード ３ モールド体 １０ リードフレーム １０ａ アウターリード ４０ チップ ４１ 電極 Ａ，Ｂ 電子部品 Ｓ１ 第１の半田材料 Ｓ２ 第２の半田材料
Claims (2)
- 【請求項１】周縁部にインナーリードが形成された基板
と、この基板の中央部に配設されてこのインナーリード
に接続されるチップと、このインナーリードに半田付け
されてこの基板から外方へ延出するアウターリードと、
このアウターリードと基板を結合するモールド体とから
成り、前記インナーリードの表面に第１の半田材料を形
成し、また前記アウターリードに前記第１の半田材料と
材質の異なる第２の半田材料を形成して前記アウターリ
ードを前記インナーリードに半田付けしたことを特徴と
する電子部品。 - 【請求項２】前記第１の半田材料と前記第２の半田材料
が前記モールド体の形成時のモールドプレス温度よりも
高い融点を有する高融点半田を生成することを特徴とす
る請求項１記載の電子部品。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP19662692A JPH0645500A (ja) | 1992-07-23 | 1992-07-23 | 電子部品 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP19662692A JPH0645500A (ja) | 1992-07-23 | 1992-07-23 | 電子部品 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0645500A true JPH0645500A (ja) | 1994-02-18 |
Family
ID=16360893
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP19662692A Pending JPH0645500A (ja) | 1992-07-23 | 1992-07-23 | 電子部品 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0645500A (ja) |
-
1992
- 1992-07-23 JP JP19662692A patent/JPH0645500A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2772739B2 (ja) | リードレスパッケージの外部電極構造及びその製造方法 | |
| CN102044451B (zh) | 半导体器件的制造方法和电子器件的制造方法 | |
| US6550666B2 (en) | Method for forming a flip chip on leadframe semiconductor package | |
| CN101996902B (zh) | 半导体器件的制造方法 | |
| EP0473929B1 (en) | Method of forming a thin film electronic device | |
| TW201237976A (en) | Bump-on-lead flip chip interconnection | |
| JPH08330358A (ja) | はんだマスクの窓内に多数のはんだダムを備える電子モジュール | |
| US7192803B1 (en) | Method of making a semiconductor chip assembly with simultaneously formed interconnect and connection joint | |
| JP4559777B2 (ja) | 半導体装置及びその製造方法 | |
| JPH04192596A (ja) | 電子部品の表面実装構造 | |
| US5115964A (en) | Method for bonding thin film electronic device | |
| JPH07321244A (ja) | 電子部品および電子部品の製造方法 | |
| US6548393B1 (en) | Semiconductor chip assembly with hardened connection joint | |
| EP0998175B1 (en) | Method for soldering Dpak-type electronic components to circuit boards | |
| AU653945B2 (en) | Attaching integrated circuits to circuit boards | |
| JPH0645500A (ja) | 電子部品 | |
| JP4263765B1 (ja) | 電子部品ハンダ付け方法 | |
| JPH088284A (ja) | ワイヤボンディング構造及びその補強方法 | |
| US6984576B1 (en) | Method of connecting an additively and subtractively formed conductive trace and an insulative base to a semiconductor chip | |
| JPH10190200A (ja) | 基板上に搭載された電気部品パッケージをカプセル化するのに適した排気孔構造を採用する基板およびそれに関連する方法 | |
| JPH05109965A (ja) | 電子部品および電子部品の製造方法 | |
| JPH05206322A (ja) | マルチチップパッケージ | |
| JP2007059712A (ja) | 実装方法 | |
| JPH05145004A (ja) | 半導体装置の製造方法 | |
| JP2006310415A (ja) | モジュール |