JPH10190200A - 基板上に搭載された電気部品パッケージをカプセル化するのに適した排気孔構造を採用する基板およびそれに関連する方法 - Google Patents

基板上に搭載された電気部品パッケージをカプセル化するのに適した排気孔構造を採用する基板およびそれに関連する方法

Info

Publication number
JPH10190200A
JPH10190200A JP9361917A JP36191797A JPH10190200A JP H10190200 A JPH10190200 A JP H10190200A JP 9361917 A JP9361917 A JP 9361917A JP 36191797 A JP36191797 A JP 36191797A JP H10190200 A JPH10190200 A JP H10190200A
Authority
JP
Japan
Prior art keywords
substrate
epoxy
assembly
package
exhaust holes
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP9361917A
Other languages
English (en)
Inventor
Marc D Pichik
マーク・ダニエル・ピキック
Glenn L Gilstrap
グレン・ラモア・ギルストラップ
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Motorola Solutions Inc
Original Assignee
Motorola Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Motorola Inc filed Critical Motorola Inc
Publication of JPH10190200A publication Critical patent/JPH10190200A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/50—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor for integrated circuit devices, e.g. power bus, number of leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/563—Encapsulation of active face of flip-chip device, e.g. underfilling or underencapsulation of flip-chip, encapsulation preform on chip or mounting substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/22—Secondary treatment of printed circuits
    • H05K3/28—Applying non-metallic protective coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/831—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector the layer connector being supplied to the parts to be connected in the bonding apparatus
    • H01L2224/83102—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector the layer connector being supplied to the parts to be connected in the bonding apparatus using surface energy, e.g. capillary forces
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/921—Connecting a surface with connectors of different types
    • H01L2224/9212—Sequential connecting processes
    • H01L2224/92122—Sequential connecting processes the first connecting process involving a bump connector
    • H01L2224/92125—Sequential connecting processes the first connecting process involving a bump connector the second connecting process involving a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/922—Connecting different surfaces of the semiconductor or solid-state body with connectors of different types
    • H01L2224/9222—Sequential connecting processes
    • H01L2224/92222—Sequential connecting processes the first connecting process involving a bump connector
    • H01L2224/92225—Sequential connecting processes the first connecting process involving a bump connector the second connecting process involving a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01004—Beryllium [Be]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01012—Magnesium [Mg]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01015—Phosphorus [P]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0105—Tin [Sn]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01074—Tungsten [W]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/0132—Binary Alloys
    • H01L2924/01322—Eutectic Alloys, i.e. obtained by a liquid transforming into two solid phases
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1515—Shape
    • H01L2924/15151—Shape the die mounting substrate comprising an aperture, e.g. for underfilling, outgassing, window type wire connections

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Wire Bonding (AREA)
  • Structure Of Printed Boards (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
  • Non-Metallic Protective Coatings For Printed Circuits (AREA)

Abstract

(57)【要約】 【課題】 １工程プロセスを介して部品パッケージと基
板とのアセンブリをカプセル化するための装置と、それ
に関連する方法とを提供する。 【解決手段】 複数の排気孔２１２〜２１４を採用する
基板１１０を用いて、１工程プロセスにおいて電気部品
パッケージ１０８をカプセル化する。排気孔２１２〜２
１４は、基板１１０を貫通して延在し、その付着部位２
０１の中央に位置する。付着部位２０１は、部品パッケ
ージ１０８上に搭載される対応する接触部３０４と整合
する複数のパッド２０２を具備する。整合されると、部
品パッケージ１０８の周囲全体にエポキシ１１２が塗布
される。加熱すると、エポキシ１１２は部品パッケージ
１０８と基板１１０との間の空隙６０４に流れ込む。排
気孔２１２〜２１４は、空隙６０４から空気を排出し
て、エポキシ１１２が迅速に完全に空隙６０４を充填す
ることを可能にし、それによって部品パッケージ１０８
をカプセル化する。

Description

【発明の詳細な説明】
【０００１】
【産業上の利用分野】本発明は、一般に基板に関し、さ
らに詳しくは、その上に搭載された電気部品パッケージ
をカプセル化するのに適した基板に関する。
【０００２】
【従来の技術および発明が解決しようとする課題】直接
チップ付着（DCA: direct chip attach ）パッケージな
どの電気部品パッケージは、エレクトロニクス産業全体
で広く受け入れられる。DCA パッケージは、その一表面
上に搭載される複数の電気接触部を具備する。接触部
は、アレイまたはその他のパターンに配置され、主とし
てハンダ・バンプによって構成される。パッケージは、
プリント回路板などの基板に直接的に組み付けられる。
基板は、複数のパッドを搭載する。パッドは、接触部と
整合するように基板上に配置される。パッケージの接触
部を、基板のパッドにハンダ付けすることにより、組立
が実行される。バンプとパッドとは、パッケージと基板
との間に空隙を作り出す。
【０００３】強化と信頼性のために、パッケージと基板
のアセンブリがカプセル化される。カプセル化は、パッ
ケージと基板との間の空隙を充填することによりなされ
る。カプセル化は、２工程プロセス（two-pass proces
s) である。第１工程において、エポキシのビード（溶
球）がパッケージの隣接する２側面に沿って吐出され、
アセンブリが加熱されて、エポキシを溶融させ、毛細流
を起こす。次にアセンブリは待機期間に入り、この間
に、溶融したエポキシが毛細管作用により空隙内に流れ
込む。待機期間の最後に、アセンブリは第２工程に入
り、エポキシが隣接する残りの２側面に沿って吐出され
る。残念ながら、この２工程プロセスは、サイクル時間
が長く、インライン製造のために二重の設備が必要で、
高度のプロセス品質制御が求められる。たとえば、工程
と工程との間の待機時間が不充分であると、パッケージ
の下に気泡が入り込んで、カプセル化が不完全となり、
アセンブリに早期の壊滅的な機械的不良を起こすことが
ある。
【０００４】従って、１工程プロセス(one-pass proces
s)を介して部品パッケージと基板とのアセンブリをカプ
セル化するための装置と、それに関連する方法とが必要
である。
【０００５】
【実施例】複数の排気孔を採用する基板を用いて、１工
程プロセスにおいて電気部品パッケージをカプセル化す
る。排気孔は基板を貫通して延在し、基板の付着部位の
中央に位置する。付着部位には、電気部品パッケージ上
に搭載される対応の接触部と整合する複数のパッドが含
まれる。電気部品パッケージは、エポキシによって完全
に囲まれる。加熱すると、電気部品パッケージと基板と
の間で、接触部とパッドとにより規定される空隙内に、
エポキシが流れ込む。排気孔は、空隙から空気を排出し
て、エポキシが素早く完全に空隙を充填するようにし
て、それにより部品パッケージを１工程プロセスでカプ
セル化する。
【０００６】図１は、電子機器１０１と基地局１０２と
を備える通信システム１００を示す。電子機器１０１
は、無線周波数（RF: radio frequency ）信号１０３を
介して基地局１０２と通信する。携帯セルラ電話として
図示される電子機器１０１は、アンテナ１０４（外皮切
断部１０５を介して見える）と基板アセンブリ１０６
（外皮切断部１０７を介して見える）とを備える。電子
機器１０１の動作中は、基板アセンブリ１０６は、アン
テナ１０４において受信されたRF信号１０３から導出し
た信号を処理して、信号を生成し、この信号がアンテナ
１０４に送られ、RF信号１０３として放出される。基板
アセンブリ１０６は、電気部品パッケージ１０８と基板
１１０とを備える。パッケージ１０８は、基板１１０
（外皮切断部１０９を介して見える）の底面１１１に付
着され、エポキシ１１２によりカプセル化される。パッ
ケージ１０８の軌跡１１４が基板１１０の上面１１３上
に破線で示される。基板１１０は、軌跡１１４内の中央
に位置する排気孔構造１１６を備える。排気孔構造１１
６は、基板アセンブリ１０６の製造中にパッケージ１０
８をカプセル化することを助ける。
【０００７】図２および図３に示されるパッケージ１０
８は、ダイ２００によって構成される。図示される実施
例においては、パッケージ１０８は約７．７ミリｘ５ミ
リxミリの寸法を有する直接チップ付着（DCA ）パッケ
ージ（または「フリップ・チップ」）であり、ダイ２０
０は基本的にシリコンによって構成される。ダイ２００
の底面３００にはインタフェース３０２が搭載され、パ
ッケージ１０８を基板１１０に接続する。インタフェー
ス３０２は、複数の接触部３０４を備える。図示される
実施例においては、接触部３０４の各々は、エッチング
されたパッド３０６とバンプ３０８とからなり、図５お
よび図６により明確に図示される。パッド３０６は、ダ
イ２００上に直接搭載され、好ましくは高鉛合金、また
はハンダに結合するのに適したその他の材料で付着され
る。バンプ３０８は、真空蒸着プロセスまたはその他の
適切なプロセスを介して、パッド３０６上に形成され
る。バンプ３０８は、好ましくは、９７％の鉛と３％の
スズからなるようなスズ−鉛ハンダまたはその他の適切
なハンダによって構成される。
【０００８】図２を参照して、基板１１０は、好ましく
は、ポリイミド，エポキシ系難燃性産業繊維ガラス（G1
0-FR4 ）またはその他の適切な材料からなるプリント回
路板（PCB: printed circuit board）である。基板１１
０の表面１１１は、パッケージ１０８を搭載する付着部
位２０１を備える。付着部位２０１は、基板１１０の表
面１１１上に搭載される複数のパッド２０２によって構
成される。複数のパッド２０２は、パッケージ１０８の
インタフェース３０２と基板１１０の図２の付着部位２
０１とが並置されると、図３の複数の接触部３０４のう
ち対応するものの下になるよう配置される。複数のパッ
ド２０２の外側のパッドは、周縁部を規定するように配
置されるが、この周縁部は図示される実施例において
は、矩形であり、約７．５ミリx ５ミリの寸法である。
複数のパッド２０２の残りの部分は、周縁部内に位置す
る。複数のパッド２０２の各々は、基板１１０内に配置
される銅トレース２０４などの金属トレースに電気的に
接続される。金属トレースは、複数のパッド２０２との
間に電気信号を伝えて、処理を行う。
【０００９】図示される実施例においては、付着部位２
０１は、パッケージ１０８などのDCA パッケージと和合
性(compatible)を有する。複数のパッド２０２の各々
は、図５に図示されるような平坦な共融性バンプ５００
と、接触部５０２とを備える。接触部５０２は、基板１
１０の、ハンダ・マスク開口部などの凹部５０４内に置
かれる。接触部５０２は、好ましくは、銅−ニッケル合
金，アルミニウムまたはハンダに結合するのに適したそ
の他の材料で電気メッキされる。平坦化バンプ５００
は、接触部５０２に結合され、リフロー加熱および平坦
化プロセスを介して、接触部５０２を囲む凹部５０４内
に配置される。平坦化バンプ５００は、好ましくは６０
％のスズと４０％の鉛からなる合金などのスズ−鉛ハン
ダまたは、パッケージ１０８（図３参照）の複数の接触
部３０４のバンプ３０８の融点より低い融点を有する、
その他の適切なハンダによって構成される。
【００１０】図２を参照して、排気孔構造１１６は、付
着部位２０１の中心２０６に近接して配置される。中心
２０６は、付着部位２０１の横軸２０８および縦軸２１
０の交点に位置する。図２，図４，図５，図６，図８お
よび図９に示される実施例においては、排気孔構造１１
６は、基板１１０の表面１１１，１１３間に延在する３
つの円筒形排気孔２１２，２１３，２１４を備える。排
気孔２１２，２１３，２１４は、空気は通過させるが、
エポキシが出ないような寸法としなければならない。図
示される実施例においては、排気孔２１２，２１３，２
１４は、同様の寸法とし、図４に示されるように約０．
３ミリないし約０．４ミリの直径D を有する。排気孔２
１２，２１３，２１４は、それぞれの中心軸４１５，４
１６，４１７が中心２０６から等距離にあり、図４に破
線で示される正三角形４１８の頂点を規定するように配
置される。排気孔２１２，２１３，２１４の各々は、中
心２０６に充分に近く置いて、エポキシ・カプセル化が
完全になり、エポキシの中空化を防ぐようにしなければ
ならない。図示される実施例においては、中心２０６か
ら軸４１５，４１６，４１７までの距離Dco は約０．６
ミリであり、軸４１５，４１６，４１７間の距離Doo は
約０．９ミリである。
【００１１】パッケージ１０８は、まず、複数の接触部
３０４の各々が図５に示されるように複数のパッド２０
２の対応するものの上に乗るよう、パッケージ１０８を
基板１１０と係合することにより基板１１０に装着され
る。次にパッケージ１０８と基板１１０とは、約６０秒
ないし９０秒間、約摂氏２２０度のピーク温度までリフ
ロー加熱される。この加熱により、パッケージ１０８の
複数の接触部３０４の各々のバンプ３０８を溶融させず
に、複数のパッド２０２の各々の平坦化バンプ５００が
溶融する。平坦化バンプ５００の溶融ハンダが、表面張
力により複数の接触部３０４の各々のバンプ３０８上に
引き出される。冷却すると、複数のパッド２０２の各々
の平坦化バンプ５００は、図６に示されるように凹型の
ハンダ隅肉６００に変形する。複数のパッド２０２の各
々の凹型ハンダ隅肉６００は、複数の接触部３０４の各
々のバンプ３０８と融合し、パッケージ１０８と基板１
１０とを機械的にも電気的にも接合する冶金相互接続部
を形成する。結果として得られるアセンブリ６０２は、
基板１１０上に搭載されたパッケージ１０８によって構
成され、インタフェース３０２が付着部位２０１に面し
て平行に位置するが、複数の接触部３０４と複数のパッ
ド２０２とによって付着部位２０１からは隔てられてお
り、約０．０７ミリないし約０．１３ミリの空隙６０４
を生成する。図示される実施例においては、空隙６０４
は約０．０８ミリである。
【００１２】パッケージ１０８および基板１１０をそれ
ぞれ構成する異なる材料は、昇温すると膨張するが、速
度が異なる傾向にある。熱膨張のこの差が複数のパッド
２０２と複数の接触部３０４とのハンダ結合における応
力を生み、結果として相互接続部の不良を起こすことが
ある。相互接続部を強化するために、空隙６０４をエポ
キシで充填することによりアセンブリ６０２をカプセル
化することが知られる。カプセル化を確実にして、相互
接続部の不良を最小限に抑えるために、エポキシは隙間
なく、空隙６０４を完全に充填しなければならない。
【００１３】発明の背景で論じたように、DCA パッケー
ジなどのパッケージのカプセル化は、以前は２工程のプ
ロセスにより行われ、各工程には吐出，加熱および待機
の段階が含まれた。この２工程のプロセスにより、パッ
ケージを採用する装置の製造サイクル時間が増大した。
たとえば、２工程のプロセスで７．５ミリx ５ミリのDC
A パッケージをカプセル化すると、パッケージを採用す
る装置の製造サイクル時間に約９０秒が加算されること
になる。
【００１４】アセンブリ６０２のカプセル化は、吐出お
よび加熱のただ１つの段階を含む１工程プロセスを介し
て実行される。図７の吐出具７００は、基板１１０のキ
ープアウト領域７０２に連続した均一のエポキシ１１２
のビードを吐出する。自動吐出装置とすることもできる
吐出具７００は、パッケージ１０８をカプセル化するの
に充分な量のエポキシ１１２を吐出するよう較正され
る。エポキシ１１２の量は、空隙６０４の寸法に依存す
る。図示される実施例においては、吐出具７００は、約
１５mgのエポキシ１１２を吐出するが、これはDexter-H
ysol社により製造され、部品番号FP4510として販売され
るものなどの単独部品のエポキシまたはその他の適切な
熱硬化性ポリマである。キープアウト領域７０２には電
気部品が存在せず、付着部位２０１に隣接し、完全にそ
の周囲を囲む。キープアウト領域７０２は、パッケージ
１０８をカプセル化するために必要とされる量のエポキ
シ１１２を受け入れる寸法とする。図示される実施例に
おいては、キープアウト領域７０２は、約１．３ミリの
幅W を有する。
【００１５】エポキシ１１２が吐出されると、アセンブ
リ６０２は約摂氏８０度まで加熱される。加熱中にエポ
キシ１１２の粘度が下がり、エポキシ１１２は自由流液
体となり、図８の矢印８００により示されるように毛細
管作用によりパッケージ１０８のすべての側面から空隙
６０４内に引き込まれる。エポキシ１１２が中に入る
と、空隙６０４内の空気やその他の気体が、矢印８０２
により示されるように、排気孔構造１１６を介して同時
に排出される。排気孔構造１１６の排出行動は、エポキ
シ１１２の毛細管流への抵抗を減らして、空気やその他
の気体がエポキシ１１２内に捕捉されることを防ぐ。前
述のように、排気孔２１２，２１３，２１４は、エポキ
シ１１２の通過を妨げるような寸法である。エポキシが
図９に示されるように空隙６０４を完全に満たすと、カ
プセル化は終了する。図示される実施例においては、吐
出および加熱の１工程プロセスでは、図１の機器１０１
の製造サイクル時間は、わずか３０秒ほどしか余分にか
からない。そのために、１工程プロセスを介するカプセ
ル化は、２工程プロセスに必要な時間の１／３で実現さ
れる。
【００１６】前述のように、カプセル化を確実にするた
めに、空隙６０４を、図９に示されるようにエポキシ１
１２により完全に充填しなければならない。完全に充填
するためには、排気孔構造１１６は２つ以上の排気孔を
用いなければならない。１つの排気孔を用いる排気孔構
造は不利である。カプセル化中は、空隙内に存在する余
分なハンダ・マスクまたはその他の異物は、エポキシが
中に向かって流れると、拾い上げられてエポキシ１１２
の前面に置かれることがある。このような異物が、エポ
キシ１１２が空隙を充填する前に排気孔構造に到達する
と、１つ以上の排気孔が閉塞されて排気が滞ることがあ
る。１つの排気孔しか用いない排気孔構造においては、
このような閉塞によって充填が不完全になることがあ
る。
【００１７】さらに、エポキシ１１２そのものにより、
単独排気孔の構造では空隙６０４の充填が不完全になる
場合がある。カプセル化中は、エポキシ１１２は付着部
位の各側面から不均一な速度で中に流れ込み、付着部位
２０１の中心に同時に収束することはない。付着部位の
ちょうど中心に位置する単独の排気孔を用いる構造にお
いては、その１つの排気孔は、エポキシが収束して空隙
を完全に充填しないうちに、エポキシによって塞がれる
ことがある。エポキシが排気孔を充填すると、空気また
はその他の気体は出ることができない。隣接辺が異なる
境界から中心までの距離を有する矩形パッケージをカプ
セル化する場合は、この理由からエポキシによる閉塞に
敏感になるので、排気孔が１つの構造は不利である。
【００１８】カプセル化の後、アセンブリ６０２を摂氏
約１５０度まで約１８００秒間加熱することにより、エ
ポキシ１１２が硬化される。硬化することにより、エポ
キシ１１２は図９に示されるエポキシ隅肉(epoxy fille
t)９００に固化する。エポキシ隅肉９００は、パッケー
ジ１０８の上縁のすぐ下に、パッケージ１０８から距離
Dfだけ外側に延在する。図示される実施例においては、
距離Dfは約１．３ミリである。その結果得られる構造
は、機器１０１での使用に適した図１の基板アセンブリ
１０６である。
【００１９】図１０に図示される代替実施例において
は、１工程プロセスを用いて「背面対背面」にパッケー
ジをカプセル化することができる。組立中は、基板１１
０が反転され、第２パッケージ１０００は、パッケージ
１０８に直接的に対向する表面１１３上に搭載される。
第２パッケージ１０００は、パッケージ１０８に関して
前述されたのと同じ方法で基板１１０に装着され、アセ
ンブリ１００２を形成する。第２空隙１００４は表面１
１３と第２部品１０００との間にある。エポキシ１１２
が、パッケージ１０８，１０００をカプセル化するため
に充分な量だけ、基板１１０の表面１１１上でパッケー
ジ１０８の周囲に吐出される。図示される実施例におい
ては、約３０ないし約４０mgのエポキシ１１２が吐出さ
れて、アセンブリ１００２をカプセル化する。加熱する
と、毛細管作用によりエポキシ１１２が空隙６０４内に
入り込み、基板１１０の排気孔構造１１６を通って下が
り、矢印１００６により示されるように第２空隙１００
４内に入る。毛細管作用により、エポキシ１１２は排気
孔構造１１６から表面１１３に沿って外方に進み、第２
空隙１００４を充填する。表面張力がエポキシ１１２を
第２パッケージ１０００の縁部上まで引き上げ、硬化す
ると所望のエポキシ隅肉が形成される。エポキシ１１２
の通過を確実にするために、排気孔構造１１６は、図４
の排気孔２１３〜２１５の直径よりも大きな直径を持つ
排気孔１０１２，１０１３，１０１４（このうち排気孔
１０１３，１０１４のみが図示される）を採用する。図
１０に図示される実施例においては、排気孔１０１２〜
１０１４の各々は、約０．６ミリないし約０．８ミリの
直径を有する。
【００２０】前述のように、排気孔構造１１６は２つ以
上の排気孔を用いるべきである。排気孔構造の代替実施
例１１００が図１１に図示される。代替の排気孔構造１
１００は、付着部位２０１の中心２０６に近接して位置
する。代替排気孔構造１１００は、基板１１０を貫通し
て延在する５つの排気孔１１０１，１１０２，１１０
３，１１０４，１１０５を採用する。排気孔１１０１〜
１１０５は、空気の通過は許すが、エポキシの通過は阻
止する寸法としなければならない。図示される実施例に
おいては、排気孔１１０１〜１１０５の各々は、約０．
３ミリないし０．４ミリの直径D'を有する。排気孔１１
０１〜１１０５は、排気孔１１０１の中心軸１１０６が
付着部位２０１の中心２０６に位置し、排気孔１１０
２，１１０３，１１０４，１１０４の中心軸１１０７，
１１０８，１１０９，１１１０がそれぞれ破線で示され
る矩形１１１２の隅部を形成するよう配置される。排気
孔１１０２〜１１０５の各々は、中心２０６に充分に近
く配置されて、完全なエポキシ・カプセル化を確実に実
現して、間隙を防ぐようにしなければならない。図示さ
れる実施例においては、中心２０６から軸１１０７〜１
１１０までの距離Dco'は、約０．７ミリないし約０．９
ミリで、軸１１０２〜１１０５間の距離Doo'は約１．０
ミリないし約１．３ミリである。
【００２１】かくして、DCA パッケージなどのパッケー
ジを１工程プロセスによりエポキシでカプセル化するこ
とができることがわかる。パッケージの中央下に基板を
貫通して延在する２つ以上の排気孔により、エポキシが
パッケージと基板との間の空隙を迅速に完全に充填する
ことができる。セルラ無線電話の製造に用いるために図
示されるが、この１工程カプセル化プロセスは１つ以上
のカプセル化パッケージを採用する任意の装置の製造サ
イクル時間を短縮するために用いることができることは
当業者には認識頂けよう。このような装置には、携帯コ
ンピュータ，カムコーダ，コードレス電話，双方向無線
機，携帯型情報機器（パーソナル・デジタル・アシスタ
ント）などがある。
【図面の簡単な説明】
【図１】排気孔構造と電気部品パッケージとを有する基
板によって構成されるカプセル化されたアセンブリを採
用する携帯用電子機器を備える通信システムを示す。
【図２】アセンブリのカプセル化前の図１のアセンブリ
の拡大分解等角図である。
【図３】図１の電気部品パッケージの底面等角図であ
る。
【図４】図１の排気孔構造の拡大上面図である。
【図５】アセンブリのカプセル化前と、基板および電気
部品パッケージの付着前の図１のアセンブリを、図２の
直線５−５で切断した断面図である。
【図６】電気部品パッケージが基板に付着された状態の
図５の断面図を示す。
【図７】カプセル化材料が電気部品パッケージの周囲に
塗布された状態の図１のアセンブリの上面図である。
【図８】アセンブリがカプセル化されている途中の図５
の断面図である。
【図９】アセンブリがカプセル化された図５の断面図で
ある。
【図１０】代替のアセンブリがカプセル化されている途
中の図５の断面図である。
【図１１】代替の排気孔構造を有する図１の基板の上面
図である。
【符号の説明】
１００ 通信システム １０１ 電子機器 １０２ 基地局 １０３ 信号 １０４ アンテナ １０５，１０７，１０９ 外皮切断部 １０６ 基板アセンブリ １０８ パッケージ １１０ 基板 １１１ 基板底面 １１２ エポキシ １１３ 基板上面 １１４ 軌跡 １１６ 排気孔構造

Claims (10)

    【特許請求の範囲】
  1. 【請求項１】 第１表面（１１１）および第２表面（１
    １３）を有する基板（１１０）；前記第１表面上に搭載
    される付着部位（２０１）；前記付着部位に整合するイ
    ンタフェース（３０２）を有する部品パッケージ（１０
    ８）；前記部品パッケージをカプセル化する所定量のエ
    ポキシ（１１２）；および前記基板の前記第１表面と前
    記第２表面との間に延在する複数の排気孔（１１６）で
    あって、前記部品パッケージの下方で前記付着部位の中
    心（２０６）周囲に位置し、前記エポキシによる前記部
    品パッケージの迅速で完全なカプセル化を可能にするよ
    う配置される前記複数の排気孔（１１６）；によって構
    成されることを特徴とするアセンブリ。
  2. 【請求項２】 前記インタフェースが所定の長さを有す
    る複数の接触部（３０４）を備え、前記付着部位が複数
    のパッド（２０２）を備え、前記複数の接触部とパッド
    とが、前記部品パッケージと前記基板との間に約１．３
    ミリを超えない空隙を生成することを特徴とする請求項
    １記載のアセンブリ。
  3. 【請求項３】 前記複数の排気孔の各々が前記付着部位
    の前記中心から等距離にあることを特徴とする請求項１
    記載のアセンブリ。
  4. 【請求項４】 前記複数の排気孔が、正三角形（４１
    ８）に配置され、前記複数の排気孔の各々が前記正三角
    形の頂点（４１５，４１６，４１７）に位置することを
    特徴とする請求項１記載のアセンブリ。
  5. 【請求項５】 前記複数の排気孔の各々の間の中心軸と
    中心軸との距離（Doo ）が約０．９ミリを超えないこと
    を特徴とする請求項４記載のアセンブリ。
  6. 【請求項６】 前記複数の排気孔の各々が約０．３ミリ
    以上約０．４ミリ以下の直径（D ）を有することを特徴
    とする請求項１記載のアセンブリ。
  7. 【請求項７】 前記複数の排気孔が５つの排気孔（１１
    ０１〜１１０５）によって構成され、前記５つの排気孔
    の１つが付着部位の中央に位置し、前記５つのうち他排
    気孔がその周囲に矩形（１１１２）に配置され、前記５
    つのうち他排気孔の各々が前記矩形の隅部（１１０７〜
    １１１０）に位置し、前記１つの排気孔の１つから実質
    的に等距離にあることを特徴とする請求項１記載のアセ
    ンブリ。
  8. 【請求項８】 前記付着部位の前記中心から前記５つの
    うち他排気孔の中心軸までの距離（Dco'）が約０．９ミ
    リを超えないことを特徴とする請求項１記載のアセンブ
    リ。
  9. 【請求項９】 前記部品パッケージに直接的に対向する
    前記基板の前記第２表面に付着される第２部品パッケー
    ジ（１０００）；および前記第２部品パッケージをカプ
    セル化する第２所定量のエポキシ；によってさらに構成
    され、前記複数の排気孔がエポキシの通過を許す寸法と
    なることを特徴とする請求項１記載のアセンブリ。
  10. 【請求項１０】 付着部位と複数の排気孔とを有する基
    板を設ける段階（図２）であって、前記複数の排気孔が
    前記付着部位の周囲に配置され前記基板を貫通して延在
    する段階；部品パッケージのインタフェースと前記付着
    部位とを整合することにより前記基板に部品パッケージ
    を付着する段階（図５および図６）であって、前記部品
    パッケージと前記基板とは、前記インタフェースと前記
    付着部位とによって隔てられ、その間に空隙を生成する
    段階；前記部品パッケージを、それに隣接する前記基板
    上に配置されるエポキシによって完全に包囲する段階
    （図７）；および前記エポキシを加熱して自由流液体を
    加熱し、その際に前記液体が前記空隙内に引き込まれ、
    前記複数の排気孔が前記空隙から空気を排出して、前記
    部品パッケージの迅速で完全なカプセル化を確実にする
    段階；によって構成されることを特徴とする組立方法。
JP9361917A 1996-12-20 1997-12-10 基板上に搭載された電気部品パッケージをカプセル化するのに適した排気孔構造を採用する基板およびそれに関連する方法 Pending JPH10190200A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US771286 1977-02-23
US77128696A 1996-12-20 1996-12-20

Publications (1)

Publication Number Publication Date
JPH10190200A true JPH10190200A (ja) 1998-07-21

Family

ID=25091330

Family Applications (1)

Application Number Title Priority Date Filing Date
JP9361917A Pending JPH10190200A (ja) 1996-12-20 1997-12-10 基板上に搭載された電気部品パッケージをカプセル化するのに適した排気孔構造を採用する基板およびそれに関連する方法

Country Status (7)

Country Link
JP (1) JPH10190200A (ja)
KR (1) KR19980064449A (ja)
CN (1) CN1195962A (ja)
BR (1) BR9706047A (ja)
FI (1) FI974564A (ja)
GB (1) GB2320612A (ja)
SE (1) SE9704751L (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008244062A (ja) * 2007-03-27 2008-10-09 Kojima Press Co Ltd 回路基板

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB2504343A (en) 2012-07-27 2014-01-29 Ibm Manufacturing an semiconductor chip underfill using air vent

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4942452A (en) * 1987-02-25 1990-07-17 Hitachi, Ltd. Lead frame and semiconductor device
IT1217802B (it) * 1988-06-08 1990-03-30 Sgs Thomson Microelectronics Dispositivo a semiconduttore in contenitore in plastica con mezzo du abcioraggio tra lastrina porta "chip" e corpo in plastic

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008244062A (ja) * 2007-03-27 2008-10-09 Kojima Press Co Ltd 回路基板

Also Published As

Publication number Publication date
KR19980064449A (ko) 1998-10-07
GB2320612A (en) 1998-06-24
FI974564A0 (fi) 1997-12-18
SE9704751D0 (sv) 1997-12-19
GB9723413D0 (en) 1998-01-07
SE9704751L (sv) 1998-06-21
FI974564A (fi) 1998-06-21
BR9706047A (pt) 1999-08-03
CN1195962A (zh) 1998-10-14
MX9709039A (es) 1998-06-28

Similar Documents

Publication Publication Date Title
US8232144B2 (en) Non-pull back pad package with an additional solder standoff
JP3541491B2 (ja) 電子部品
US7125789B2 (en) Composite metal column for mounting semiconductor device
US9520374B2 (en) Semiconductor device, substrate and semiconductor device manufacturing method
JP2012009782A (ja) 半導体パッケージの製造方法
KR100367955B1 (ko) 솔더볼과 기판 사이의 결합이 강화된 반도체 장치
US5841198A (en) Ball grid array package employing solid core solder balls
US7928559B2 (en) Semiconductor device, electronic component module, and method for manufacturing semiconductor device
JP4051570B2 (ja) 半導体装置の製造方法
US6571469B2 (en) Method for manufacturing modular board
JPH10190200A (ja) 基板上に搭載された電気部品パッケージをカプセル化するのに適した排気孔構造を採用する基板およびそれに関連する方法
JP2004039988A (ja) 素子搭載用回路基板及び電子装置
JPH0348435A (ja) フリップチップ素子の実装構造
JPH10178144A (ja) Ｂｇａ型電子部品の同軸電極構造
JP2000252324A (ja) 半導体パッケージおよび半導体パッケージ製造方法
JPH10289923A (ja) 半導体パッケージの製造方法
JPH0766318A (ja) 半導体装置
MXPA97009039A (en) Substrate that uses an appropriate installation of ventilation holes to encapsulate a package of electrical components mounted on it and met
JP2002043466A (ja) ボールグリッドアレイパッケージ
JPH1092967A (ja) 底面突起状端子配列型集積回路装置及びその製造方法
CN116246967A (zh) 一种芯片表面贴装焊接结构及其工艺
JP2002134652A (ja) 半導体パッケージ及び半導体パッケージの製造方法
JP2007103973A (ja) 電子部品、電子部品素材および電子部品の製造方法
JPH05343586A (ja) 表面実装部品及びその製造方法
JPH0837345A (ja) チップキャリアおよびその製造方法