JPH10190200A - 基板上に搭載された電気部品パッケージをカプセル化するのに適した排気孔構造を採用する基板およびそれに関連する方法 - Google Patents
基板上に搭載された電気部品パッケージをカプセル化するのに適した排気孔構造を採用する基板およびそれに関連する方法Info
- Publication number
- JPH10190200A JPH10190200A JP9361917A JP36191797A JPH10190200A JP H10190200 A JPH10190200 A JP H10190200A JP 9361917 A JP9361917 A JP 9361917A JP 36191797 A JP36191797 A JP 36191797A JP H10190200 A JPH10190200 A JP H10190200A
- Authority
- JP
- Japan
- Prior art keywords
- substrate
- epoxy
- assembly
- package
- exhaust holes
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000000034 method Methods 0.000 title claims abstract description 26
- 239000004593 Epoxy Substances 0.000 claims abstract description 62
- 239000000758 substrate Substances 0.000 claims description 58
- 238000005538 encapsulation Methods 0.000 claims description 19
- 239000011800 void material Substances 0.000 claims description 17
- 238000010438 heat treatment Methods 0.000 claims description 11
- 239000007788 liquid Substances 0.000 claims description 3
- 238000004519 manufacturing process Methods 0.000 abstract description 8
- 229910000679 solder Inorganic materials 0.000 description 13
- 239000000463 material Substances 0.000 description 5
- 238000004891 communication Methods 0.000 description 3
- 239000007789 gas Substances 0.000 description 3
- 230000008018 melting Effects 0.000 description 3
- 238000002844 melting Methods 0.000 description 3
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 description 2
- 229910045601 alloy Inorganic materials 0.000 description 2
- 239000000956 alloy Substances 0.000 description 2
- 239000011324 bead Substances 0.000 description 2
- 230000001413 cellular effect Effects 0.000 description 2
- 238000005520 cutting process Methods 0.000 description 2
- LQBJWKCYZGMFEV-UHFFFAOYSA-N lead tin Chemical compound [Sn].[Pb] LQBJWKCYZGMFEV-UHFFFAOYSA-N 0.000 description 2
- 229910052751 metal Inorganic materials 0.000 description 2
- 239000002184 metal Substances 0.000 description 2
- RNFJDJUURJAICM-UHFFFAOYSA-N 2,2,4,4,6,6-hexaphenoxy-1,3,5-triaza-2$l^{5},4$l^{5},6$l^{5}-triphosphacyclohexa-1,3,5-triene Chemical compound N=1P(OC=2C=CC=CC=2)(OC=2C=CC=CC=2)=NP(OC=2C=CC=CC=2)(OC=2C=CC=CC=2)=NP=1(OC=1C=CC=CC=1)OC1=CC=CC=C1 RNFJDJUURJAICM-UHFFFAOYSA-N 0.000 description 1
- 229910000570 Cupronickel Inorganic materials 0.000 description 1
- 229910000978 Pb alloy Inorganic materials 0.000 description 1
- 239000004642 Polyimide Substances 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- 238000001816 cooling Methods 0.000 description 1
- YOCUPQPZWBBYIX-UHFFFAOYSA-N copper nickel Chemical compound [Ni].[Cu] YOCUPQPZWBBYIX-UHFFFAOYSA-N 0.000 description 1
- MPTQRFCYZCXJFQ-UHFFFAOYSA-L copper(II) chloride dihydrate Chemical compound O.O.[Cl-].[Cl-].[Cu+2] MPTQRFCYZCXJFQ-UHFFFAOYSA-L 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 230000005496 eutectics Effects 0.000 description 1
- 239000011152 fibreglass Substances 0.000 description 1
- 239000003063 flame retardant Substances 0.000 description 1
- 229920001721 polyimide Polymers 0.000 description 1
- 230000002028 premature Effects 0.000 description 1
- 238000003908 quality control method Methods 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- 238000005476 soldering Methods 0.000 description 1
- 229920001187 thermosetting polymer Polymers 0.000 description 1
- 238000001771 vacuum deposition Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/50—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor for integrated circuit devices, e.g. power bus, number of leads
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
- H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
- H01L21/563—Encapsulation of active face of flip-chip device, e.g. underfilling or underencapsulation of flip-chip, encapsulation preform on chip or mounting substrate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
- H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/22—Secondary treatment of printed circuits
- H05K3/28—Applying non-metallic protective coatings
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73201—Location after the connecting process on the same surface
- H01L2224/73203—Bump and layer connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73201—Location after the connecting process on the same surface
- H01L2224/73203—Bump and layer connectors
- H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
- H01L2224/831—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector the layer connector being supplied to the parts to be connected in the bonding apparatus
- H01L2224/83102—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector the layer connector being supplied to the parts to be connected in the bonding apparatus using surface energy, e.g. capillary forces
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
- H01L2224/92—Specific sequence of method steps
- H01L2224/921—Connecting a surface with connectors of different types
- H01L2224/9212—Sequential connecting processes
- H01L2224/92122—Sequential connecting processes the first connecting process involving a bump connector
- H01L2224/92125—Sequential connecting processes the first connecting process involving a bump connector the second connecting process involving a layer connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
- H01L2224/92—Specific sequence of method steps
- H01L2224/922—Connecting different surfaces of the semiconductor or solid-state body with connectors of different types
- H01L2224/9222—Sequential connecting processes
- H01L2224/92222—Sequential connecting processes the first connecting process involving a bump connector
- H01L2224/92225—Sequential connecting processes the first connecting process involving a bump connector the second connecting process involving a layer connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01004—Beryllium [Be]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01006—Carbon [C]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01012—Magnesium [Mg]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01013—Aluminum [Al]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01015—Phosphorus [P]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01029—Copper [Cu]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01033—Arsenic [As]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/0105—Tin [Sn]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01074—Tungsten [W]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01078—Platinum [Pt]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01082—Lead [Pb]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/013—Alloys
- H01L2924/0132—Binary Alloys
- H01L2924/01322—Eutectic Alloys, i.e. obtained by a liquid transforming into two solid phases
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/1515—Shape
- H01L2924/15151—Shape the die mounting substrate comprising an aperture, e.g. for underfilling, outgassing, window type wire connections
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Computer Hardware Design (AREA)
- General Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
- Wire Bonding (AREA)
- Structure Of Printed Boards (AREA)
- Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
- Non-Metallic Protective Coatings For Printed Circuits (AREA)
Abstract
(57)【要約】
【課題】 1工程プロセスを介して部品パッケージと基
板とのアセンブリをカプセル化するための装置と、それ
に関連する方法とを提供する。 【解決手段】 複数の排気孔212〜214を採用する
基板110を用いて、1工程プロセスにおいて電気部品
パッケージ108をカプセル化する。排気孔212〜2
14は、基板110を貫通して延在し、その付着部位2
01の中央に位置する。付着部位201は、部品パッケ
ージ108上に搭載される対応する接触部304と整合
する複数のパッド202を具備する。整合されると、部
品パッケージ108の周囲全体にエポキシ112が塗布
される。加熱すると、エポキシ112は部品パッケージ
108と基板110との間の空隙604に流れ込む。排
気孔212〜214は、空隙604から空気を排出し
て、エポキシ112が迅速に完全に空隙604を充填す
ることを可能にし、それによって部品パッケージ108
をカプセル化する。
板とのアセンブリをカプセル化するための装置と、それ
に関連する方法とを提供する。 【解決手段】 複数の排気孔212〜214を採用する
基板110を用いて、1工程プロセスにおいて電気部品
パッケージ108をカプセル化する。排気孔212〜2
14は、基板110を貫通して延在し、その付着部位2
01の中央に位置する。付着部位201は、部品パッケ
ージ108上に搭載される対応する接触部304と整合
する複数のパッド202を具備する。整合されると、部
品パッケージ108の周囲全体にエポキシ112が塗布
される。加熱すると、エポキシ112は部品パッケージ
108と基板110との間の空隙604に流れ込む。排
気孔212〜214は、空隙604から空気を排出し
て、エポキシ112が迅速に完全に空隙604を充填す
ることを可能にし、それによって部品パッケージ108
をカプセル化する。
Description
【0001】
【産業上の利用分野】本発明は、一般に基板に関し、さ
らに詳しくは、その上に搭載された電気部品パッケージ
をカプセル化するのに適した基板に関する。
らに詳しくは、その上に搭載された電気部品パッケージ
をカプセル化するのに適した基板に関する。
【0002】
【従来の技術および発明が解決しようとする課題】直接
チップ付着(DCA: direct chip attach )パッケージな
どの電気部品パッケージは、エレクトロニクス産業全体
で広く受け入れられる。DCA パッケージは、その一表面
上に搭載される複数の電気接触部を具備する。接触部
は、アレイまたはその他のパターンに配置され、主とし
てハンダ・バンプによって構成される。パッケージは、
プリント回路板などの基板に直接的に組み付けられる。
基板は、複数のパッドを搭載する。パッドは、接触部と
整合するように基板上に配置される。パッケージの接触
部を、基板のパッドにハンダ付けすることにより、組立
が実行される。バンプとパッドとは、パッケージと基板
との間に空隙を作り出す。
チップ付着(DCA: direct chip attach )パッケージな
どの電気部品パッケージは、エレクトロニクス産業全体
で広く受け入れられる。DCA パッケージは、その一表面
上に搭載される複数の電気接触部を具備する。接触部
は、アレイまたはその他のパターンに配置され、主とし
てハンダ・バンプによって構成される。パッケージは、
プリント回路板などの基板に直接的に組み付けられる。
基板は、複数のパッドを搭載する。パッドは、接触部と
整合するように基板上に配置される。パッケージの接触
部を、基板のパッドにハンダ付けすることにより、組立
が実行される。バンプとパッドとは、パッケージと基板
との間に空隙を作り出す。
【0003】強化と信頼性のために、パッケージと基板
のアセンブリがカプセル化される。カプセル化は、パッ
ケージと基板との間の空隙を充填することによりなされ
る。カプセル化は、2工程プロセス(two-pass proces
s) である。第1工程において、エポキシのビード(溶
球)がパッケージの隣接する2側面に沿って吐出され、
アセンブリが加熱されて、エポキシを溶融させ、毛細流
を起こす。次にアセンブリは待機期間に入り、この間
に、溶融したエポキシが毛細管作用により空隙内に流れ
込む。待機期間の最後に、アセンブリは第2工程に入
り、エポキシが隣接する残りの2側面に沿って吐出され
る。残念ながら、この2工程プロセスは、サイクル時間
が長く、インライン製造のために二重の設備が必要で、
高度のプロセス品質制御が求められる。たとえば、工程
と工程との間の待機時間が不充分であると、パッケージ
の下に気泡が入り込んで、カプセル化が不完全となり、
アセンブリに早期の壊滅的な機械的不良を起こすことが
ある。
のアセンブリがカプセル化される。カプセル化は、パッ
ケージと基板との間の空隙を充填することによりなされ
る。カプセル化は、2工程プロセス(two-pass proces
s) である。第1工程において、エポキシのビード(溶
球)がパッケージの隣接する2側面に沿って吐出され、
アセンブリが加熱されて、エポキシを溶融させ、毛細流
を起こす。次にアセンブリは待機期間に入り、この間
に、溶融したエポキシが毛細管作用により空隙内に流れ
込む。待機期間の最後に、アセンブリは第2工程に入
り、エポキシが隣接する残りの2側面に沿って吐出され
る。残念ながら、この2工程プロセスは、サイクル時間
が長く、インライン製造のために二重の設備が必要で、
高度のプロセス品質制御が求められる。たとえば、工程
と工程との間の待機時間が不充分であると、パッケージ
の下に気泡が入り込んで、カプセル化が不完全となり、
アセンブリに早期の壊滅的な機械的不良を起こすことが
ある。
【0004】従って、1工程プロセス(one-pass proces
s)を介して部品パッケージと基板とのアセンブリをカプ
セル化するための装置と、それに関連する方法とが必要
である。
s)を介して部品パッケージと基板とのアセンブリをカプ
セル化するための装置と、それに関連する方法とが必要
である。
【0005】
【実施例】複数の排気孔を採用する基板を用いて、1工
程プロセスにおいて電気部品パッケージをカプセル化す
る。排気孔は基板を貫通して延在し、基板の付着部位の
中央に位置する。付着部位には、電気部品パッケージ上
に搭載される対応の接触部と整合する複数のパッドが含
まれる。電気部品パッケージは、エポキシによって完全
に囲まれる。加熱すると、電気部品パッケージと基板と
の間で、接触部とパッドとにより規定される空隙内に、
エポキシが流れ込む。排気孔は、空隙から空気を排出し
て、エポキシが素早く完全に空隙を充填するようにし
て、それにより部品パッケージを1工程プロセスでカプ
セル化する。
程プロセスにおいて電気部品パッケージをカプセル化す
る。排気孔は基板を貫通して延在し、基板の付着部位の
中央に位置する。付着部位には、電気部品パッケージ上
に搭載される対応の接触部と整合する複数のパッドが含
まれる。電気部品パッケージは、エポキシによって完全
に囲まれる。加熱すると、電気部品パッケージと基板と
の間で、接触部とパッドとにより規定される空隙内に、
エポキシが流れ込む。排気孔は、空隙から空気を排出し
て、エポキシが素早く完全に空隙を充填するようにし
て、それにより部品パッケージを1工程プロセスでカプ
セル化する。
【0006】図1は、電子機器101と基地局102と
を備える通信システム100を示す。電子機器101
は、無線周波数(RF: radio frequency )信号103を
介して基地局102と通信する。携帯セルラ電話として
図示される電子機器101は、アンテナ104(外皮切
断部105を介して見える)と基板アセンブリ106
(外皮切断部107を介して見える)とを備える。電子
機器101の動作中は、基板アセンブリ106は、アン
テナ104において受信されたRF信号103から導出し
た信号を処理して、信号を生成し、この信号がアンテナ
104に送られ、RF信号103として放出される。基板
アセンブリ106は、電気部品パッケージ108と基板
110とを備える。パッケージ108は、基板110
(外皮切断部109を介して見える)の底面111に付
着され、エポキシ112によりカプセル化される。パッ
ケージ108の軌跡114が基板110の上面113上
に破線で示される。基板110は、軌跡114内の中央
に位置する排気孔構造116を備える。排気孔構造11
6は、基板アセンブリ106の製造中にパッケージ10
8をカプセル化することを助ける。
を備える通信システム100を示す。電子機器101
は、無線周波数(RF: radio frequency )信号103を
介して基地局102と通信する。携帯セルラ電話として
図示される電子機器101は、アンテナ104(外皮切
断部105を介して見える)と基板アセンブリ106
(外皮切断部107を介して見える)とを備える。電子
機器101の動作中は、基板アセンブリ106は、アン
テナ104において受信されたRF信号103から導出し
た信号を処理して、信号を生成し、この信号がアンテナ
104に送られ、RF信号103として放出される。基板
アセンブリ106は、電気部品パッケージ108と基板
110とを備える。パッケージ108は、基板110
(外皮切断部109を介して見える)の底面111に付
着され、エポキシ112によりカプセル化される。パッ
ケージ108の軌跡114が基板110の上面113上
に破線で示される。基板110は、軌跡114内の中央
に位置する排気孔構造116を備える。排気孔構造11
6は、基板アセンブリ106の製造中にパッケージ10
8をカプセル化することを助ける。
【0007】図2および図3に示されるパッケージ10
8は、ダイ200によって構成される。図示される実施
例においては、パッケージ108は約7.7ミリx5ミ
リxミリの寸法を有する直接チップ付着(DCA )パッケ
ージ(または「フリップ・チップ」)であり、ダイ20
0は基本的にシリコンによって構成される。ダイ200
の底面300にはインタフェース302が搭載され、パ
ッケージ108を基板110に接続する。インタフェー
ス302は、複数の接触部304を備える。図示される
実施例においては、接触部304の各々は、エッチング
されたパッド306とバンプ308とからなり、図5お
よび図6により明確に図示される。パッド306は、ダ
イ200上に直接搭載され、好ましくは高鉛合金、また
はハンダに結合するのに適したその他の材料で付着され
る。バンプ308は、真空蒸着プロセスまたはその他の
適切なプロセスを介して、パッド306上に形成され
る。バンプ308は、好ましくは、97%の鉛と3%の
スズからなるようなスズ−鉛ハンダまたはその他の適切
なハンダによって構成される。
8は、ダイ200によって構成される。図示される実施
例においては、パッケージ108は約7.7ミリx5ミ
リxミリの寸法を有する直接チップ付着(DCA )パッケ
ージ(または「フリップ・チップ」)であり、ダイ20
0は基本的にシリコンによって構成される。ダイ200
の底面300にはインタフェース302が搭載され、パ
ッケージ108を基板110に接続する。インタフェー
ス302は、複数の接触部304を備える。図示される
実施例においては、接触部304の各々は、エッチング
されたパッド306とバンプ308とからなり、図5お
よび図6により明確に図示される。パッド306は、ダ
イ200上に直接搭載され、好ましくは高鉛合金、また
はハンダに結合するのに適したその他の材料で付着され
る。バンプ308は、真空蒸着プロセスまたはその他の
適切なプロセスを介して、パッド306上に形成され
る。バンプ308は、好ましくは、97%の鉛と3%の
スズからなるようなスズ−鉛ハンダまたはその他の適切
なハンダによって構成される。
【0008】図2を参照して、基板110は、好ましく
は、ポリイミド,エポキシ系難燃性産業繊維ガラス(G1
0-FR4 )またはその他の適切な材料からなるプリント回
路板(PCB: printed circuit board)である。基板11
0の表面111は、パッケージ108を搭載する付着部
位201を備える。付着部位201は、基板110の表
面111上に搭載される複数のパッド202によって構
成される。複数のパッド202は、パッケージ108の
インタフェース302と基板110の図2の付着部位2
01とが並置されると、図3の複数の接触部304のう
ち対応するものの下になるよう配置される。複数のパッ
ド202の外側のパッドは、周縁部を規定するように配
置されるが、この周縁部は図示される実施例において
は、矩形であり、約7.5ミリx 5ミリの寸法である。
複数のパッド202の残りの部分は、周縁部内に位置す
る。複数のパッド202の各々は、基板110内に配置
される銅トレース204などの金属トレースに電気的に
接続される。金属トレースは、複数のパッド202との
間に電気信号を伝えて、処理を行う。
は、ポリイミド,エポキシ系難燃性産業繊維ガラス(G1
0-FR4 )またはその他の適切な材料からなるプリント回
路板(PCB: printed circuit board)である。基板11
0の表面111は、パッケージ108を搭載する付着部
位201を備える。付着部位201は、基板110の表
面111上に搭載される複数のパッド202によって構
成される。複数のパッド202は、パッケージ108の
インタフェース302と基板110の図2の付着部位2
01とが並置されると、図3の複数の接触部304のう
ち対応するものの下になるよう配置される。複数のパッ
ド202の外側のパッドは、周縁部を規定するように配
置されるが、この周縁部は図示される実施例において
は、矩形であり、約7.5ミリx 5ミリの寸法である。
複数のパッド202の残りの部分は、周縁部内に位置す
る。複数のパッド202の各々は、基板110内に配置
される銅トレース204などの金属トレースに電気的に
接続される。金属トレースは、複数のパッド202との
間に電気信号を伝えて、処理を行う。
【0009】図示される実施例においては、付着部位2
01は、パッケージ108などのDCA パッケージと和合
性(compatible)を有する。複数のパッド202の各々
は、図5に図示されるような平坦な共融性バンプ500
と、接触部502とを備える。接触部502は、基板1
10の、ハンダ・マスク開口部などの凹部504内に置
かれる。接触部502は、好ましくは、銅−ニッケル合
金,アルミニウムまたはハンダに結合するのに適したそ
の他の材料で電気メッキされる。平坦化バンプ500
は、接触部502に結合され、リフロー加熱および平坦
化プロセスを介して、接触部502を囲む凹部504内
に配置される。平坦化バンプ500は、好ましくは60
%のスズと40%の鉛からなる合金などのスズ−鉛ハン
ダまたは、パッケージ108(図3参照)の複数の接触
部304のバンプ308の融点より低い融点を有する、
その他の適切なハンダによって構成される。
01は、パッケージ108などのDCA パッケージと和合
性(compatible)を有する。複数のパッド202の各々
は、図5に図示されるような平坦な共融性バンプ500
と、接触部502とを備える。接触部502は、基板1
10の、ハンダ・マスク開口部などの凹部504内に置
かれる。接触部502は、好ましくは、銅−ニッケル合
金,アルミニウムまたはハンダに結合するのに適したそ
の他の材料で電気メッキされる。平坦化バンプ500
は、接触部502に結合され、リフロー加熱および平坦
化プロセスを介して、接触部502を囲む凹部504内
に配置される。平坦化バンプ500は、好ましくは60
%のスズと40%の鉛からなる合金などのスズ−鉛ハン
ダまたは、パッケージ108(図3参照)の複数の接触
部304のバンプ308の融点より低い融点を有する、
その他の適切なハンダによって構成される。
【0010】図2を参照して、排気孔構造116は、付
着部位201の中心206に近接して配置される。中心
206は、付着部位201の横軸208および縦軸21
0の交点に位置する。図2,図4,図5,図6,図8お
よび図9に示される実施例においては、排気孔構造11
6は、基板110の表面111,113間に延在する3
つの円筒形排気孔212,213,214を備える。排
気孔212,213,214は、空気は通過させるが、
エポキシが出ないような寸法としなければならない。図
示される実施例においては、排気孔212,213,2
14は、同様の寸法とし、図4に示されるように約0.
3ミリないし約0.4ミリの直径D を有する。排気孔2
12,213,214は、それぞれの中心軸415,4
16,417が中心206から等距離にあり、図4に破
線で示される正三角形418の頂点を規定するように配
置される。排気孔212,213,214の各々は、中
心206に充分に近く置いて、エポキシ・カプセル化が
完全になり、エポキシの中空化を防ぐようにしなければ
ならない。図示される実施例においては、中心206か
ら軸415,416,417までの距離Dco は約0.6
ミリであり、軸415,416,417間の距離Doo は
約0.9ミリである。
着部位201の中心206に近接して配置される。中心
206は、付着部位201の横軸208および縦軸21
0の交点に位置する。図2,図4,図5,図6,図8お
よび図9に示される実施例においては、排気孔構造11
6は、基板110の表面111,113間に延在する3
つの円筒形排気孔212,213,214を備える。排
気孔212,213,214は、空気は通過させるが、
エポキシが出ないような寸法としなければならない。図
示される実施例においては、排気孔212,213,2
14は、同様の寸法とし、図4に示されるように約0.
3ミリないし約0.4ミリの直径D を有する。排気孔2
12,213,214は、それぞれの中心軸415,4
16,417が中心206から等距離にあり、図4に破
線で示される正三角形418の頂点を規定するように配
置される。排気孔212,213,214の各々は、中
心206に充分に近く置いて、エポキシ・カプセル化が
完全になり、エポキシの中空化を防ぐようにしなければ
ならない。図示される実施例においては、中心206か
ら軸415,416,417までの距離Dco は約0.6
ミリであり、軸415,416,417間の距離Doo は
約0.9ミリである。
【0011】パッケージ108は、まず、複数の接触部
304の各々が図5に示されるように複数のパッド20
2の対応するものの上に乗るよう、パッケージ108を
基板110と係合することにより基板110に装着され
る。次にパッケージ108と基板110とは、約60秒
ないし90秒間、約摂氏220度のピーク温度までリフ
ロー加熱される。この加熱により、パッケージ108の
複数の接触部304の各々のバンプ308を溶融させず
に、複数のパッド202の各々の平坦化バンプ500が
溶融する。平坦化バンプ500の溶融ハンダが、表面張
力により複数の接触部304の各々のバンプ308上に
引き出される。冷却すると、複数のパッド202の各々
の平坦化バンプ500は、図6に示されるように凹型の
ハンダ隅肉600に変形する。複数のパッド202の各
々の凹型ハンダ隅肉600は、複数の接触部304の各
々のバンプ308と融合し、パッケージ108と基板1
10とを機械的にも電気的にも接合する冶金相互接続部
を形成する。結果として得られるアセンブリ602は、
基板110上に搭載されたパッケージ108によって構
成され、インタフェース302が付着部位201に面し
て平行に位置するが、複数の接触部304と複数のパッ
ド202とによって付着部位201からは隔てられてお
り、約0.07ミリないし約0.13ミリの空隙604
を生成する。図示される実施例においては、空隙604
は約0.08ミリである。
304の各々が図5に示されるように複数のパッド20
2の対応するものの上に乗るよう、パッケージ108を
基板110と係合することにより基板110に装着され
る。次にパッケージ108と基板110とは、約60秒
ないし90秒間、約摂氏220度のピーク温度までリフ
ロー加熱される。この加熱により、パッケージ108の
複数の接触部304の各々のバンプ308を溶融させず
に、複数のパッド202の各々の平坦化バンプ500が
溶融する。平坦化バンプ500の溶融ハンダが、表面張
力により複数の接触部304の各々のバンプ308上に
引き出される。冷却すると、複数のパッド202の各々
の平坦化バンプ500は、図6に示されるように凹型の
ハンダ隅肉600に変形する。複数のパッド202の各
々の凹型ハンダ隅肉600は、複数の接触部304の各
々のバンプ308と融合し、パッケージ108と基板1
10とを機械的にも電気的にも接合する冶金相互接続部
を形成する。結果として得られるアセンブリ602は、
基板110上に搭載されたパッケージ108によって構
成され、インタフェース302が付着部位201に面し
て平行に位置するが、複数の接触部304と複数のパッ
ド202とによって付着部位201からは隔てられてお
り、約0.07ミリないし約0.13ミリの空隙604
を生成する。図示される実施例においては、空隙604
は約0.08ミリである。
【0012】パッケージ108および基板110をそれ
ぞれ構成する異なる材料は、昇温すると膨張するが、速
度が異なる傾向にある。熱膨張のこの差が複数のパッド
202と複数の接触部304とのハンダ結合における応
力を生み、結果として相互接続部の不良を起こすことが
ある。相互接続部を強化するために、空隙604をエポ
キシで充填することによりアセンブリ602をカプセル
化することが知られる。カプセル化を確実にして、相互
接続部の不良を最小限に抑えるために、エポキシは隙間
なく、空隙604を完全に充填しなければならない。
ぞれ構成する異なる材料は、昇温すると膨張するが、速
度が異なる傾向にある。熱膨張のこの差が複数のパッド
202と複数の接触部304とのハンダ結合における応
力を生み、結果として相互接続部の不良を起こすことが
ある。相互接続部を強化するために、空隙604をエポ
キシで充填することによりアセンブリ602をカプセル
化することが知られる。カプセル化を確実にして、相互
接続部の不良を最小限に抑えるために、エポキシは隙間
なく、空隙604を完全に充填しなければならない。
【0013】発明の背景で論じたように、DCA パッケー
ジなどのパッケージのカプセル化は、以前は2工程のプ
ロセスにより行われ、各工程には吐出,加熱および待機
の段階が含まれた。この2工程のプロセスにより、パッ
ケージを採用する装置の製造サイクル時間が増大した。
たとえば、2工程のプロセスで7.5ミリx 5ミリのDC
A パッケージをカプセル化すると、パッケージを採用す
る装置の製造サイクル時間に約90秒が加算されること
になる。
ジなどのパッケージのカプセル化は、以前は2工程のプ
ロセスにより行われ、各工程には吐出,加熱および待機
の段階が含まれた。この2工程のプロセスにより、パッ
ケージを採用する装置の製造サイクル時間が増大した。
たとえば、2工程のプロセスで7.5ミリx 5ミリのDC
A パッケージをカプセル化すると、パッケージを採用す
る装置の製造サイクル時間に約90秒が加算されること
になる。
【0014】アセンブリ602のカプセル化は、吐出お
よび加熱のただ1つの段階を含む1工程プロセスを介し
て実行される。図7の吐出具700は、基板110のキ
ープアウト領域702に連続した均一のエポキシ112
のビードを吐出する。自動吐出装置とすることもできる
吐出具700は、パッケージ108をカプセル化するの
に充分な量のエポキシ112を吐出するよう較正され
る。エポキシ112の量は、空隙604の寸法に依存す
る。図示される実施例においては、吐出具700は、約
15mgのエポキシ112を吐出するが、これはDexter-H
ysol社により製造され、部品番号FP4510として販売され
るものなどの単独部品のエポキシまたはその他の適切な
熱硬化性ポリマである。キープアウト領域702には電
気部品が存在せず、付着部位201に隣接し、完全にそ
の周囲を囲む。キープアウト領域702は、パッケージ
108をカプセル化するために必要とされる量のエポキ
シ112を受け入れる寸法とする。図示される実施例に
おいては、キープアウト領域702は、約1.3ミリの
幅W を有する。
よび加熱のただ1つの段階を含む1工程プロセスを介し
て実行される。図7の吐出具700は、基板110のキ
ープアウト領域702に連続した均一のエポキシ112
のビードを吐出する。自動吐出装置とすることもできる
吐出具700は、パッケージ108をカプセル化するの
に充分な量のエポキシ112を吐出するよう較正され
る。エポキシ112の量は、空隙604の寸法に依存す
る。図示される実施例においては、吐出具700は、約
15mgのエポキシ112を吐出するが、これはDexter-H
ysol社により製造され、部品番号FP4510として販売され
るものなどの単独部品のエポキシまたはその他の適切な
熱硬化性ポリマである。キープアウト領域702には電
気部品が存在せず、付着部位201に隣接し、完全にそ
の周囲を囲む。キープアウト領域702は、パッケージ
108をカプセル化するために必要とされる量のエポキ
シ112を受け入れる寸法とする。図示される実施例に
おいては、キープアウト領域702は、約1.3ミリの
幅W を有する。
【0015】エポキシ112が吐出されると、アセンブ
リ602は約摂氏80度まで加熱される。加熱中にエポ
キシ112の粘度が下がり、エポキシ112は自由流液
体となり、図8の矢印800により示されるように毛細
管作用によりパッケージ108のすべての側面から空隙
604内に引き込まれる。エポキシ112が中に入る
と、空隙604内の空気やその他の気体が、矢印802
により示されるように、排気孔構造116を介して同時
に排出される。排気孔構造116の排出行動は、エポキ
シ112の毛細管流への抵抗を減らして、空気やその他
の気体がエポキシ112内に捕捉されることを防ぐ。前
述のように、排気孔212,213,214は、エポキ
シ112の通過を妨げるような寸法である。エポキシが
図9に示されるように空隙604を完全に満たすと、カ
プセル化は終了する。図示される実施例においては、吐
出および加熱の1工程プロセスでは、図1の機器101
の製造サイクル時間は、わずか30秒ほどしか余分にか
からない。そのために、1工程プロセスを介するカプセ
ル化は、2工程プロセスに必要な時間の1/3で実現さ
れる。
リ602は約摂氏80度まで加熱される。加熱中にエポ
キシ112の粘度が下がり、エポキシ112は自由流液
体となり、図8の矢印800により示されるように毛細
管作用によりパッケージ108のすべての側面から空隙
604内に引き込まれる。エポキシ112が中に入る
と、空隙604内の空気やその他の気体が、矢印802
により示されるように、排気孔構造116を介して同時
に排出される。排気孔構造116の排出行動は、エポキ
シ112の毛細管流への抵抗を減らして、空気やその他
の気体がエポキシ112内に捕捉されることを防ぐ。前
述のように、排気孔212,213,214は、エポキ
シ112の通過を妨げるような寸法である。エポキシが
図9に示されるように空隙604を完全に満たすと、カ
プセル化は終了する。図示される実施例においては、吐
出および加熱の1工程プロセスでは、図1の機器101
の製造サイクル時間は、わずか30秒ほどしか余分にか
からない。そのために、1工程プロセスを介するカプセ
ル化は、2工程プロセスに必要な時間の1/3で実現さ
れる。
【0016】前述のように、カプセル化を確実にするた
めに、空隙604を、図9に示されるようにエポキシ1
12により完全に充填しなければならない。完全に充填
するためには、排気孔構造116は2つ以上の排気孔を
用いなければならない。1つの排気孔を用いる排気孔構
造は不利である。カプセル化中は、空隙内に存在する余
分なハンダ・マスクまたはその他の異物は、エポキシが
中に向かって流れると、拾い上げられてエポキシ112
の前面に置かれることがある。このような異物が、エポ
キシ112が空隙を充填する前に排気孔構造に到達する
と、1つ以上の排気孔が閉塞されて排気が滞ることがあ
る。1つの排気孔しか用いない排気孔構造においては、
このような閉塞によって充填が不完全になることがあ
る。
めに、空隙604を、図9に示されるようにエポキシ1
12により完全に充填しなければならない。完全に充填
するためには、排気孔構造116は2つ以上の排気孔を
用いなければならない。1つの排気孔を用いる排気孔構
造は不利である。カプセル化中は、空隙内に存在する余
分なハンダ・マスクまたはその他の異物は、エポキシが
中に向かって流れると、拾い上げられてエポキシ112
の前面に置かれることがある。このような異物が、エポ
キシ112が空隙を充填する前に排気孔構造に到達する
と、1つ以上の排気孔が閉塞されて排気が滞ることがあ
る。1つの排気孔しか用いない排気孔構造においては、
このような閉塞によって充填が不完全になることがあ
る。
【0017】さらに、エポキシ112そのものにより、
単独排気孔の構造では空隙604の充填が不完全になる
場合がある。カプセル化中は、エポキシ112は付着部
位の各側面から不均一な速度で中に流れ込み、付着部位
201の中心に同時に収束することはない。付着部位の
ちょうど中心に位置する単独の排気孔を用いる構造にお
いては、その1つの排気孔は、エポキシが収束して空隙
を完全に充填しないうちに、エポキシによって塞がれる
ことがある。エポキシが排気孔を充填すると、空気また
はその他の気体は出ることができない。隣接辺が異なる
境界から中心までの距離を有する矩形パッケージをカプ
セル化する場合は、この理由からエポキシによる閉塞に
敏感になるので、排気孔が1つの構造は不利である。
単独排気孔の構造では空隙604の充填が不完全になる
場合がある。カプセル化中は、エポキシ112は付着部
位の各側面から不均一な速度で中に流れ込み、付着部位
201の中心に同時に収束することはない。付着部位の
ちょうど中心に位置する単独の排気孔を用いる構造にお
いては、その1つの排気孔は、エポキシが収束して空隙
を完全に充填しないうちに、エポキシによって塞がれる
ことがある。エポキシが排気孔を充填すると、空気また
はその他の気体は出ることができない。隣接辺が異なる
境界から中心までの距離を有する矩形パッケージをカプ
セル化する場合は、この理由からエポキシによる閉塞に
敏感になるので、排気孔が1つの構造は不利である。
【0018】カプセル化の後、アセンブリ602を摂氏
約150度まで約1800秒間加熱することにより、エ
ポキシ112が硬化される。硬化することにより、エポ
キシ112は図9に示されるエポキシ隅肉(epoxy fille
t)900に固化する。エポキシ隅肉900は、パッケー
ジ108の上縁のすぐ下に、パッケージ108から距離
Dfだけ外側に延在する。図示される実施例においては、
距離Dfは約1.3ミリである。その結果得られる構造
は、機器101での使用に適した図1の基板アセンブリ
106である。
約150度まで約1800秒間加熱することにより、エ
ポキシ112が硬化される。硬化することにより、エポ
キシ112は図9に示されるエポキシ隅肉(epoxy fille
t)900に固化する。エポキシ隅肉900は、パッケー
ジ108の上縁のすぐ下に、パッケージ108から距離
Dfだけ外側に延在する。図示される実施例においては、
距離Dfは約1.3ミリである。その結果得られる構造
は、機器101での使用に適した図1の基板アセンブリ
106である。
【0019】図10に図示される代替実施例において
は、1工程プロセスを用いて「背面対背面」にパッケー
ジをカプセル化することができる。組立中は、基板11
0が反転され、第2パッケージ1000は、パッケージ
108に直接的に対向する表面113上に搭載される。
第2パッケージ1000は、パッケージ108に関して
前述されたのと同じ方法で基板110に装着され、アセ
ンブリ1002を形成する。第2空隙1004は表面1
13と第2部品1000との間にある。エポキシ112
が、パッケージ108,1000をカプセル化するため
に充分な量だけ、基板110の表面111上でパッケー
ジ108の周囲に吐出される。図示される実施例におい
ては、約30ないし約40mgのエポキシ112が吐出さ
れて、アセンブリ1002をカプセル化する。加熱する
と、毛細管作用によりエポキシ112が空隙604内に
入り込み、基板110の排気孔構造116を通って下が
り、矢印1006により示されるように第2空隙100
4内に入る。毛細管作用により、エポキシ112は排気
孔構造116から表面113に沿って外方に進み、第2
空隙1004を充填する。表面張力がエポキシ112を
第2パッケージ1000の縁部上まで引き上げ、硬化す
ると所望のエポキシ隅肉が形成される。エポキシ112
の通過を確実にするために、排気孔構造116は、図4
の排気孔213〜215の直径よりも大きな直径を持つ
排気孔1012,1013,1014(このうち排気孔
1013,1014のみが図示される)を採用する。図
10に図示される実施例においては、排気孔1012〜
1014の各々は、約0.6ミリないし約0.8ミリの
直径を有する。
は、1工程プロセスを用いて「背面対背面」にパッケー
ジをカプセル化することができる。組立中は、基板11
0が反転され、第2パッケージ1000は、パッケージ
108に直接的に対向する表面113上に搭載される。
第2パッケージ1000は、パッケージ108に関して
前述されたのと同じ方法で基板110に装着され、アセ
ンブリ1002を形成する。第2空隙1004は表面1
13と第2部品1000との間にある。エポキシ112
が、パッケージ108,1000をカプセル化するため
に充分な量だけ、基板110の表面111上でパッケー
ジ108の周囲に吐出される。図示される実施例におい
ては、約30ないし約40mgのエポキシ112が吐出さ
れて、アセンブリ1002をカプセル化する。加熱する
と、毛細管作用によりエポキシ112が空隙604内に
入り込み、基板110の排気孔構造116を通って下が
り、矢印1006により示されるように第2空隙100
4内に入る。毛細管作用により、エポキシ112は排気
孔構造116から表面113に沿って外方に進み、第2
空隙1004を充填する。表面張力がエポキシ112を
第2パッケージ1000の縁部上まで引き上げ、硬化す
ると所望のエポキシ隅肉が形成される。エポキシ112
の通過を確実にするために、排気孔構造116は、図4
の排気孔213〜215の直径よりも大きな直径を持つ
排気孔1012,1013,1014(このうち排気孔
1013,1014のみが図示される)を採用する。図
10に図示される実施例においては、排気孔1012〜
1014の各々は、約0.6ミリないし約0.8ミリの
直径を有する。
【0020】前述のように、排気孔構造116は2つ以
上の排気孔を用いるべきである。排気孔構造の代替実施
例1100が図11に図示される。代替の排気孔構造1
100は、付着部位201の中心206に近接して位置
する。代替排気孔構造1100は、基板110を貫通し
て延在する5つの排気孔1101,1102,110
3,1104,1105を採用する。排気孔1101〜
1105は、空気の通過は許すが、エポキシの通過は阻
止する寸法としなければならない。図示される実施例に
おいては、排気孔1101〜1105の各々は、約0.
3ミリないし0.4ミリの直径D'を有する。排気孔11
01〜1105は、排気孔1101の中心軸1106が
付着部位201の中心206に位置し、排気孔110
2,1103,1104,1104の中心軸1107,
1108,1109,1110がそれぞれ破線で示され
る矩形1112の隅部を形成するよう配置される。排気
孔1102〜1105の各々は、中心206に充分に近
く配置されて、完全なエポキシ・カプセル化を確実に実
現して、間隙を防ぐようにしなければならない。図示さ
れる実施例においては、中心206から軸1107〜1
110までの距離Dco'は、約0.7ミリないし約0.9
ミリで、軸1102〜1105間の距離Doo'は約1.0
ミリないし約1.3ミリである。
上の排気孔を用いるべきである。排気孔構造の代替実施
例1100が図11に図示される。代替の排気孔構造1
100は、付着部位201の中心206に近接して位置
する。代替排気孔構造1100は、基板110を貫通し
て延在する5つの排気孔1101,1102,110
3,1104,1105を採用する。排気孔1101〜
1105は、空気の通過は許すが、エポキシの通過は阻
止する寸法としなければならない。図示される実施例に
おいては、排気孔1101〜1105の各々は、約0.
3ミリないし0.4ミリの直径D'を有する。排気孔11
01〜1105は、排気孔1101の中心軸1106が
付着部位201の中心206に位置し、排気孔110
2,1103,1104,1104の中心軸1107,
1108,1109,1110がそれぞれ破線で示され
る矩形1112の隅部を形成するよう配置される。排気
孔1102〜1105の各々は、中心206に充分に近
く配置されて、完全なエポキシ・カプセル化を確実に実
現して、間隙を防ぐようにしなければならない。図示さ
れる実施例においては、中心206から軸1107〜1
110までの距離Dco'は、約0.7ミリないし約0.9
ミリで、軸1102〜1105間の距離Doo'は約1.0
ミリないし約1.3ミリである。
【0021】かくして、DCA パッケージなどのパッケー
ジを1工程プロセスによりエポキシでカプセル化するこ
とができることがわかる。パッケージの中央下に基板を
貫通して延在する2つ以上の排気孔により、エポキシが
パッケージと基板との間の空隙を迅速に完全に充填する
ことができる。セルラ無線電話の製造に用いるために図
示されるが、この1工程カプセル化プロセスは1つ以上
のカプセル化パッケージを採用する任意の装置の製造サ
イクル時間を短縮するために用いることができることは
当業者には認識頂けよう。このような装置には、携帯コ
ンピュータ,カムコーダ,コードレス電話,双方向無線
機,携帯型情報機器(パーソナル・デジタル・アシスタ
ント)などがある。
ジを1工程プロセスによりエポキシでカプセル化するこ
とができることがわかる。パッケージの中央下に基板を
貫通して延在する2つ以上の排気孔により、エポキシが
パッケージと基板との間の空隙を迅速に完全に充填する
ことができる。セルラ無線電話の製造に用いるために図
示されるが、この1工程カプセル化プロセスは1つ以上
のカプセル化パッケージを採用する任意の装置の製造サ
イクル時間を短縮するために用いることができることは
当業者には認識頂けよう。このような装置には、携帯コ
ンピュータ,カムコーダ,コードレス電話,双方向無線
機,携帯型情報機器(パーソナル・デジタル・アシスタ
ント)などがある。
【図1】排気孔構造と電気部品パッケージとを有する基
板によって構成されるカプセル化されたアセンブリを採
用する携帯用電子機器を備える通信システムを示す。
板によって構成されるカプセル化されたアセンブリを採
用する携帯用電子機器を備える通信システムを示す。
【図2】アセンブリのカプセル化前の図1のアセンブリ
の拡大分解等角図である。
の拡大分解等角図である。
【図3】図1の電気部品パッケージの底面等角図であ
る。
る。
【図4】図1の排気孔構造の拡大上面図である。
【図5】アセンブリのカプセル化前と、基板および電気
部品パッケージの付着前の図1のアセンブリを、図2の
直線5−5で切断した断面図である。
部品パッケージの付着前の図1のアセンブリを、図2の
直線5−5で切断した断面図である。
【図6】電気部品パッケージが基板に付着された状態の
図5の断面図を示す。
図5の断面図を示す。
【図7】カプセル化材料が電気部品パッケージの周囲に
塗布された状態の図1のアセンブリの上面図である。
塗布された状態の図1のアセンブリの上面図である。
【図8】アセンブリがカプセル化されている途中の図5
の断面図である。
の断面図である。
【図9】アセンブリがカプセル化された図5の断面図で
ある。
ある。
【図10】代替のアセンブリがカプセル化されている途
中の図5の断面図である。
中の図5の断面図である。
【図11】代替の排気孔構造を有する図1の基板の上面
図である。
図である。
100 通信システム 101 電子機器 102 基地局 103 信号 104 アンテナ 105,107,109 外皮切断部 106 基板アセンブリ 108 パッケージ 110 基板 111 基板底面 112 エポキシ 113 基板上面 114 軌跡 116 排気孔構造
Claims (10)
- 【請求項1】 第1表面(111)および第2表面(1
13)を有する基板(110);前記第1表面上に搭載
される付着部位(201);前記付着部位に整合するイ
ンタフェース(302)を有する部品パッケージ(10
8);前記部品パッケージをカプセル化する所定量のエ
ポキシ(112);および前記基板の前記第1表面と前
記第2表面との間に延在する複数の排気孔(116)で
あって、前記部品パッケージの下方で前記付着部位の中
心(206)周囲に位置し、前記エポキシによる前記部
品パッケージの迅速で完全なカプセル化を可能にするよ
う配置される前記複数の排気孔(116);によって構
成されることを特徴とするアセンブリ。 - 【請求項2】 前記インタフェースが所定の長さを有す
る複数の接触部(304)を備え、前記付着部位が複数
のパッド(202)を備え、前記複数の接触部とパッド
とが、前記部品パッケージと前記基板との間に約1.3
ミリを超えない空隙を生成することを特徴とする請求項
1記載のアセンブリ。 - 【請求項3】 前記複数の排気孔の各々が前記付着部位
の前記中心から等距離にあることを特徴とする請求項1
記載のアセンブリ。 - 【請求項4】 前記複数の排気孔が、正三角形(41
8)に配置され、前記複数の排気孔の各々が前記正三角
形の頂点(415,416,417)に位置することを
特徴とする請求項1記載のアセンブリ。 - 【請求項5】 前記複数の排気孔の各々の間の中心軸と
中心軸との距離(Doo )が約0.9ミリを超えないこと
を特徴とする請求項4記載のアセンブリ。 - 【請求項6】 前記複数の排気孔の各々が約0.3ミリ
以上約0.4ミリ以下の直径(D )を有することを特徴
とする請求項1記載のアセンブリ。 - 【請求項7】 前記複数の排気孔が5つの排気孔(11
01〜1105)によって構成され、前記5つの排気孔
の1つが付着部位の中央に位置し、前記5つのうち他排
気孔がその周囲に矩形(1112)に配置され、前記5
つのうち他排気孔の各々が前記矩形の隅部(1107〜
1110)に位置し、前記1つの排気孔の1つから実質
的に等距離にあることを特徴とする請求項1記載のアセ
ンブリ。 - 【請求項8】 前記付着部位の前記中心から前記5つの
うち他排気孔の中心軸までの距離(Dco')が約0.9ミ
リを超えないことを特徴とする請求項1記載のアセンブ
リ。 - 【請求項9】 前記部品パッケージに直接的に対向する
前記基板の前記第2表面に付着される第2部品パッケー
ジ(1000);および前記第2部品パッケージをカプ
セル化する第2所定量のエポキシ;によってさらに構成
され、前記複数の排気孔がエポキシの通過を許す寸法と
なることを特徴とする請求項1記載のアセンブリ。 - 【請求項10】 付着部位と複数の排気孔とを有する基
板を設ける段階(図2)であって、前記複数の排気孔が
前記付着部位の周囲に配置され前記基板を貫通して延在
する段階;部品パッケージのインタフェースと前記付着
部位とを整合することにより前記基板に部品パッケージ
を付着する段階(図5および図6)であって、前記部品
パッケージと前記基板とは、前記インタフェースと前記
付着部位とによって隔てられ、その間に空隙を生成する
段階;前記部品パッケージを、それに隣接する前記基板
上に配置されるエポキシによって完全に包囲する段階
(図7);および前記エポキシを加熱して自由流液体を
加熱し、その際に前記液体が前記空隙内に引き込まれ、
前記複数の排気孔が前記空隙から空気を排出して、前記
部品パッケージの迅速で完全なカプセル化を確実にする
段階;によって構成されることを特徴とする組立方法。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US771286 | 1977-02-23 | ||
US77128696A | 1996-12-20 | 1996-12-20 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH10190200A true JPH10190200A (ja) | 1998-07-21 |
Family
ID=25091330
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP9361917A Pending JPH10190200A (ja) | 1996-12-20 | 1997-12-10 | 基板上に搭載された電気部品パッケージをカプセル化するのに適した排気孔構造を採用する基板およびそれに関連する方法 |
Country Status (7)
Country | Link |
---|---|
JP (1) | JPH10190200A (ja) |
KR (1) | KR19980064449A (ja) |
CN (1) | CN1195962A (ja) |
BR (1) | BR9706047A (ja) |
FI (1) | FI974564A (ja) |
GB (1) | GB2320612A (ja) |
SE (1) | SE9704751L (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2008244062A (ja) * | 2007-03-27 | 2008-10-09 | Kojima Press Co Ltd | 回路基板 |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
GB2504343A (en) | 2012-07-27 | 2014-01-29 | Ibm | Manufacturing an semiconductor chip underfill using air vent |
Family Cites Families (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4942452A (en) * | 1987-02-25 | 1990-07-17 | Hitachi, Ltd. | Lead frame and semiconductor device |
IT1217802B (it) * | 1988-06-08 | 1990-03-30 | Sgs Thomson Microelectronics | Dispositivo a semiconduttore in contenitore in plastica con mezzo du abcioraggio tra lastrina porta "chip" e corpo in plastic |
-
1997
- 1997-11-06 GB GB9723413A patent/GB2320612A/en not_active Withdrawn
- 1997-11-28 BR BR9706047A patent/BR9706047A/pt not_active IP Right Cessation
- 1997-12-10 JP JP9361917A patent/JPH10190200A/ja active Pending
- 1997-12-18 CN CN97108720A patent/CN1195962A/zh active Pending
- 1997-12-18 FI FI974564A patent/FI974564A/fi unknown
- 1997-12-19 SE SE9704751A patent/SE9704751L/xx not_active Application Discontinuation
- 1997-12-20 KR KR1019970071342A patent/KR19980064449A/ko active IP Right Grant
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2008244062A (ja) * | 2007-03-27 | 2008-10-09 | Kojima Press Co Ltd | 回路基板 |
Also Published As
Publication number | Publication date |
---|---|
KR19980064449A (ko) | 1998-10-07 |
GB2320612A (en) | 1998-06-24 |
FI974564A0 (fi) | 1997-12-18 |
SE9704751D0 (sv) | 1997-12-19 |
GB9723413D0 (en) | 1998-01-07 |
SE9704751L (sv) | 1998-06-21 |
FI974564A (fi) | 1998-06-21 |
BR9706047A (pt) | 1999-08-03 |
CN1195962A (zh) | 1998-10-14 |
MX9709039A (es) | 1998-06-28 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US8232144B2 (en) | Non-pull back pad package with an additional solder standoff | |
JP3541491B2 (ja) | 電子部品 | |
US7125789B2 (en) | Composite metal column for mounting semiconductor device | |
US9520374B2 (en) | Semiconductor device, substrate and semiconductor device manufacturing method | |
JP2012009782A (ja) | 半導体パッケージの製造方法 | |
KR100367955B1 (ko) | 솔더볼과 기판 사이의 결합이 강화된 반도체 장치 | |
US5841198A (en) | Ball grid array package employing solid core solder balls | |
US7928559B2 (en) | Semiconductor device, electronic component module, and method for manufacturing semiconductor device | |
JP4051570B2 (ja) | 半導体装置の製造方法 | |
US6571469B2 (en) | Method for manufacturing modular board | |
JPH10190200A (ja) | 基板上に搭載された電気部品パッケージをカプセル化するのに適した排気孔構造を採用する基板およびそれに関連する方法 | |
JP2004039988A (ja) | 素子搭載用回路基板及び電子装置 | |
JPH0348435A (ja) | フリップチップ素子の実装構造 | |
JPH10178144A (ja) | Bga型電子部品の同軸電極構造 | |
JP2000252324A (ja) | 半導体パッケージおよび半導体パッケージ製造方法 | |
JPH10289923A (ja) | 半導体パッケージの製造方法 | |
JPH0766318A (ja) | 半導体装置 | |
MXPA97009039A (en) | Substrate that uses an appropriate installation of ventilation holes to encapsulate a package of electrical components mounted on it and met | |
JP2002043466A (ja) | ボールグリッドアレイパッケージ | |
JPH1092967A (ja) | 底面突起状端子配列型集積回路装置及びその製造方法 | |
CN116246967A (zh) | 一种芯片表面贴装焊接结构及其工艺 | |
JP2002134652A (ja) | 半導体パッケージ及び半導体パッケージの製造方法 | |
JP2007103973A (ja) | 電子部品、電子部品素材および電子部品の製造方法 | |
JPH05343586A (ja) | 表面実装部品及びその製造方法 | |
JPH0837345A (ja) | チップキャリアおよびその製造方法 |