JPH0645500A - Electronic component - Google Patents
Electronic componentInfo
- Publication number
- JPH0645500A JPH0645500A JP19662692A JP19662692A JPH0645500A JP H0645500 A JPH0645500 A JP H0645500A JP 19662692 A JP19662692 A JP 19662692A JP 19662692 A JP19662692 A JP 19662692A JP H0645500 A JPH0645500 A JP H0645500A
- Authority
- JP
- Japan
- Prior art keywords
- substrate
- solder
- leads
- lead
- electronic component
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
Landscapes
- Lead Frames For Integrated Circuits (AREA)
Abstract
Description
【０００１】[0001]
【産業上の利用分野】本発明は電子部品に係り、詳しく
は、リードの狭ピッチ化を実現できる電子部品に関する
ものである。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to an electronic component, and more particularly to an electronic component capable of realizing a narrow lead pitch.
【０００２】[0002]
【従来の技術】電子部品のリードを基板の電極に半田付
けするために基板の電極に半田を形成する手段は、スク
リーンマスクのパターン孔を通してクリーム半田を基板
の電極に塗布するスクリーン印刷手段と、半田メッキ手
段や半田レベラ手段などにより半田を基板の電極上に析
出させるプリコート手段に大別される。2. Description of the Related Art Means for forming solder on electrodes of a board for soldering leads of electronic parts to electrodes of the board are screen printing means for applying cream solder to the electrodes of the board through pattern holes of a screen mask, It is roughly classified into precoat means for depositing solder on the electrodes of the substrate by means of solder plating means, solder leveler means, or the like.
【０００３】また例えばＱＦＰやＳＯＰのような電子部
品の一般的な製造方法は、ダイボンダによりリードフレ
ームにチップをボンディングする工程と、ワイヤボンダ
を用いてチップの電極とリードフレームのインナーリー
ドとをワイヤにより接続する工程と、チップやワイヤの
保護のためにモールドプレス装置によりモールド体を形
成する工程と、リードフレームを打ち抜いてアウターリ
ードのフォーミングを行う工程とから成っている。Further, for example, a general method of manufacturing an electronic component such as QFP or SOP is a step of bonding a chip to a lead frame by a die bonder, and a wire bonder is used to wire the electrode of the chip and the inner lead of the lead frame by a wire. It includes a step of connecting, a step of forming a mold body by a mold press device for protecting chips and wires, and a step of punching a lead frame to form outer leads.
【０００４】このような工程で製造された電子部品は、
マウンタにより基板に搭載された後、リフロー装置へ送
られ、基板の電極に上記スクリーン印刷手段やプリコー
ト手段で形成された半田を加熱して溶融させることによ
り、電子部品のリードを基板の電極に半田付けするよう
になっている。Electronic components manufactured by such a process are
After being mounted on the board by a mounter, it is sent to a reflow device and the electrodes of the board are heated and melted by the solder formed by the screen printing means or precoat means, so that the leads of the electronic component are soldered to the electrodes of the board. It is designed to be attached.
【０００５】[0005]
【発明が解決しようとする課題】ところで、近年電子部
品は益々高集積化が要請されており、これに伴ってリー
ドや電極の狭ピッチ化が進んでいる。しかしながら上記
のような従来手段では、リードや電極の狭ピッチ化に対
応しにくく、電子部品の高集積化には限界があった。By the way, in recent years, there has been a demand for higher integration of electronic components, and along with this, the pitches of leads and electrodes are becoming narrower. However, the conventional means as described above is difficult to cope with the narrowing of the pitch of leads and electrodes, and there is a limit to the high integration of electronic parts.
【０００６】そこで本発明は、狭ピッチのリードを有す
る電子部品を提供することを目的とする。Therefore, an object of the present invention is to provide an electronic component having leads with a narrow pitch.
【０００７】[0007]
【課題を解決するための手段】このために本発明は、周
縁部にインナーリードが形成された基板と、この基板の
中央部に配設されてこのインナーリードに半田付けされ
るチップと、このインナーリードに接続されてこの基板
から外方へ延出するアウターリードと、このアウターリ
ードと基板を結合するモールド体とから電子部品を構成
した。そして前記インナーリードの表面に第１の半田材
料を形成し、また前記アウターリードに前記第１の半田
材料と材質の異なる第２の半田材料を形成して前記アウ
ターリードを前記インナーリードに半田付けするように
したものである。To this end, the present invention provides a substrate having inner leads formed on its peripheral edge, a chip disposed in the center of the substrate and soldered to the inner leads, and An electronic component is constituted by an outer lead that is connected to the inner lead and extends outward from the substrate, and a mold body that connects the outer lead and the substrate. Then, a first solder material is formed on the surface of the inner lead, and a second solder material different in material from the first solder material is formed on the outer lead, and the outer lead is soldered to the inner lead. It is something that is done.
【０００８】[0008]
【作用】上記構成によれば、インナーリードは基板に形
成するので、インナーリードの狭ピッチ化が容易とな
り、またインナーリードは基板に形成されて基板にガー
ドされているので、インナーリードに手が触れたり器物
が当たるなどしても屈曲変形することはない。また、半
田を高融点半田とすることにより、モールド体の形成時
に半田が再溶融することもなく、アウターリードをイン
ナーリードにしっかり結合できる。According to the above construction, since the inner leads are formed on the substrate, the pitch of the inner leads can be easily narrowed. Further, since the inner leads are formed on the substrate and are guarded by the substrate, the inner leads are easy to handle. It does not bend or deform even if it is touched or hit by an object. Further, by using the high melting point solder as the solder, the outer lead can be firmly coupled to the inner lead without remelting of the solder when the mold body is formed.
【０００９】[0009]
【実施例】（実施例１）次に、図面を参照しながら本発
明の実施例を説明する。図１は電子部品の斜視図、図２
は電子部品の断面図である。この電子部品Ａは、基板１
と、基板１の上面に配設されたチップ４０と，基板１か
ら外方へ延出するアウターリード１０ａと、基板１とア
ウターリード１０ａを結合する合成樹脂モールド体３
と、チップ４０を封止する樹脂４から成っている。チッ
プ４０と基板１はワイヤ６で接続されており、また基板
１とアウターリード１０ａは半田部５で結合されてい
る。この電子部品Ａは、主基板７の電極２６に半田部２
５により半田付けされる。(Embodiment 1) Next, an embodiment of the present invention will be described with reference to the drawings. 1 is a perspective view of an electronic component, FIG.
FIG. 3 is a sectional view of an electronic component. This electronic component A is a substrate 1
A chip 40 provided on the upper surface of the substrate 1, outer leads 10a extending outward from the substrate 1, and a synthetic resin molded body 3 for coupling the substrate 1 and the outer leads 10a.
And a resin 4 for sealing the chip 40. The chip 40 and the substrate 1 are connected by the wire 6, and the substrate 1 and the outer lead 10a are connected by the solder portion 5. This electronic component A includes the solder portion 2 on the electrode 26 of the main board 7.
5 is soldered.
【００１０】図３は電子部品Ａを構成する部品の分解斜
視図である。チップ４０はウェハから切出されたもので
あり、その上面には電極４１が形成されている。基板１
はガラスエポキシ樹脂やセラミックスから成り、その周
縁部にはインナーリード２がエッチング手段により形成
されている。チップ４０は基板１の中央部に搭載され
る。リードフレーム１０にはアウターリード１０ａが形
成されており、アウターリード１０ａはタイバー１０ｂ
で結合されている。アウターリード１０ａのピッチｔは
０．５mmである。FIG. 3 is an exploded perspective view of components constituting the electronic component A. The chip 40 is cut out from a wafer, and an electrode 41 is formed on the upper surface thereof. Board 1
Is made of glass epoxy resin or ceramics, and inner leads 2 are formed on the peripheral portion by etching means. The chip 40 is mounted on the central portion of the substrate 1. Outer leads 10a are formed on the lead frame 10, and the outer leads 10a are tie bars 10b.
Are joined by. The pitch t of the outer leads 10a is 0.5 mm.
【００１１】図４は基板１に形成されたインナーリード
２とリードフレーム１０に形成されたアウターリード１
０ａの寸法を示している。また図５はインナーリード２
とアウターリード１０ａの断面を示している。インナー
リード２の横幅Ｗ１は０．３mm、アウターリード１０ａ
が接地する長さＷ２は１．０mmである。またインナーリ
ード２の表面には第１の半田材料としての錫Ｓ１がコー
ティングされており、その厚さＤは０．１０mmである。
またアウターリード１０ａの横巾ｗ１は０．２５mm、長
さｗ２は１．０mmである。またアウターリード１０ａの
表面には第２の半田材料としての銀Ｓ２がメッキされて
おり、その厚さｄは０．００１０mmである。FIG. 4 shows an inner lead 2 formed on a substrate 1 and an outer lead 1 formed on a lead frame 10.
The size of 0a is shown. Also, FIG. 5 shows the inner lead 2
And a cross section of the outer lead 10a. The width W1 of the inner lead 2 is 0.3 mm, and the outer lead 10a
The length W2 of the ground contact is 1.0 mm. The surface of the inner lead 2 is coated with tin S1 as the first solder material, and its thickness D is 0.10 mm.
The outer lead 10a has a width w1 of 0.25 mm and a length w2 of 1.0 mm. The surface of the outer lead 10a is plated with silver S2 as a second solder material, and its thickness d is 0.0010 mm.
【００１２】ここで、錫Ｓ１の融点は２３０℃、銀Ｓ２
の融点は１０００℃である。また錫９６．５％、銀３．
５％の重量比の合金の融点は約２２１℃であり、その融
点はかなり高い。因みに、今日、通常使用されている半
田は鉛３７％、錫６３％の合金であって、その融点は約
１８３℃である。各寸法Ｗ１，Ｗ２，ｗ１，ｗ２，ｄは
設計上与えられる。そこで上記９６．５％と３．５％の
重量比の高融点半田が得られるように、錫Ｓ１の厚さＤ
を次のようにして決定する。Here, the melting point of tin S1 is 230 ° C., and the temperature of silver S2 is
Has a melting point of 1000 ° C. Also, tin 96.5%, silver 3.
The melting point of the alloy with a weight ratio of 5% is about 221 ° C., which is quite high. Incidentally, the solder that is normally used today is an alloy of 37% lead and 63% tin, and its melting point is about 183 ° C. Each dimension W1, W2, w1, w2, d is given by design. Therefore, in order to obtain the high melting point solder having a weight ratio of 96.5% and 3.5%, the thickness D of the tin S1 is set to D.
Is determined as follows.
【００１３】アウターリード１０ａの下面にメッキされ
た銀Ｓ２の体積ｖ１は次のとおりである。The volume v1 of silver S2 plated on the lower surface of the outer lead 10a is as follows.
【００１４】 ｖ１＝ｗ１×ｗ２×ｄ＝0.25×1.0 ×0.0010＝0.00025 mm3 またアウターリード１０ａの両側面にコーティングされ
た銀Ｓ２の体積ｖ２は次のとおりである。V1 = w1 × w2 × d = 0.25 × 1.0 × 0.0010 = 0.00025 mm 3 The volume v2 of silver S2 coated on both side surfaces of the outer lead 10a is as follows.
【００１５】 ｖ２＝ｗ２×ｗ３×ｄ×２＝1.0 ×0.10×0.0010×2 ＝0.0002 mm3 またアウターリード１０ａの前面にコーティングされた
銀Ｓ２の体積ｖ３は次の通りである。V2 = w2 × w3 × d × 2 = 1.0 × 0.10 × 0.0010 × 2 = 0.0002 mm 3 The volume v3 of silver S2 coated on the front surface of the outer lead 10a is as follows.
【００１６】 ｖ３＝ｗ１×ｗ３×ｄ＝0.25×0.10×0.0010＝0.000025mm3 したがってインナーリード２にコーティングされて錫Ｓ
１と混合する銀Ｓ２の総体積ｖは次のとおりである。V3 = w1 × w3 × d = 0.25 × 0.10 × 0.0010 = 0.000025 mm 3 Therefore, the tin S is coated on the inner lead 2.
The total volume v of silver S2 mixed with 1 is as follows.
【００１７】 ｖ＝ｖ１＋ｖ２＋ｖ３＝0.00025 ＋0.0002＋0.000025＝0.000475 mm3 なおアウターリード１０ａの上面にコーティングされた
銀Ｓ２は、インナーリード２にコーティングされた錫Ｓ
１とはほとんど混合せず、半田５の有効材料とはならな
い。V = v1 + v2 + v3 = 0.00025 + 0.0002 + 0.000025 = 0.000475 mm 3 The silver S2 coated on the upper surface of the outer lead 10a is tin S coated on the inner lead 2.
It is hardly mixed with 1 and does not serve as an effective material for the solder 5.
【００１８】インナーリード２の上面にプリコートされ
た錫Ｓ１の体積Ｖは次のとおりである。The volume V of the tin S1 precoated on the upper surface of the inner lead 2 is as follows.
【００１９】 Ｖ＝Ｗ１×Ｗ２×Ｄ＝0.3 ×1.0 ×Ｄ＝ 0.3Ｄmm3 したがって次式から錫Ｓ１の厚さＤを求める。錫Ｓ１の
比重は７．２９、銀Ｓ２の比重は１０．４９である。V = W1 × W2 × D = 0.3 × 1.0 × D = 0.3D mm 3 Therefore, the thickness D of tin S1 is obtained from the following equation. The specific gravity of tin S1 is 7.29, and the specific gravity of silver S2 is 10.49.
【００２０】 0.3Ｄ×7.29：0.000475×10.49 ＝96.5：3.5 故に厚さＤ＝0.063 （mm） 以上のように、半田５の材料として、高融点半田が得ら
れる錫と銀を半田材料として選択し、一方の半田材料で
ある錫Ｓ１を基板１のインナーリード２に厚さＤ（０．
０６３mm）でコーティングし、他方の半田材料である銀
Ｓ２をアウターリード１０ａに厚さｄ（０．００１０m
m）でコーティングすることにより、モールド体３の形
成時に加熱されても半田５が溶融する虞れのない高融点
半田５を得ることができる。このような高融点半田が得
られる半田材料としては、錫と銀以外にも、鉛ｐｂとア
ンチモンＳｂを８９％と１１％の重量比で混合するもの
などがある。0.3D × 7.29: 0.000475 × 10.49 = 96.5: 3.5 Therefore, the thickness D = 0.063 (mm) As described above, tin and silver that can obtain a high melting point solder are selected as the solder material. , Tin S1, which is one of the solder materials, is applied to the inner lead 2 of the substrate 1 with a thickness D (0.
063 mm) and the other solder material, silver S2, is applied to the outer lead 10a to a thickness d (0.0010 m).
By coating with m), it is possible to obtain the high-melting-point solder 5 in which the solder 5 is not likely to melt even if it is heated when the mold body 3 is formed. As a solder material that can obtain such a high melting point solder, there is a material in which lead pb and antimony Sb are mixed in a weight ratio of 89% and 11% in addition to tin and silver.
【００２１】この電子部品Ａは上記のような構成により
成り、次にその製造方法を説明する。図６〜図８は電子
部品Ａの製造工程の説明図であり、一連の製造工程を示
している。まず、図６（ａ）に示すようにリードフレー
ム１０上に基板１を搭載する。具体的には、移載ヘッド
１３のノズル１４に基板１を真空吸着し、移動テーブル
５１を駆動して基板１をリードフレーム１０の上方へ移
送し、そこでノズル１４を下降させ、基板１のインナー
リード２をリードフレーム１０のアウターリード１０ａ
に合致させて基板１をリードフレーム１０上に搭載す
る。インナーリード２とアウターリード１０ａには、図
４及び図５を参照しながら説明したように、錫Ｓ１と銀
Ｓ２が９６．５％と３．５％の重量比でコーティングさ
れている。The electronic component A has the above-mentioned structure, and the manufacturing method thereof will be described below. 6 to 8 are explanatory views of the manufacturing process of the electronic component A and show a series of manufacturing processes. First, as shown in FIG. 6A, the substrate 1 is mounted on the lead frame 10. Specifically, the substrate 1 is vacuum-sucked by the nozzle 14 of the transfer head 13, the moving table 51 is driven to transfer the substrate 1 to the upper side of the lead frame 10, and the nozzle 14 is lowered there to move the inner surface of the substrate 1. The lead 2 is the outer lead 10a of the lead frame 10.
The substrate 1 is mounted on the lead frame 10 in accordance with the above. The inner lead 2 and the outer lead 10a are coated with tin S1 and silver S2 in a weight ratio of 96.5% and 3.5%, as described with reference to FIGS. 4 and 5.
【００２２】次に、この基板１をリフロー装置の加熱炉
で加熱処理することにより、図６（ｂ）に示すように、
錫Ｓ１と銀Ｓ２は溶融して半田５が生成され、インナー
リード２がアウターリード１０ａに半田付けされる。な
おこの半田５の融点は上述したように２２１℃である。
次いで、基板１の表裏を反転させる（図６（ｃ））。次
いで、図７（ａ）に示すように、基板１とアクターリー
ド１０ａの接合部をしっかり結合するために、基板１の
周囲に枠型のモールド体３を成形する。このモールド体
３は、モールドプレス装置により２００℃程度に加熱さ
れて溶融した合成樹脂を射出することにより形成され
る。この場合、基板１や半田部５も約２００℃程度に加
熱されるが、上述のように半田５は高融点（２２１℃）
であるので、モールド体３の形成時に再溶融してインナ
ーリード２とアウターリード１０ａが分離することはな
い。Next, the substrate 1 is heat-treated in a heating furnace of a reflow apparatus, as shown in FIG. 6 (b).
The tin S1 and the silver S2 are melted to generate the solder 5, and the inner lead 2 is soldered to the outer lead 10a. The melting point of the solder 5 is 221 ° C. as described above.
Then, the front and back of the substrate 1 are reversed (FIG. 6C). Next, as shown in FIG. 7A, a frame-shaped mold body 3 is formed around the substrate 1 in order to firmly bond the joint portion between the substrate 1 and the actor lead 10a. The mold body 3 is formed by injecting a synthetic resin melted by being heated to about 200 ° C. by a mold pressing device. In this case, the board 1 and the solder portion 5 are also heated to about 200 ° C., but the solder 5 has a high melting point (221 ° C.) as described above.
Therefore, the inner lead 2 and the outer lead 10a are not separated by remelting when the mold body 3 is formed.
【００２３】次に、図７（ｂ）に示すように、チップ４
０を移載ヘッド１５のノズル１６に真空吸着し、移動テ
ーブル５２を駆動してチップ４０を基板１の上方へ移送
し、そこでノズル１６を下降させることにより、チップ
４０を基板１上に搭載する。次いで、図７（ｃ）に示す
ように、ワイヤボンダ１８によりチップ４０の電極４１
と基板１のインナーリード２をワイヤ６により接続す
る。具体的には、ホーン１９を上下方向に揺動させなが
ら、キャピラリツール２０に挿通されたワイヤ６によ
り、チップ４０の電極４１と基板１のインナーリード２
を接続する。なお、フリップチップやＴＡＢチップ等を
基板１に搭載してもよく、この場合はワイヤボンディン
グは不要となる。Next, as shown in FIG.
0 is vacuum-sucked to the nozzle 16 of the transfer head 15, the moving table 52 is driven to transfer the chip 40 to the upper side of the substrate 1, and the nozzle 16 is lowered there, so that the chip 40 is mounted on the substrate 1. . Then, as shown in FIG. 7C, the electrode 41 of the chip 40 is removed by the wire bonder 18.
And the inner lead 2 of the substrate 1 are connected by a wire 6. Specifically, while swinging the horn 19 in the vertical direction, the electrode 6 of the chip 40 and the inner lead 2 of the substrate 1 are moved by the wire 6 inserted into the capillary tool 20.
Connect. Note that a flip chip, a TAB chip, or the like may be mounted on the substrate 1, and in this case, wire bonding is unnecessary.
【００２４】次に図８（ａ）に示すように、チップ４０
およびワイヤ６の保護のために、ディスペンサ１７によ
り、このモールド体３の内部に絶縁性の樹脂４を吐出し
て、搭載されたチップ４０を封止する。この樹脂４とし
ては、例えばＵＶ樹脂、熱硬化性樹脂などが使用でき
る。次いで、この樹脂４がＵＶ樹脂の場合には、紫外線
照射により硬化させ、また熱硬化性樹脂の場合には加熱
してこの樹脂４を硬化させる。なおこの場合、樹脂４は
モールド体３の内部に充填するよう多量に塗布しても良
く、あるいはチップ４０の搭載箇所のみに局所的に塗布
してもよい。次に、図８（ｂ）に示すように、切断装置
の上型５１に設けられたパンチ５２と下型５３に設けら
れたダイ５４により、リードフレーム１０のタイバー１
０ｂを打ち抜いてフォーミングをすることにより、図１
に示す電子部品Ａが完成する。図３部分拡大図におい
て、破線ａ，ｂはパンチ４２とダイ４４による打抜線で
ある。勿論、図６〜図８に示す工程は、適宜順序を入れ
替えてもよい。Next, as shown in FIG.
In order to protect the wire 6 and the wire 6, the dispenser 17 discharges the insulating resin 4 into the mold body 3 to seal the mounted chip 40. As the resin 4, for example, UV resin, thermosetting resin or the like can be used. Next, when the resin 4 is a UV resin, it is cured by irradiation with ultraviolet rays, and when it is a thermosetting resin, it is heated to cure the resin 4. In this case, the resin 4 may be applied in a large amount so as to fill the inside of the mold body 3, or may be applied locally only to the mounting position of the chip 40. Next, as shown in FIG. 8B, the tie bar 1 of the lead frame 10 is moved by the punch 52 provided in the upper die 51 of the cutting device and the die 54 provided in the lower die 53.
By punching out 0b and forming,
The electronic component A shown in is completed. In the partially enlarged view of FIG. 3, broken lines a and b are punching lines formed by the punch 42 and the die 44. Of course, the order of the steps shown in FIGS. 6 to 8 may be appropriately changed.
【００２５】この電子部品Ａは、図２に示すように、主
基板７の電極２６に形成された半田部２５上にリード１
０ａを搭載し、次いでこの半田部２５をリフロー装置の
加熱炉により加熱することにより半田付けされる。この
半田部２５は、鉛（Ｐｂ）３７％錫（Ｓｎ）６３％の重
量比で配合した合金であり、溶融温度は１８３℃であ
る。なお、この半田部２５は、レーザ光の局部照射によ
り加熱溶融させてもよい。As shown in FIG. 2, this electronic component A has the leads 1 on the solder portions 25 formed on the electrodes 26 of the main substrate 7.
0a is mounted and then the solder portion 25 is soldered by heating it in the heating furnace of the reflow device. The solder portion 25 is an alloy compounded with a weight ratio of lead (Pb) 37% tin (Sn) 63%, and the melting temperature is 183 ° C. The solder portion 25 may be heated and melted by local irradiation of laser light.
【００２６】本手段は、インナーリード２は基板１に形
成されているので、狭ピッチのインナーリード２を容易
に形成できる。またインナーリード２は基板１に形成さ
れているので基板１にガードされることとなり、手に触
れたり器物が当たるなどしても屈曲変形することはな
く、またリードフレーム１０には狭ピッチのインナーリ
ードを形成する必要がないので、リードフレームの製造
が簡単となる。According to this means, the inner leads 2 are formed on the substrate 1, so that the inner leads 2 having a narrow pitch can be easily formed. Further, since the inner leads 2 are formed on the substrate 1, they are protected by the substrate 1 and are not bent or deformed even if they are touched by a hand or hit by an object, and the lead frame 10 has a narrow-pitch inner lead. Since it is not necessary to form the leads, the lead frame can be easily manufactured.
【００２７】（実施例２）図９は本発明の実施例２に係
る電子部品Ｂの斜視図、図１０は断面図である。このも
のは、チップ４０はモールド体３で完全に封止されてい
る。図１１、図１２はこの電子部品Ｂの製造工程を示し
ている。図１１（ａ）に示すように、移載ヘッド１３に
より基板１をリードフレームに搭載した後、リフロー装
置の加熱炉で加熱処理して半田５を生成し（図１１
（ｂ））、基板１の表裏を反転させる（図１１
（ｃ））。(Embodiment 2) FIG. 9 is a perspective view of an electronic component B according to Embodiment 2 of the present invention, and FIG. 10 is a sectional view. In this case, the chip 40 is completely sealed by the mold body 3. 11 and 12 show a manufacturing process of the electronic component B. As shown in FIG. 11A, after the substrate 1 is mounted on the lead frame by the transfer head 13, heat treatment is performed in the heating furnace of the reflow apparatus to generate the solder 5 (see FIG. 11).
(B)) The substrate 1 is turned upside down (FIG. 11).
(C)).
【００２８】次に移載ヘッド１５により基板１にチップ
４０を搭載し（図１２（ａ））、ワイヤ６により基板１
のインナーリード２とチップ４０の電極４１を接続する
（図１２（ｂ））。次にチップ４０をモールド体３２で
モールドした後（図１２（ｃ））、リード１０ａを打抜
きフォーミングする（図１２（ｄ））。Next, the chip 40 is mounted on the substrate 1 by the transfer head 15 (FIG. 12A), and the substrate 1 is connected by the wire 6.
The inner lead 2 of the above and the electrode 41 of the chip 40 are connected (FIG. 12B). Next, after the chip 40 is molded with the molding body 32 (FIG. 12C), the leads 10a are punched and formed (FIG. 12D).
【００２９】[0029]
【発明の効果】以上説明したように本発明は、インナー
リードは基板に形成するようにしているので、狭ピッチ
のインナーリードを容易に形成でき、またインナーリー
ドは基板に形成されて基板にガードされるので、インナ
ーリードに手を触れたり器物が当たるなどしてもインナ
ーリードが屈曲変形することはない。またリードフレー
ムにインナーリードを形成する必要がないので、打ち抜
き手段などによりリードフレームを簡単に製造できる。
また半田を高融点半田とすることにより、モールド体の
形成時に半田が再溶融することもなく、アウターリード
をインナーリードにしっかり半田付けできる。As described above, according to the present invention, since the inner leads are formed on the substrate, it is possible to easily form the narrow-pitch inner leads, and the inner leads are formed on the substrate to protect the substrate. Therefore, even if the inner lead is touched with a hand or an object is hit, the inner lead is not bent and deformed. Further, since it is not necessary to form inner leads on the lead frame, the lead frame can be easily manufactured by punching means or the like.
Further, by using a high melting point solder, the outer lead can be firmly soldered to the inner lead without remelting of the solder when the mold body is formed.
【図１】本発明の実施例１に係る電子部品の斜視図FIG. 1 is a perspective view of an electronic component according to a first embodiment of the invention.
【図２】本発明の実施例１に係る電子部品の断面図FIG. 2 is a sectional view of the electronic component according to the first embodiment of the present invention.
【図３】本発明の実施例１に係る電子部品の構成部品の
分解斜視図FIG. 3 is an exploded perspective view of components of the electronic component according to the first embodiment of the present invention.
【図４】本発明の実施例１に係るインナーリードとアウ
ターリードの斜視図FIG. 4 is a perspective view of an inner lead and an outer lead according to the first embodiment of the present invention.
【図５】本発明の実施例１に係るインナーリードとアウ
ターリードの断面図FIG. 5 is a sectional view of an inner lead and an outer lead according to the first embodiment of the present invention.
【図６】（ａ）本発明の実施例１に係る電子部品の製造
工程の説明図 （ｂ）本発明の実施例１に係る電子部品の製造工程の説
明図 （ｃ）本発明の実施例１に係る電子部品の製造工程の説
明図FIG. 6A is an explanatory diagram of a manufacturing process of the electronic component according to the first embodiment of the present invention. FIG. 6B is an explanatory diagram of a manufacturing process of the electronic component according to the first embodiment of the present invention. Explanatory drawing of the manufacturing process of the electronic component which concerns on 1
【図７】（ａ）本発明の実施例１に係る電子部品の製造
工程の説明図 （ｂ）本発明の実施例１に係る電子部品の製造工程の説
明図 （ｃ）本発明の実施例１に係る電子部品の製造工程の説
明図FIG. 7A is an explanatory diagram of a manufacturing process of the electronic component according to the first embodiment of the present invention. FIG. 7B is an explanatory diagram of a manufacturing process of the electronic component according to the first embodiment of the present invention. Explanatory drawing of the manufacturing process of the electronic component which concerns on 1
【図８】（ａ）本発明の実施例１に係る電子部品の製造
工程の説明図 （ｂ）本発明の実施例１に係る電子部品の製造工程の説
明図FIG. 8A is an explanatory diagram of a manufacturing process of the electronic component according to the first embodiment of the present invention. FIG. 8B is an explanatory diagram of a manufacturing process of the electronic component according to the first embodiment of the present invention.
【図９】本発明の実施例２に係る電子部品の断面図FIG. 9 is a sectional view of an electronic component according to a second embodiment of the present invention.
【図１０】本発明の実施例２に係る電子部品の斜視図FIG. 10 is a perspective view of an electronic component according to a second embodiment of the invention.
【図１１】（ａ）本発明の実施例２に係る電子部品の製
造工程の説明図 （ｂ）本発明の実施例２に係る電子部品の製造工程の説
明図 （ｃ）本発明の実施例２に係る電子部品の製造工程の説
明図11A is an explanatory diagram of a manufacturing process of an electronic component according to a second embodiment of the present invention. FIG. 11B is an explanatory diagram of a manufacturing process of an electronic component according to a second embodiment of the present invention. Explanatory drawing of the manufacturing process of the electronic component which concerns on 2
【図１２】（ａ）本発明の実施例２に係る電子部品の製
造工程の説明図 （ｂ）本発明の実施例２に係る電子部品の製造工程の説
明図 （ｃ）本発明の実施例２に係る電子部品の製造工程の説
明図 （ｄ）本発明の実施例２に係る電子部品の製造工程の説
明図12A is an explanatory diagram of a manufacturing process of an electronic component according to a second embodiment of the present invention. FIG. 12B is an explanatory diagram of a manufacturing process of an electronic component according to a second embodiment of the present invention. (2) Explanatory drawing of the manufacturing process of the electronic component which concerns on Example 2 of this invention.
１ 基板 ２ インナーリード ３ モールド体 １０ リードフレーム １０ａ アウターリード ４０ チップ ４１ 電極 Ａ，Ｂ 電子部品 Ｓ１ 第１の半田材料 Ｓ２ 第２の半田材料 1 Substrate 2 Inner Lead 3 Molded Body 10 Lead Frame 10a Outer Lead 40 Chip 41 Electrode A, B Electronic Component S1 First Solder Material S2 Second Solder Material
Claims (2)
と、この基板の中央部に配設されてこのインナーリード
に接続されるチップと、このインナーリードに半田付け
されてこの基板から外方へ延出するアウターリードと、
このアウターリードと基板を結合するモールド体とから
成り、前記インナーリードの表面に第１の半田材料を形
成し、また前記アウターリードに前記第１の半田材料と
材質の異なる第２の半田材料を形成して前記アウターリ
ードを前記インナーリードに半田付けしたことを特徴と
する電子部品。1. A substrate having inner leads formed on its peripheral edge, a chip disposed at the center of the substrate and connected to the inner leads, and soldered to the inner leads to the outside of the substrate. Outer leads extending to
The outer lead is formed of a mold body for joining the substrate, a first solder material is formed on the surface of the inner lead, and a second solder material different in material from the first solder material is formed on the outer lead. An electronic component, wherein the outer lead is formed and soldered to the inner lead.
が前記モールド体の形成時のモールドプレス温度よりも
高い融点を有する高融点半田を生成することを特徴とす
る請求項１記載の電子部品。2. The first solder material and the second solder material produce a high melting point solder having a melting point higher than a mold pressing temperature at the time of forming the mold body. Electronic components.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP19662692A JPH0645500A (en) | 1992-07-23 | 1992-07-23 | Electronic component |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP19662692A JPH0645500A (en) | 1992-07-23 | 1992-07-23 | Electronic component |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0645500A true JPH0645500A (en) | 1994-02-18 |
Family
ID=16360893
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP19662692A Pending JPH0645500A (en) | 1992-07-23 | 1992-07-23 | Electronic component |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0645500A (en) |
-
1992
- 1992-07-23 JP JP19662692A patent/JPH0645500A/en active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2772739B2 (en) | External electrode structure of leadless package and method of manufacturing the same | |
| CN102044451B (en) | Method of manufacturing semiconductor device and method of manufacturing electronic device | |
| US6550666B2 (en) | Method for forming a flip chip on leadframe semiconductor package | |
| CN101996902B (en) | The manufacture method of semiconductor device | |
| EP0473929B1 (en) | Method of forming a thin film electronic device | |
| TW201237976A (en) | Bump-on-lead flip chip interconnection | |
| JPH08330358A (en) | Electronic module provided with many solder dams inside window of solder mask | |
| US7192803B1 (en) | Method of making a semiconductor chip assembly with simultaneously formed interconnect and connection joint | |
| JP4559777B2 (en) | Semiconductor device and manufacturing method thereof | |
| JPH04192596A (en) | Mounting structure of electronic component | |
| US5115964A (en) | Method for bonding thin film electronic device | |
| JPH07321244A (en) | Electronic part, and manufacture of electronic part | |
| US6548393B1 (en) | Semiconductor chip assembly with hardened connection joint | |
| EP0998175B1 (en) | Method for soldering Dpak-type electronic components to circuit boards | |
| AU653945B2 (en) | Attaching integrated circuits to circuit boards | |
| JPH0645500A (en) | Electronic component | |
| JP4263765B1 (en) | Electronic component soldering method | |
| JPH088284A (en) | Wire bonding structure and its reinforcement method | |
| US6984576B1 (en) | Method of connecting an additively and subtractively formed conductive trace and an insulative base to a semiconductor chip | |
| JPH05109965A (en) | Electronic part and manufacture of the same | |
| JPH05206322A (en) | Multi-chip package | |
| JP2007059712A (en) | Packaging method | |
| JPH05145004A (en) | Manufacture of semiconductor device | |
| JP2006310415A (en) | Module | |
| JPH10190200A (en) | Board adopting exhaust hole structure suitable for capsulating electric parts package mounted on board and its related method |