JPH0644292B2 - 二次元視覚認識装置 - Google Patents
二次元視覚認識装置Info
- Publication number
- JPH0644292B2 JPH0644292B2 JP59143072A JP14307284A JPH0644292B2 JP H0644292 B2 JPH0644292 B2 JP H0644292B2 JP 59143072 A JP59143072 A JP 59143072A JP 14307284 A JP14307284 A JP 14307284A JP H0644292 B2 JPH0644292 B2 JP H0644292B2
- Authority
- JP
- Japan
- Prior art keywords
- pattern
- value
- horizontal
- accumulating
- horizontal scanning
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06V—IMAGE OR VIDEO RECOGNITION OR UNDERSTANDING
- G06V10/00—Arrangements for image or video recognition or understanding
- G06V10/20—Image preprocessing
- G06V10/24—Aligning, centring, orientation detection or correction of the image
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Multimedia (AREA)
- Theoretical Computer Science (AREA)
- Image Analysis (AREA)
- Character Input (AREA)
Description
【発明の詳細な説明】 ＜発明の技術分野＞ 本発明は、静止もしくは移動中の被認識物体を画像化し
て入力パターンを求め、この入力パターンを標準パター
ンと照合して、被認識物体を認識する二次元視覚認識装
置に関連し、殊に本発明は、パターン照合に際し、標準
パターンに対する入力パターンの位置ずれ量を高速検知
する位置ずれ検出装置に関する。
て入力パターンを求め、この入力パターンを標準パター
ンと照合して、被認識物体を認識する二次元視覚認識装
置に関連し、殊に本発明は、パターン照合に際し、標準
パターンに対する入力パターンの位置ずれ量を高速検知
する位置ずれ検出装置に関する。
＜発明の背景＞ 一般に二次元視覚認識装置は、入力パターンと標準パタ
ーンとを画像上で重ね合わせ、両パターンの重合一致度
合を検出して、被認識物体を認識するものである。従つ
てパターン照合に際しては、両パターンを正確に、位置
合わせする必要があり、従来はＸＹステージ等を用いて
被認識物体を所定停止位置に位置決めした後、これをテ
レビカメラで撮像して入力パターンを求め、この入力パ
ターンにつき標準パターンと照合処理を行なつている。
ところがこの種方式の場合、被認識物体の位置決め機構
が必要であるから、装置全体の構造が複雑化すると共
に、位置決め操作の時間分だけパターン照合に時間がか
かる等、多くの不利があつた。
ーンとを画像上で重ね合わせ、両パターンの重合一致度
合を検出して、被認識物体を認識するものである。従つ
てパターン照合に際しては、両パターンを正確に、位置
合わせする必要があり、従来はＸＹステージ等を用いて
被認識物体を所定停止位置に位置決めした後、これをテ
レビカメラで撮像して入力パターンを求め、この入力パ
ターンにつき標準パターンと照合処理を行なつている。
ところがこの種方式の場合、被認識物体の位置決め機構
が必要であるから、装置全体の構造が複雑化すると共
に、位置決め操作の時間分だけパターン照合に時間がか
かる等、多くの不利があつた。
そこで発明者は、入力パターンおよび標準パターンにつ
き対応する角部分等の位置を画像上で検出し、その位置
ずれ量を算出することにより、パターン相互間をデータ
上で位置合わせする方式を開発した。ところがこの方式
の場合、もし入力パターン等にノイズが含まれている
と、ノイズ部分がパターンの一部と誤認されることがあ
り、かかる場合には、誤つたパターンの位置合わせが行
なわれ、物体認識が不能となる虞があることが判明し
た。
き対応する角部分等の位置を画像上で検出し、その位置
ずれ量を算出することにより、パターン相互間をデータ
上で位置合わせする方式を開発した。ところがこの方式
の場合、もし入力パターン等にノイズが含まれている
と、ノイズ部分がパターンの一部と誤認されることがあ
り、かかる場合には、誤つたパターンの位置合わせが行
なわれ、物体認識が不能となる虞があることが判明し
た。
＜発明の目的＞ 本発明は、パターンにノイズが含まれていても、標準パ
ターンに対する入力パターンの位置ずれ量を正確且つ高
速に検知して、パターン間の位置修正をデータ上で実施
可能とすることによつて、入力パターンが位置ずれして
も、迅速且つ容易に物体認識を行ない得る二次元視覚認
識装置を提供することを目的とする。
ターンに対する入力パターンの位置ずれ量を正確且つ高
速に検知して、パターン間の位置修正をデータ上で実施
可能とすることによつて、入力パターンが位置ずれして
も、迅速且つ容易に物体認識を行ない得る二次元視覚認
識装置を提供することを目的とする。
＜発明の構成および効果＞ 本発明は、被認識物体の画像を白黒２値化して入力パタ
ーンを求めた後、入力パターンの標準パターンに対する
位置ずれ量を検出する装置を有する二次元視覚認識装置
において、前記位置ずれ量を検出する装置は、前記標準
パターンおよび入力パターンの各２値画像信号を入力し
て水平走査行毎の黒画素数を計数する計数手段と、水平
走査毎に割込信号を発生させる割込信号発生手段と、前
記割込信号発生手段による水平走査毎の割込信号により
前記計数手段より水平走査行毎の黒画素数を取り込んで
累積すると共に、前記各パターンの垂直アドレスと水平
走査行毎の黒画素数とを積算して累積する積算値累積手
段と、前記計数手段による黒画素数の計数タイミング毎
に前記各パターンの水平アドレスを加算して累積する加
算値累積手段と、水平走査完了後に前記積算値累積手段
による累積値および前記加算値累積手段による累積値を
黒画素数の累積値で割って夫々パターンの垂直荷重平均
値および水平荷重平均値を求める荷重平均算出手段と、
前記荷重平均算出手段により求められた両パターンの垂
直荷重平均値および水平荷重平均値の差を標準パターン
に対する入力パターンの位置ずれ量として算出する位置
ずれ量算出手段とを具備して成るものである。
ーンを求めた後、入力パターンの標準パターンに対する
位置ずれ量を検出する装置を有する二次元視覚認識装置
において、前記位置ずれ量を検出する装置は、前記標準
パターンおよび入力パターンの各２値画像信号を入力し
て水平走査行毎の黒画素数を計数する計数手段と、水平
走査毎に割込信号を発生させる割込信号発生手段と、前
記割込信号発生手段による水平走査毎の割込信号により
前記計数手段より水平走査行毎の黒画素数を取り込んで
累積すると共に、前記各パターンの垂直アドレスと水平
走査行毎の黒画素数とを積算して累積する積算値累積手
段と、前記計数手段による黒画素数の計数タイミング毎
に前記各パターンの水平アドレスを加算して累積する加
算値累積手段と、水平走査完了後に前記積算値累積手段
による累積値および前記加算値累積手段による累積値を
黒画素数の累積値で割って夫々パターンの垂直荷重平均
値および水平荷重平均値を求める荷重平均算出手段と、
前記荷重平均算出手段により求められた両パターンの垂
直荷重平均値および水平荷重平均値の差を標準パターン
に対する入力パターンの位置ずれ量として算出する位置
ずれ量算出手段とを具備して成るものである。
本発明によれば、被認識物体を所定停止位置に位置決め
する等の必要がなく特別な位置決め機構が不要となり、
装置全体を簡易化できると共に、位置決め操作に要する
時間を節約し得、物体認識処理の効率を向上できる。ま
た各パターン位置を、画像解析等の複雑なソフト処理に
よらず、カウンタ等の簡易なハード構成を利用して求め
得るから、処理効率の向上に一層貢献する。更に重直荷
重平均値および水平荷重平均値をもつて各パターン位置
を規定すると共に、両パターンの荷重平均値の差からパ
ターン間の位置ずれ量を検出するから、仮に入力パター
ンにノイズが含まれていても、ノイズ部分がパターンの
一部であると誤認される等の不都合が生じず、正確なパ
ターンの位置ずれ検出並びに修正を実施し得、物体認識
精度が向上する。しかも水平走査毎に割込信号を発生さ
せて所定のデータを取り込みかつ荷重平均値の算出に必
要な累積値を算出するから、水平走査の完了後に直ちに
垂直荷重平均値おび水平荷重平均値を同時に求めること
ができ、パターンの位置ずれ量を一層高速に検出するこ
とが可能となると共に、少ないハードウェアをもって装
置を安価に製作できる等、発明目的を達成した顕著な効
果を奏する。
する等の必要がなく特別な位置決め機構が不要となり、
装置全体を簡易化できると共に、位置決め操作に要する
時間を節約し得、物体認識処理の効率を向上できる。ま
た各パターン位置を、画像解析等の複雑なソフト処理に
よらず、カウンタ等の簡易なハード構成を利用して求め
得るから、処理効率の向上に一層貢献する。更に重直荷
重平均値および水平荷重平均値をもつて各パターン位置
を規定すると共に、両パターンの荷重平均値の差からパ
ターン間の位置ずれ量を検出するから、仮に入力パター
ンにノイズが含まれていても、ノイズ部分がパターンの
一部であると誤認される等の不都合が生じず、正確なパ
ターンの位置ずれ検出並びに修正を実施し得、物体認識
精度が向上する。しかも水平走査毎に割込信号を発生さ
せて所定のデータを取り込みかつ荷重平均値の算出に必
要な累積値を算出するから、水平走査の完了後に直ちに
垂直荷重平均値おび水平荷重平均値を同時に求めること
ができ、パターンの位置ずれ量を一層高速に検出するこ
とが可能となると共に、少ないハードウェアをもって装
置を安価に製作できる等、発明目的を達成した顕著な効
果を奏する。
＜実施例の説明＞ 第１図は本発明にかかる二次元視覚認識装置の回路構成
例を示す。図中テレビカメラ１は、静止または移動中の
物体２を例えば上方より撮像し、飛越走査にかかる画像
出力（第３図(1)に示す）を同期分離回路３へ送出す
る。同期分離回路３は、前記画像出力より水平同期信号
ＨＤ、垂直同期信号ＶＤ、奇数フイールド信号ＯＤ（第
３図(2)に示す）、クロツク信号ＣＫ（第３図(4)に示
す）等を分離し、ビデオ信号ＶＤｉを２値化回路４へ出
力する。２値化回路４は、第３図(3)に示す如く、ビデ
オ信号ＶＤｉに対し一定のスレシユホールドレベルＴＨ
を設定し、ビデオ信号ＶＤｉの奇数フイールドにつき白
黒２値化して２値化パターンを形成出力する。２値化回
路４には、モード切換スイツチＳＷ１を介して基準メモ
リ５およびバツフアメモリ６が接続されており、モード
切換スイツチＳＷ１を学習モード側ａにセツトして標準
モデルを撮像するとき、基準メモリ５に例えば第２図
(1)に示す標準パターンＰが格納され、またモード切換
スイツチＳＷ１を認識モード側ｂにセツトして被認識物
体を撮像するとき、バツフアメモリ６に例えば第２図
(2)に示す入力パターンＰｉが格納される。本実施例の
場合、各パターンは縦横256ビツトの画素範囲に格納さ
れ、第２図(1)(2)に示す例では、入力パターンＰｉは標
準パターンＰに対し右上方向へ位置ずれしている。
例を示す。図中テレビカメラ１は、静止または移動中の
物体２を例えば上方より撮像し、飛越走査にかかる画像
出力（第３図(1)に示す）を同期分離回路３へ送出す
る。同期分離回路３は、前記画像出力より水平同期信号
ＨＤ、垂直同期信号ＶＤ、奇数フイールド信号ＯＤ（第
３図(2)に示す）、クロツク信号ＣＫ（第３図(4)に示
す）等を分離し、ビデオ信号ＶＤｉを２値化回路４へ出
力する。２値化回路４は、第３図(3)に示す如く、ビデ
オ信号ＶＤｉに対し一定のスレシユホールドレベルＴＨ
を設定し、ビデオ信号ＶＤｉの奇数フイールドにつき白
黒２値化して２値化パターンを形成出力する。２値化回
路４には、モード切換スイツチＳＷ１を介して基準メモ
リ５およびバツフアメモリ６が接続されており、モード
切換スイツチＳＷ１を学習モード側ａにセツトして標準
モデルを撮像するとき、基準メモリ５に例えば第２図
(1)に示す標準パターンＰが格納され、またモード切換
スイツチＳＷ１を認識モード側ｂにセツトして被認識物
体を撮像するとき、バツフアメモリ６に例えば第２図
(2)に示す入力パターンＰｉが格納される。本実施例の
場合、各パターンは縦横256ビツトの画素範囲に格納さ
れ、第２図(1)(2)に示す例では、入力パターンＰｉは標
準パターンＰに対し右上方向へ位置ずれしている。
尚第１図中、水平カウンタ７、９および垂直カウンタ
８、１０は、標準パターンＰや入力パターンＰｉの読み
書きに際し、夫々メモリ内の画素位置をアドレス指定す
る。またゲート回路１１、１２および１３、１４は、奇
数フイールド信号ＯＤやクロツク信号ＣＫで開閉制御さ
れ、書込み制御信号Ｗや読出し制御信号Ｒを各メモリ
５、６へ供給する。更にゲート回路１５は奇数フイール
ド信号ＯＤで開閉制御され、クロツク信号ＣＫを水平カ
ウンタ７、９および垂直カウンタ８、１０へ夫々供給す
る。
８、１０は、標準パターンＰや入力パターンＰｉの読み
書きに際し、夫々メモリ内の画素位置をアドレス指定す
る。またゲート回路１１、１２および１３、１４は、奇
数フイールド信号ＯＤやクロツク信号ＣＫで開閉制御さ
れ、書込み制御信号Ｗや読出し制御信号Ｒを各メモリ
５、６へ供給する。更にゲート回路１５は奇数フイール
ド信号ＯＤで開閉制御され、クロツク信号ＣＫを水平カ
ウンタ７、９および垂直カウンタ８、１０へ夫々供給す
る。
前記２値化回路４には、連動するモード切換スイツチＳ
Ｗ１、ＳＷ２を介して黒画素検知回路１６が接続され、
更に黒画素検知回路１６にはオア回路１７を介して画素
カウンタ１８が接続されている。黒画素検知回路１６は
各パターンを構成する黒画素（第２図中、斜線部分）を
検知し、画素カウンタ１８は黒画素検知回路１６の出力
（黒画素数）を計数する。また黒画素検知回路１６の出
力側には加算器１９が接続してあり、この加算器１９は
黒画素検知タイミング毎に基準メモリ５やバツフアメモ
リ６の水平アドレスを各水平走査行についてハード的に
加算してゆく。この水平走査行毎の加算値はバツフアレ
ジスタ２０に取り込まれ、このバツフアレジスタ２０に
よつて前記加算値の累積値が保持される。前記画素カウ
ンタ１８の計数データは水平ブランキング期間毎に、ま
たバツフアレジスタ２０の累積値は水平走査終了時点で
夫々Ｉ／Ｏ(Input/Output)ポート２１を介してＣＰＵ(C
entral Processing Unit)２２に取り込まれ、ＣＰＵ２
２は取り込んだ計数データや累積値に基づき後記する荷
重平均値を算出した後、標準パターンＰに対する入力パ
ターンＰｉの位置ずれ量ΔＸ，ΔＹを求める。
Ｗ１、ＳＷ２を介して黒画素検知回路１６が接続され、
更に黒画素検知回路１６にはオア回路１７を介して画素
カウンタ１８が接続されている。黒画素検知回路１６は
各パターンを構成する黒画素（第２図中、斜線部分）を
検知し、画素カウンタ１８は黒画素検知回路１６の出力
（黒画素数）を計数する。また黒画素検知回路１６の出
力側には加算器１９が接続してあり、この加算器１９は
黒画素検知タイミング毎に基準メモリ５やバツフアメモ
リ６の水平アドレスを各水平走査行についてハード的に
加算してゆく。この水平走査行毎の加算値はバツフアレ
ジスタ２０に取り込まれ、このバツフアレジスタ２０に
よつて前記加算値の累積値が保持される。前記画素カウ
ンタ１８の計数データは水平ブランキング期間毎に、ま
たバツフアレジスタ２０の累積値は水平走査終了時点で
夫々Ｉ／Ｏ(Input/Output)ポート２１を介してＣＰＵ(C
entral Processing Unit)２２に取り込まれ、ＣＰＵ２
２は取り込んだ計数データや累積値に基づき後記する荷
重平均値を算出した後、標準パターンＰに対する入力パ
ターンＰｉの位置ずれ量ΔＸ，ΔＹを求める。
尚前記水平アドレスの加算値は、水平ブランキング期間
毎にＣＰＵ２２内へ取り込み、これをＣＰＵ２２におい
て累積処理することも可能である。
毎にＣＰＵ２２内へ取り込み、これをＣＰＵ２２におい
て累積処理することも可能である。
また前記基準メモリ５およびバツフアメモリ６の読出し
出力側には、エクスクルーシブ・オア回路２３（以下、
ＥＸ．オア回路２３という）が接続され、更にＥＸ．オ
ア回路２３の出力側は前記オア回路１７を介して画素カ
ウンタ１８に接続されている。前記ＥＸ．オア回路２３
は、パターン照合に際し、両メモリ５、６から読み出し
た画素データが不一致のとき、論理「１」の出力を出す
もので、従つてこの場合、画素カウンタ１８は両パター
ンにおける不一致画素数を計数することになる。この計
数データはＩ／Ｏポート２１を経てＣＰＵ２２に取り込
まれ、ＣＰＵ２２はこのデータ内容を表示部２４に表示
すると共に、設定スイツチ２５で設定されたしきい値と
大小比較して、パターンの一致、不一致を判定する。尚
図中、ＰＲＯＭ(Programmable Read Only Memory)２６
は位置ずれ修正等の一連のプログラムを格納し、またＲ
ＡＭ(Random Access Memory)２７は各種データを格納す
る他、処理実行のためのワークエリアを有する。またゲ
ート回路２８、２９はＣＰＵ２２に対し割込み信号ＩＮ
Ｔ１、２を発生させる回路であり、オア回路３０は画素
カウンタ１８をリセツトする回路である。
出力側には、エクスクルーシブ・オア回路２３（以下、
ＥＸ．オア回路２３という）が接続され、更にＥＸ．オ
ア回路２３の出力側は前記オア回路１７を介して画素カ
ウンタ１８に接続されている。前記ＥＸ．オア回路２３
は、パターン照合に際し、両メモリ５、６から読み出し
た画素データが不一致のとき、論理「１」の出力を出す
もので、従つてこの場合、画素カウンタ１８は両パター
ンにおける不一致画素数を計数することになる。この計
数データはＩ／Ｏポート２１を経てＣＰＵ２２に取り込
まれ、ＣＰＵ２２はこのデータ内容を表示部２４に表示
すると共に、設定スイツチ２５で設定されたしきい値と
大小比較して、パターンの一致、不一致を判定する。尚
図中、ＰＲＯＭ(Programmable Read Only Memory)２６
は位置ずれ修正等の一連のプログラムを格納し、またＲ
ＡＭ(Random Access Memory)２７は各種データを格納す
る他、処理実行のためのワークエリアを有する。またゲ
ート回路２８、２９はＣＰＵ２２に対し割込み信号ＩＮ
Ｔ１、２を発生させる回路であり、オア回路３０は画素
カウンタ１８をリセツトする回路である。
第４図(1)は基準メモリ５に格納された標準パターンＰ
を、また第４図(2)はバツフアメモリ６に格納された入
力パターンＰｉを夫々示す。図中、G1,G2は標準パター
ンＰおよび入力パターンＰｉの荷重平均位置（重心位
置）、X1,Y1,X2,Y2は重心位置G1,G2の位置データを夫々
示しており、入力パターンＰｉの重心位置Ｇ２は標準パ
ターンＰの重心位置Ｇ１に対し、水平方向にΔＸ、垂直
方向にΔＹだけ位置ずれしている。
を、また第４図(2)はバツフアメモリ６に格納された入
力パターンＰｉを夫々示す。図中、G1,G2は標準パター
ンＰおよび入力パターンＰｉの荷重平均位置（重心位
置）、X1,Y1,X2,Y2は重心位置G1,G2の位置データを夫々
示しており、入力パターンＰｉの重心位置Ｇ２は標準パ
ターンＰの重心位置Ｇ１に対し、水平方向にΔＸ、垂直
方向にΔＹだけ位置ずれしている。
然してモード切換スイツチＳＷ１，ＳＷ２を学習モード
側ａに設定した後、テレビカメラ１により標準モデルを
撮像すると、ビデオ信号ＶＤｉの最初の奇数フイールド
につき２値化処理が実行され、標準パターンＰが基準メ
モリ５に書込み形成される。これと同じ時間タイミング
で２値化回路４の出力が黒画素検知回路１６へ送られ、
画素カウンタ１８が黒画素検知回路１６の出力（黒画素
数）を計数すると共に、加算器１９が黒画素検知タイミ
ング毎に基準メモリ５の水平アドレスを加算し、水平走
査行毎の加算値がバツフアレジスタ２０に取り込まれて
累積される。そしてＣＰＵ２２に対しては各水平ブラン
キング期間毎に割込み信号ＩＮＴ１が発生し、その都度
画素カウンタ１８の計数内容が読み込まれる。
側ａに設定した後、テレビカメラ１により標準モデルを
撮像すると、ビデオ信号ＶＤｉの最初の奇数フイールド
につき２値化処理が実行され、標準パターンＰが基準メ
モリ５に書込み形成される。これと同じ時間タイミング
で２値化回路４の出力が黒画素検知回路１６へ送られ、
画素カウンタ１８が黒画素検知回路１６の出力（黒画素
数）を計数すると共に、加算器１９が黒画素検知タイミ
ング毎に基準メモリ５の水平アドレスを加算し、水平走
査行毎の加算値がバツフアレジスタ２０に取り込まれて
累積される。そしてＣＰＵ２２に対しては各水平ブラン
キング期間毎に割込み信号ＩＮＴ１が発生し、その都度
画素カウンタ１８の計数内容が読み込まれる。
第５図はかかる割込み制御動作の手順を符号４１〜５０
で示すもので、同図中、ｎｉは画素カウンタ１８の計算
値を、Ｙｉは基準メモリ５の垂直カウンタ８の計数値
（基準メモリ５の垂直アドレス）を夫々示す。
で示すもので、同図中、ｎｉは画素カウンタ１８の計算
値を、Ｙｉは基準メモリ５の垂直カウンタ８の計数値
（基準メモリ５の垂直アドレス）を夫々示す。
今Ｙｉ行目（但しＹｉ＜２５６）の水平走査ラインにつ
き黒画素計数動作を完了した時点を想定すると、まずＣ
ＰＵ２２はステツプ４１で垂直カウンタ８の計数値Ｙｉ
を読み取り、つぎのステツプ４２で画素カウンタ１８の
計数値ｎｉを読み取る。つぎにステツプ４３において、
計数値ｎｉの累積値Ｎ１を演算し、更にステツプ４４に
おいて、垂直カウンタ８の計数値Ｙｉと画素カウンタ１
８の計数値ｎｉとの積Ｙｉｎｉを算出して、その累積値
ＮＴ１を求める。つぎにステツプ４５において、垂直カ
ウンタ８の計数値Ｙｉが最終水平走査行（本実施例では
２５６行）に達したか否かがチエツクされ、その判定が
“NO”のとき、スタート時点の割込み待の状態に戻り、
つぎの水平走査行につき同様の黒画素計数動作が実行さ
れる。
き黒画素計数動作を完了した時点を想定すると、まずＣ
ＰＵ２２はステツプ４１で垂直カウンタ８の計数値Ｙｉ
を読み取り、つぎのステツプ４２で画素カウンタ１８の
計数値ｎｉを読み取る。つぎにステツプ４３において、
計数値ｎｉの累積値Ｎ１を演算し、更にステツプ４４に
おいて、垂直カウンタ８の計数値Ｙｉと画素カウンタ１
８の計数値ｎｉとの積Ｙｉｎｉを算出して、その累積値
ＮＴ１を求める。つぎにステツプ４５において、垂直カ
ウンタ８の計数値Ｙｉが最終水平走査行（本実施例では
２５６行）に達したか否かがチエツクされ、その判定が
“NO”のとき、スタート時点の割込み待の状態に戻り、
つぎの水平走査行につき同様の黒画素計数動作が実行さ
れる。
上記ステツプ４１〜ステツプ４４の各処理が繰り返し実
行されて、垂直カウンタ８の計数値Ｙｉが「２５６」に
達したとき、ステツプ４５の判定が“YES”となり、つ
ぎのステツプ４６において、前記累積値ＮＴ１を累積値
Ｎ１で割つて標準パターンＰの垂直荷重平均値NT1/N1を
求めると共に、この算出データをＲＡＭ２９のデータ設
定領域Ｙ１へ格納する。つぎにステツプ４７において、
バツフアレジスタ２０より水平アドレス加算値の累積値
ＮＴ１′を読み取り、ステツプ４８で累積値ＮＴ１′を
累積値Ｎ１で割つて水平荷重平均値NT1/N1を求め、これ
をＲＡＭ２９のデータ設定領域Ｘ１へ格納した後、ステ
ツプ４９、５０で前記累積値ＮＴ１，Ｎ１をクリアす
る。
行されて、垂直カウンタ８の計数値Ｙｉが「２５６」に
達したとき、ステツプ４５の判定が“YES”となり、つ
ぎのステツプ４６において、前記累積値ＮＴ１を累積値
Ｎ１で割つて標準パターンＰの垂直荷重平均値NT1/N1を
求めると共に、この算出データをＲＡＭ２９のデータ設
定領域Ｙ１へ格納する。つぎにステツプ４７において、
バツフアレジスタ２０より水平アドレス加算値の累積値
ＮＴ１′を読み取り、ステツプ４８で累積値ＮＴ１′を
累積値Ｎ１で割つて水平荷重平均値NT1/N1を求め、これ
をＲＡＭ２９のデータ設定領域Ｘ１へ格納した後、ステ
ツプ４９、５０で前記累積値ＮＴ１，Ｎ１をクリアす
る。
つぎに被認識物体の認識処理を実行する場合、モード切
換スイツチＳＷ１，ＳＷ２を認識モード側ｂに設定した
後、同様の撮像操作を実行する。この場合入力パターン
Ｐｉはバツフアメモリ６に格納されることになり、前記
同様に奇数フイールドの時間タイミングで入力パターン
Ｐｉの書込みが実行される。またこれと同じ時間タイミ
ングで画素カウンタ１８による計数動作、更には加算器
１９による加算動作が実行されると共に、各水平ブラン
キング期間毎にＣＰＵ２２に対し割込み信号ＩＮＴ１が
発生せられる。
換スイツチＳＷ１，ＳＷ２を認識モード側ｂに設定した
後、同様の撮像操作を実行する。この場合入力パターン
Ｐｉはバツフアメモリ６に格納されることになり、前記
同様に奇数フイールドの時間タイミングで入力パターン
Ｐｉの書込みが実行される。またこれと同じ時間タイミ
ングで画素カウンタ１８による計数動作、更には加算器
１９による加算動作が実行されると共に、各水平ブラン
キング期間毎にＣＰＵ２２に対し割込み信号ＩＮＴ１が
発生せられる。
第６図(1)はかかる割込み制御動作の手順を符号５１〜
６４で示す。同図のステツプ５１〜５８は、前記第５図
のフローチヤートと同様であり、ステツプ５３で画素カ
ウンタ１８の計数値ｎ１′の累積値Ｎ２を求め、ステツ
プ５４で画素カウンタ１８の計数値ｎｉ′と垂直カウン
タ１０の計数値Ｙｉとの積Ｙｉｎｉ′の累積値ＮＴ２と
を求め、ステツプ５６でこの両者から入力パターンＰｉ
の垂直荷重平均値NT2/N2を求めて、これをＲＡＭ２９の
データ設定領域Ｙ２へ格納する。更にステツプ５７でバ
ツフアレジスタ２０より水平アドレス加算値の累積値Ｎ
Ｔ２′を読み取り、ステツプ５８で累積値ＮＴ２′を累
積値Ｎ２で割つて水平荷重平均値NT2/N2を求め、これを
ＲＡＭ２９のデータ設定領域Ｘ２へ格納する。
６４で示す。同図のステツプ５１〜５８は、前記第５図
のフローチヤートと同様であり、ステツプ５３で画素カ
ウンタ１８の計数値ｎ１′の累積値Ｎ２を求め、ステツ
プ５４で画素カウンタ１８の計数値ｎｉ′と垂直カウン
タ１０の計数値Ｙｉとの積Ｙｉｎｉ′の累積値ＮＴ２と
を求め、ステツプ５６でこの両者から入力パターンＰｉ
の垂直荷重平均値NT2/N2を求めて、これをＲＡＭ２９の
データ設定領域Ｙ２へ格納する。更にステツプ５７でバ
ツフアレジスタ２０より水平アドレス加算値の累積値Ｎ
Ｔ２′を読み取り、ステツプ５８で累積値ＮＴ２′を累
積値Ｎ２で割つて水平荷重平均値NT2/N2を求め、これを
ＲＡＭ２９のデータ設定領域Ｘ２へ格納する。
かくてステツプ５９において、領域X2,X1の各データ内
容の差からパターン間の水平方向の位置ずれ量ΔＸが算
出され、つぎのステツプ６０において、領域Y2,Y1の各
データ内容の差から垂直方向の位置ずれ量ΔＹが算出さ
れる。そしてつぎのステツプ６１、６２で前記位置ずれ
量ΔＸを水平カウンタ９に、位置ずれ量ΔＹを垂直カウ
ンタ１０に夫々プリセツトして、位置ずれ修正した後、
ステツプ６３、６４で累積値NT2,N2をクリアする。
容の差からパターン間の水平方向の位置ずれ量ΔＸが算
出され、つぎのステツプ６０において、領域Y2,Y1の各
データ内容の差から垂直方向の位置ずれ量ΔＹが算出さ
れる。そしてつぎのステツプ６１、６２で前記位置ずれ
量ΔＸを水平カウンタ９に、位置ずれ量ΔＹを垂直カウ
ンタ１０に夫々プリセツトして、位置ずれ修正した後、
ステツプ６３、６４で累積値NT2,N2をクリアする。
そしてつぎの偶数フイールドにおいて、水平および垂直
カウンタ７，８にて基準メモリ５を、またプリセツトし
た水平および垂直カウンタ９，１０にてバツフアメモリ
６を、夫々アドレス指定して、標準パターンＰおよび入
力パターンＰｉの構成画素データを順次読み出すとき、
量パターンＰ，Ｐｉは位置ずれが修正された重なり状態
でデータ比較されることになる。その結果、両画素デー
タが不一致のとき、ＥＸ．オア回路２３が論理「１」の
信号を出力し、画素カウンタ１８によつてこの不一致画
素数が計数される。そして各水平ブランキング期間毎に
ＣＰＵ２２に対し割込み信号ＩＮＴ２が発生し、第６図
(2)の符号７１〜７８で示す処理手順が開始せられる。
カウンタ７，８にて基準メモリ５を、またプリセツトし
た水平および垂直カウンタ９，１０にてバツフアメモリ
６を、夫々アドレス指定して、標準パターンＰおよび入
力パターンＰｉの構成画素データを順次読み出すとき、
量パターンＰ，Ｐｉは位置ずれが修正された重なり状態
でデータ比較されることになる。その結果、両画素デー
タが不一致のとき、ＥＸ．オア回路２３が論理「１」の
信号を出力し、画素カウンタ１８によつてこの不一致画
素数が計数される。そして各水平ブランキング期間毎に
ＣＰＵ２２に対し割込み信号ＩＮＴ２が発生し、第６図
(2)の符号７１〜７８で示す処理手順が開始せられる。
まずステツプ７１において、ＣＰＵ２２はＲＡＭ２７に
設定した行カウンタＹに１加算した後、つぎのステツプ
７２で画素カウンタ１８の計数値Ｎ（不一致画素数）を
読み出し、更につぎのステツプ７３で計数値Ｎの累積値
ＮＴを算出する。つぎにステツプ７４で行カウンタＹの
内容が全走査行に達したか否かをチエツクし、“NO”の
判定でスタート時点へ戻り、つぎの割込み処理に待機す
る。そしてステツプ７１〜７３の処理が全行に亘り繰返
し実行されたとき、ステツプ７４の「Ｙ＝２５６」の判
定が“YES”となり、つぎのステツプ７５で累積値ＮＴ
としきい値ＴＨ１との大小を比較する。そして累積値Ｎ
Ｔがしきい値ＴＨ１以下であるとき、ステツプ７５の判
定が“NO”となり、入力パターンＰｉは標準パターンＰ
に一致すると判断して、一致出力を出し、最後に行カウ
ンタＹおよび累積値ＮＴをクリアする（ステツプ７６〜
７８）。
設定した行カウンタＹに１加算した後、つぎのステツプ
７２で画素カウンタ１８の計数値Ｎ（不一致画素数）を
読み出し、更につぎのステツプ７３で計数値Ｎの累積値
ＮＴを算出する。つぎにステツプ７４で行カウンタＹの
内容が全走査行に達したか否かをチエツクし、“NO”の
判定でスタート時点へ戻り、つぎの割込み処理に待機す
る。そしてステツプ７１〜７３の処理が全行に亘り繰返
し実行されたとき、ステツプ７４の「Ｙ＝２５６」の判
定が“YES”となり、つぎのステツプ７５で累積値ＮＴ
としきい値ＴＨ１との大小を比較する。そして累積値Ｎ
Ｔがしきい値ＴＨ１以下であるとき、ステツプ７５の判
定が“NO”となり、入力パターンＰｉは標準パターンＰ
に一致すると判断して、一致出力を出し、最後に行カウ
ンタＹおよび累積値ＮＴをクリアする（ステツプ７６〜
７８）。
第１図は本発明にかかる二次元視覚認識装置の回路ブロ
ツク図、第２図(1)(2)は基準メモリ中の標準パターンお
よびバツフアメモリ中の入力パターンを示す説明図、第
３図は第１図に示す回路構成例の信号波形を示すタイミ
ングチヤート、第４図(1)(2)は標準パターンに対する入
力パターンの位置ずれ検出処理を示す説明図、第５図は
学習モードにおける割込み処理動作を示すフローチヤー
ト、第６図(1)(2)は認識モードにおける割込み処理動作
を示すフローチヤートである。 ４……２値化回路、５……基準メモリ、６……バツフア
メモリ、１８……画素カウンタ、１９……加算器、２０
……バツフアレジスタ、２２……ＣＰＵ
ツク図、第２図(1)(2)は基準メモリ中の標準パターンお
よびバツフアメモリ中の入力パターンを示す説明図、第
３図は第１図に示す回路構成例の信号波形を示すタイミ
ングチヤート、第４図(1)(2)は標準パターンに対する入
力パターンの位置ずれ検出処理を示す説明図、第５図は
学習モードにおける割込み処理動作を示すフローチヤー
ト、第６図(1)(2)は認識モードにおける割込み処理動作
を示すフローチヤートである。 ４……２値化回路、５……基準メモリ、６……バツフア
メモリ、１８……画素カウンタ、１９……加算器、２０
……バツフアレジスタ、２２……ＣＰＵ
───────────────────────────────────────────────────── フロントページの続き (72)発明者 西村 真洋 京都府京都市右京区花園土堂町10番地 立 石電機株式会社内 (72)発明者 築山 則之 京都府京都市右京区花園土堂町10番地 立 石電機株式会社内 (72)発明者 日野田 征佑 京都府京都市右京区花園土堂町10番地 立 石電機株式会社内 (56)参考文献 特開 昭58−189781（ＪＰ，Ａ) 特開 昭58−191084（ＪＰ，Ａ) 特開 昭57−19882（ＪＰ，Ａ) 特開 昭52−58440（ＪＰ，Ａ) 特開 昭58−217084（ＪＰ，Ａ) 特公 昭56−30802（ＪＰ，Ｂ１)
Claims (1)
- 【請求項１】被認識物体の画像を白黒２値化して入力パ
ターンを求めた後、入力パターンの標準パターンに対す
る位置ずれ量を検出する装置を有する二次元視覚認識装
置において、 前記位置ずれ量を検出する装置は、 前記標準パターンおよび入力パターンの各２値画像信号
を入力して水平走査行毎の黒画素数を計数する計数手段
と、 水平走査毎に割込信号を発生させる割込信号発生手段
と、 前記割込信号発生手段による水平走査毎の割込信号によ
り前記計数手段より水平走査行毎の黒画素数を取り込ん
で累積すると共に、前記各パターンの垂直アドレスと水
平走査行毎の黒画素数とを積算して累積する積算値累積
手段と、 前記計数手段による黒画素数の計数タイミング毎に前記
各パターンの水平アドレスを加算して累積する加算値累
積手段と、 水平走査完了後に前記積算値累積手段による累積値およ
び前記加算値累積手段による累積値を黒画素数の累積値
で割って夫々パターンの垂直荷重平均値および水平荷重
平均値を求める荷重平均算出手段と、 前記荷重平均算出手段により求められた両パターンの垂
直荷重平均値および水平荷重平均値の差を標準パターン
に対する入力パターンの位置ずれ量として算出する位置
ずれ量算出手段とを具備して成る二次元視覚認識装置。
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59143072A JPH0644292B2 (ja) | 1984-07-09 | 1984-07-09 | 二次元視覚認識装置 |
| DE19853524505 DE3524505A1 (de) | 1984-07-09 | 1985-07-09 | Bilderkennungsvorrichtung |
| US07/228,836 US5067161A (en) | 1984-07-09 | 1988-08-03 | Image recognition device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59143072A JPH0644292B2 (ja) | 1984-07-09 | 1984-07-09 | 二次元視覚認識装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS6121578A JPS6121578A (ja) | 1986-01-30 |
| JPH0644292B2 true JPH0644292B2 (ja) | 1994-06-08 |
Family
ID=15330263
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP59143072A Expired - Lifetime JPH0644292B2 (ja) | 1984-07-09 | 1984-07-09 | 二次元視覚認識装置 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US5067161A (ja) |
| JP (1) | JPH0644292B2 (ja) |
| DE (1) | DE3524505A1 (ja) |
Families Citing this family (17)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0196514B1 (de) * | 1985-03-29 | 1991-08-28 | Siemens Aktiengesellschaft | Einrichtung zur Detektion von Kanten |
| DE3708795C2 (de) * | 1987-03-18 | 1995-08-03 | Gsf Forschungszentrum Umwelt | Verfahren zur Größenselektion in Videoechtzeit |
| US6400996B1 (en) | 1999-02-01 | 2002-06-04 | Steven M. Hoffberg | Adaptive pattern recognition based control system and method |
| US6850252B1 (en) | 1999-10-05 | 2005-02-01 | Steven M. Hoffberg | Intelligent electronic appliance system and method |
| US6418424B1 (en) | 1991-12-23 | 2002-07-09 | Steven M. Hoffberg | Ergonomic man-machine interface incorporating adaptive pattern recognition based control system |
| US8352400B2 (en) | 1991-12-23 | 2013-01-08 | Hoffberg Steven M | Adaptive pattern recognition based controller apparatus and method and human-factored interface therefore |
| US5901246A (en) * | 1995-06-06 | 1999-05-04 | Hoffberg; Steven M. | Ergonomic man-machine interface incorporating adaptive pattern recognition based control system |
| US10361802B1 (en) | 1999-02-01 | 2019-07-23 | Blanding Hovenweep, Llc | Adaptive pattern recognition based control system and method |
| US5903454A (en) | 1991-12-23 | 1999-05-11 | Hoffberg; Linda Irene | Human-factored interface corporating adaptive pattern recognition based controller apparatus |
| JP3647885B2 (ja) * | 1993-05-07 | 2005-05-18 | 日本電信電話株式会社 | 画像処理装置 |
| KR0126600B1 (ko) * | 1994-12-30 | 1997-12-29 | 김주용 | 고속 디지탈 영상 패턴 매칭 회로 |
| US5673331A (en) * | 1995-06-03 | 1997-09-30 | United States Department Of Energy | Method and apparatus for reading meters from a video image |
| US5912988A (en) * | 1996-12-27 | 1999-06-15 | Xytec Corporation | Image processing method and apparatus for distortion compensation |
| US8432414B2 (en) | 1997-09-05 | 2013-04-30 | Ecole Polytechnique Federale De Lausanne | Automated annotation of a view |
| US7966078B2 (en) | 1999-02-01 | 2011-06-21 | Steven Hoffberg | Network media appliance system and method |
| JP4764169B2 (ja) * | 2003-09-10 | 2011-08-31 | シャープ株式会社 | 撮影レンズ位置制御装置 |
| DE102009028793B3 (de) * | 2009-07-20 | 2011-01-27 | Areva Np Gmbh | Verfahren und Vorrichtung zum Ermitteln der Verformung eines Brennelementes eines Druckwasserreaktors |
Family Cites Families (14)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3217295A (en) * | 1963-02-18 | 1965-11-09 | North American Aviation Inc | Correlation pattern recognition apparatus |
| US3541246A (en) * | 1967-04-13 | 1970-11-17 | Singer General Precision | Centroid tracker system |
| US3614736A (en) * | 1968-05-21 | 1971-10-19 | Ibm | Pattern recognition apparatus and methods invariant to translation, scale change and rotation |
| JPS5215235A (en) * | 1975-07-26 | 1977-02-04 | Fujitsu Ltd | Character recognition unit |
| IT1055430B (it) * | 1976-02-23 | 1981-12-21 | Tasco Spa | Procedimento e apparecchiatura per il riconoscimento in tempo reale di immagini |
| US4060830A (en) * | 1976-10-22 | 1977-11-29 | Westinghouse Electric Corporation | Volumetric balance video tracker |
| IL58119A (en) * | 1979-08-27 | 1983-03-31 | Yeda Res & Dev | Histogram image enhancement system |
| JPS5719882A (en) * | 1980-07-10 | 1982-02-02 | Toshiba Corp | Extracting method for center of gravity in binary coded two dimensional pattern |
| US4486775A (en) * | 1980-10-17 | 1984-12-04 | Micro Consultants Limited | Object recognition |
| US4398256A (en) * | 1981-03-16 | 1983-08-09 | Hughes Aircraft Company | Image processing architecture |
| JPH0620280B2 (ja) * | 1981-07-22 | 1994-03-16 | 日本電気株式会社 | テレビジョン信号用振幅検出回路 |
| JPS58191084A (ja) * | 1982-05-04 | 1983-11-08 | Oki Electric Ind Co Ltd | 図形認識装置 |
| DE3340705A1 (de) * | 1982-11-22 | 1984-05-24 | View Eng | Hochgeschwindigkeits-mustererkennungsgeraet |
| US4550432A (en) * | 1983-04-13 | 1985-10-29 | At&T Bell Laboratories | Image processor using a moment generator |
-
1984
- 1984-07-09 JP JP59143072A patent/JPH0644292B2/ja not_active Expired - Lifetime
-
1985
- 1985-07-09 DE DE19853524505 patent/DE3524505A1/de active Granted
-
1988
- 1988-08-03 US US07/228,836 patent/US5067161A/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| DE3524505A1 (de) | 1986-02-06 |
| DE3524505C2 (ja) | 1989-09-07 |
| US5067161A (en) | 1991-11-19 |
| JPS6121578A (ja) | 1986-01-30 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0644292B2 (ja) | 二次元視覚認識装置 | |
| JPH03260782A (ja) | パターン認識装置 | |
| JPH0810132B2 (ja) | 対象パタ−ンの回転角検出方式 | |
| JP3244850B2 (ja) | ナンバープレート読み取り装置 | |
| JPS5946036B2 (ja) | 複数パタ−ン認識装置 | |
| JPS619773A (ja) | 二次元視覚認識装置 | |
| KR960001753B1 (ko) | 2치 화상처리에 의한 방향성 식별장치 | |
| JPS61879A (ja) | 二次元視覚認識装置 | |
| JPS60262289A (ja) | 二次元視覚認識装置 | |
| JPS63282889A (ja) | 画像処理方法 | |
| JPH051508B2 (ja) | ||
| KR960001752B1 (ko) | 2치화상처리에 의한 식별장치 | |
| JPS6121579A (ja) | 二次元視覚認識装置 | |
| JPS62111368A (ja) | 主軸角検出装置 | |
| JPS6312310B2 (ja) | ||
| JPH0581949B2 (ja) | ||
| JPS61880A (ja) | 二次元視覚認識装置 | |
| JPS6120179A (ja) | 二次元視覚認識装置 | |
| JPS60263274A (ja) | 二次元視覚認識装置 | |
| JPS6145438B2 (ja) | ||
| JP2659784B2 (ja) | 画像処理装置 | |
| JPS61294306A (ja) | 回転ずれ検出装置 | |
| JPH0566636B2 (ja) | ||
| JPH0731733B2 (ja) | 矩形検出装置 | |
| JPS6365347A (ja) | 画像処理による特異点検出方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| EXPY | Cancellation because of completion of term |