JP2506649B2 - 垂直同期装置 - Google Patents
垂直同期装置Info
- Publication number
- JP2506649B2 JP2506649B2 JP60278260A JP27826085A JP2506649B2 JP 2506649 B2 JP2506649 B2 JP 2506649B2 JP 60278260 A JP60278260 A JP 60278260A JP 27826085 A JP27826085 A JP 27826085A JP 2506649 B2 JP2506649 B2 JP 2506649B2
- Authority
- JP
- Japan
- Prior art keywords
- signal
- output
- pulse
- input
- output signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Synchronizing For Television (AREA)
Description
【発明の詳細な説明】 産業上の利用分野 本発明は、テレビジョン受像機の垂直同期装置に関す
るものである。
るものである。
近年、テレビジョン受像機、特に液晶テレビジョン受
像機の垂直同期装置においては、複合同期信号から分離
された垂直同期信号を内部クロックで計数して出力する
というように、アナログ入力信号をディジタル信号に置
きかえて利用されるようになってきた。
像機の垂直同期装置においては、複合同期信号から分離
された垂直同期信号を内部クロックで計数して出力する
というように、アナログ入力信号をディジタル信号に置
きかえて利用されるようになってきた。
以下図面を参照しながら、従来の垂直同期装置の一例
について説明する。
について説明する。
第７図は従来例の垂直同期装置の回路を示すものであ
る。
る。
同図において、１は水平周波数の２倍の周波数を有す
るクロックパルス（以下、信号ａと呼ぶ）の入力端子、
５はこの信号ａをカウントダウンするとともに基準計数
パルスＥ（以下、信号ｂと呼ぶ）、ウインドウパルスＮ
及びＷを出力するカウンタ／デコーダである。２は複合
同期信号から分離された垂直同期信号（以下、信号ｃと
呼ぶ）の入力端子、６はこの信号ｃとウインドウパルス
Ｎ又はＷとの実質的なAND演算を行うウインドウゲート
回路、14は信号ｃと信号ａとを入力とするラッチ回路
（Ｒ−Ｓフリップフロップ回路）による入力パルス検出
回路、15は所要のパルス幅を持った出力パルスを作成す
る出力パルス発生回路、16は垂直同期出力端子である。
11は垂直同期出力を信号ｂ及びその遅延パルスと比較し
て出力を発生する一致検出回路、12はウインドウパルス
切替信号を発生するｎフィールド遅延回路である。
るクロックパルス（以下、信号ａと呼ぶ）の入力端子、
５はこの信号ａをカウントダウンするとともに基準計数
パルスＥ（以下、信号ｂと呼ぶ）、ウインドウパルスＮ
及びＷを出力するカウンタ／デコーダである。２は複合
同期信号から分離された垂直同期信号（以下、信号ｃと
呼ぶ）の入力端子、６はこの信号ｃとウインドウパルス
Ｎ又はＷとの実質的なAND演算を行うウインドウゲート
回路、14は信号ｃと信号ａとを入力とするラッチ回路
（Ｒ−Ｓフリップフロップ回路）による入力パルス検出
回路、15は所要のパルス幅を持った出力パルスを作成す
る出力パルス発生回路、16は垂直同期出力端子である。
11は垂直同期出力を信号ｂ及びその遅延パルスと比較し
て出力を発生する一致検出回路、12はウインドウパルス
切替信号を発生するｎフィールド遅延回路である。
以上のように構成された垂直同期装置について、以下
その動作について説明する。
その動作について説明する。
第８図は第７図中の各部の電圧波形を示すものであ
る。
る。
まず、信号ａの上の数字はカウンタ／デコーダ５の計
数値である。いま、（イ）において、垂直同期信号ｃの
前縁が実線及び破線で示すような計数値「522」と計数
値「523」の間にある場合を考える。このときn,o,p,qの
各点の波形は図のようになり、垂直同期出力パルス（以
下、信号ｇと呼ぶ）の前縁は計数値「523」、後縁は計
数値「524.5」で、垂直同期信号が525クロック周期であ
れば次のフィールドより信号ｑの前縁は計数値「52
4」、後縁は「525.5」となり、525周期で計数される。
数値である。いま、（イ）において、垂直同期信号ｃの
前縁が実線及び破線で示すような計数値「522」と計数
値「523」の間にある場合を考える。このときn,o,p,qの
各点の波形は図のようになり、垂直同期出力パルス（以
下、信号ｇと呼ぶ）の前縁は計数値「523」、後縁は計
数値「524.5」で、垂直同期信号が525クロック周期であ
れば次のフィールドより信号ｑの前縁は計数値「52
4」、後縁は「525.5」となり、525周期で計数される。
次に、（ロ）において、垂直同期信号ｃの前縁が実線
及び破線で示すような計数値「524」と計数値「525」の
間にある場合を考える。このとき、n,o,p,qの各点では
図のようになり、信号ｑの前縁は計数値「525」、後縁
は計数値「526.5」で、信号ｃが525クロックであれば、
次のフィールドより信号ａの前縁は計数値「524」、後
縁は計数値「525.5」となり、525周期で計数される。
及び破線で示すような計数値「524」と計数値「525」の
間にある場合を考える。このとき、n,o,p,qの各点では
図のようになり、信号ｑの前縁は計数値「525」、後縁
は計数値「526.5」で、信号ｃが525クロックであれば、
次のフィールドより信号ａの前縁は計数値「524」、後
縁は計数値「525.5」となり、525周期で計数される。
また、このとき、信号ｃの前縁から信号ｑの前縁まで
は一定値となり、安定に同期している。
は一定値となり、安定に同期している。
発明が解決しようとする問題点 しかしながら、上記のような構成では、信号ｃが信号
ａの立ち下がりに接近した場合や、立ち下がりに接近し
しかもその周期が525クロックでなく、（525−α）クロ
ックと（525＋α）クロックの繰返し信号（０＜α＜
１）の場合においては、信号ｃの前縁から信号ｑの前縁
までが一定値とならない。（第８図（イ）の信号ａと
（ロ）の信号ｑの比較参照）。
ａの立ち下がりに接近した場合や、立ち下がりに接近し
しかもその周期が525クロックでなく、（525−α）クロ
ックと（525＋α）クロックの繰返し信号（０＜α＜
１）の場合においては、信号ｃの前縁から信号ｑの前縁
までが一定値とならない。（第８図（イ）の信号ａと
（ロ）の信号ｑの比較参照）。
実際、信号ａは水平PLL回路より得ており、そのシス
テムにおいて排他的論理和型の位相比較器を用いた場合
はこの信号ａの位相は大きく変化するものとなるし、ま
た、信号ｃは複合同期信号から積分回路により分離して
得ており、その前縁の位相は信号ａと無関係であるとと
もに積分定数により変化し、かつ奇数フィールドと偶数
フィールドで若干差が生じる。
テムにおいて排他的論理和型の位相比較器を用いた場合
はこの信号ａの位相は大きく変化するものとなるし、ま
た、信号ｃは複合同期信号から積分回路により分離して
得ており、その前縁の位相は信号ａと無関係であるとと
もに積分定数により変化し、かつ奇数フィールドと偶数
フィールドで若干差が生じる。
以上のような理由から、前述したように信号ｃの前縁
から信号ｑの前縁までが一定値とならず、具体的には52
4クロックと526クロックの繰返し周期となることによっ
て垂直同期が乱れるという問題点を有していた。
から信号ｑの前縁までが一定値とならず、具体的には52
4クロックと526クロックの繰返し周期となることによっ
て垂直同期が乱れるという問題点を有していた。
本発明は、上記問題点に鑑み、信号ｃ自体の位相変動
及び信号ｃと信号ａの位相関係の変化があっても垂直同
期が乱れることのない垂直同期装置を提供することを目
的とするものである。
及び信号ｃと信号ａの位相関係の変化があっても垂直同
期が乱れることのない垂直同期装置を提供することを目
的とするものである。
問題点を解決するための手段 上記問題点を解決するために、本発明の垂直同期装置
は、水平同期信号の２倍の周波数で振動するとともに入
力状態と非入力状態の２つの状態を有するクロックパル
スとリセット信号とが入力されるとともにリセット信号
が入力された後次のリセット信号が入力される期間クロ
ックパルスの数を計数しかつこの計数された値が （２×水平同期信号の周波数）／（垂直同期信号の周波
数） で表される値となる３クロックパルス前から （２×水平同期信号の周波数）／（垂直同期信号の周波
数） で表される値となる１クロックパルス前まで信号を出力
する計数手段と、垂直同期信号と前記クロックパルスと
が入力されるとともに前記垂直同期信号が入力されたの
ち最初に前記クロックパルスが非入力状態となるときか
らつぎに前記クロックパルスが入力状態となるまでの期
間信号を出力する入力パルス抜取手段と、前記計数手段
の出力信号と前記入力パルス抜取手段の出力信号とが入
力されるとともに前記計数手段の出力信号が出力されて
いる期間に前記入力パルス抜取手段の出力信号が出力さ
れた場合は前記計数手段の出力信号の後縁に対応して信
号を出力し、前記計数手段の出力信号が出力されていな
い期間に前記入力パルス抜取手段の出力信号が出力され
た場合は前記入力パルス抜取手段の出力信号の後縁に対
応して信号を出力する出力パルス前縁発生手段と、前記
計数手段の出力信号と前記入力パルス抜取手段の出力信
号とが入力されるとともに前記計数手段の出力信号が出
力されている期間に前記入力パルス抜取手段の出力信号
が出力された場合は前記計数手段により計数された値が （２×水平同期信号の周波数）／（垂直同期信号の周波
数） で表される値になった際に信号を出力し、前記計数手段
の出力信号が出力される前に前記入力パルス抜取手段の
出力信号が出力された場合は前記計数手段により計数さ
れた値が （２×水平同期信号の周波数）／（垂直同期信号の周波
数） で表される値の１クロックパルス前に信号を出力し、前
記計数手段の出力信号が出力された後に前記入力パルス
抜取手段の出力信号が出力された場合は前記計数手段に
より計数された値が （２×水平同期信号の周波数）／（垂直同期信号の周波
数） で表される値の１クロックパルス後に信号を出力する出
力パルス後縁発生手段とを備え、前記出力パルス前縁発
生手段の出力信号が出力され前記出力パルス後縁発生手
段の出力信号が出力されるまでの期間前記計数手段に対
するリセット信号と垂直同期出力信号とを出力する構成
としたものである。
は、水平同期信号の２倍の周波数で振動するとともに入
力状態と非入力状態の２つの状態を有するクロックパル
スとリセット信号とが入力されるとともにリセット信号
が入力された後次のリセット信号が入力される期間クロ
ックパルスの数を計数しかつこの計数された値が （２×水平同期信号の周波数）／（垂直同期信号の周波
数） で表される値となる３クロックパルス前から （２×水平同期信号の周波数）／（垂直同期信号の周波
数） で表される値となる１クロックパルス前まで信号を出力
する計数手段と、垂直同期信号と前記クロックパルスと
が入力されるとともに前記垂直同期信号が入力されたの
ち最初に前記クロックパルスが非入力状態となるときか
らつぎに前記クロックパルスが入力状態となるまでの期
間信号を出力する入力パルス抜取手段と、前記計数手段
の出力信号と前記入力パルス抜取手段の出力信号とが入
力されるとともに前記計数手段の出力信号が出力されて
いる期間に前記入力パルス抜取手段の出力信号が出力さ
れた場合は前記計数手段の出力信号の後縁に対応して信
号を出力し、前記計数手段の出力信号が出力されていな
い期間に前記入力パルス抜取手段の出力信号が出力され
た場合は前記入力パルス抜取手段の出力信号の後縁に対
応して信号を出力する出力パルス前縁発生手段と、前記
計数手段の出力信号と前記入力パルス抜取手段の出力信
号とが入力されるとともに前記計数手段の出力信号が出
力されている期間に前記入力パルス抜取手段の出力信号
が出力された場合は前記計数手段により計数された値が （２×水平同期信号の周波数）／（垂直同期信号の周波
数） で表される値になった際に信号を出力し、前記計数手段
の出力信号が出力される前に前記入力パルス抜取手段の
出力信号が出力された場合は前記計数手段により計数さ
れた値が （２×水平同期信号の周波数）／（垂直同期信号の周波
数） で表される値の１クロックパルス前に信号を出力し、前
記計数手段の出力信号が出力された後に前記入力パルス
抜取手段の出力信号が出力された場合は前記計数手段に
より計数された値が （２×水平同期信号の周波数）／（垂直同期信号の周波
数） で表される値の１クロックパルス後に信号を出力する出
力パルス後縁発生手段とを備え、前記出力パルス前縁発
生手段の出力信号が出力され前記出力パルス後縁発生手
段の出力信号が出力されるまでの期間前記計数手段に対
するリセット信号と垂直同期出力信号とを出力する構成
としたものである。
作用 本発明は、上記した回路によって、信号ａは２クロッ
ク分の位相余裕を持ち、この位相より前あるいは後ろに
ずれると次のフィールドで位相余裕の中心（ほぼ前後１
クロック）に入るようにカウンタの計数値を補正する。
したがって、その後、垂直同期信号自体の位相変化及び
信号ａと信号ｃの位相関係の変化が１クロック以内であ
れば垂直同期は乱れない。したがって、同期が乱れたま
ま持続することがないこととなる。
ク分の位相余裕を持ち、この位相より前あるいは後ろに
ずれると次のフィールドで位相余裕の中心（ほぼ前後１
クロック）に入るようにカウンタの計数値を補正する。
したがって、その後、垂直同期信号自体の位相変化及び
信号ａと信号ｃの位相関係の変化が１クロック以内であ
れば垂直同期は乱れない。したがって、同期が乱れたま
ま持続することがないこととなる。
実施例 以下本発明の一実施例の垂直同期装置について、図面
を参照しながら説明する。
を参照しながら説明する。
なお、本実施例においては （２×水平同期信号の周波数）／（垂直同期信号の周波
数）＝525 の場合について説明する。
数）＝525 の場合について説明する。
第１図は本発明の一実施例における垂直同期装置の回
路を示すものである。
路を示すものである。
同図において、１は水平周波数の２倍の周波数の信号
ａの入力端子、５はこの信号ａを垂直周波数までカウン
トダウンするとともに信号ｂ、ウインドウパルスＮ及び
Ｗを出力する計数手段であるカウンタ／デコーダであ
る。２は複合同期信号から分離された信号ｃの入力端
子、６はこの信号ｃとウインドウパルスＮ又はＷの実質
的なAND演算を行うウインドウゲート回路、７は信号ｃ
と信号ａとを入力とし所要のパルスを抜取る入力パルス
抜取手段である入力パルス抜取回路、８はこの入力パル
ス抜取回路７の出力信号をカウンタ／デコーダ５の信号
ｂと比較し、パルスの前縁を制御して出力パルスを発生
する出力パルス前縁発生手段である出力パルス前縁発生
回路、９は入力パルス抜取回路７の出力信号をカウンタ
／デコーダ５の信号ｂと比較し出力パルスの後縁を制御
すべく計数を補正する計数補正回路、10はその計数によ
りパルスの後縁を調製して出力パルスを発生する出力パ
ルス後縁発生回路である。なお、計数補正回路９および
出力パルス後縁発生回路10により出力パルス後縁発生手
段が構成されている。11は垂直同期出力信号（以下、信
号ｋと呼ぶ）を信号ｂとそのディレイパルスと比較して
出力を発生する一致検出回路、12はウインドウパルス切
替信号を発生するｎフィールド遅延回路である。13は垂
直同期出力端子、3,4はＤフリップフロップのリセット
入力端子である。
ａの入力端子、５はこの信号ａを垂直周波数までカウン
トダウンするとともに信号ｂ、ウインドウパルスＮ及び
Ｗを出力する計数手段であるカウンタ／デコーダであ
る。２は複合同期信号から分離された信号ｃの入力端
子、６はこの信号ｃとウインドウパルスＮ又はＷの実質
的なAND演算を行うウインドウゲート回路、７は信号ｃ
と信号ａとを入力とし所要のパルスを抜取る入力パルス
抜取手段である入力パルス抜取回路、８はこの入力パル
ス抜取回路７の出力信号をカウンタ／デコーダ５の信号
ｂと比較し、パルスの前縁を制御して出力パルスを発生
する出力パルス前縁発生手段である出力パルス前縁発生
回路、９は入力パルス抜取回路７の出力信号をカウンタ
／デコーダ５の信号ｂと比較し出力パルスの後縁を制御
すべく計数を補正する計数補正回路、10はその計数によ
りパルスの後縁を調製して出力パルスを発生する出力パ
ルス後縁発生回路である。なお、計数補正回路９および
出力パルス後縁発生回路10により出力パルス後縁発生手
段が構成されている。11は垂直同期出力信号（以下、信
号ｋと呼ぶ）を信号ｂとそのディレイパルスと比較して
出力を発生する一致検出回路、12はウインドウパルス切
替信号を発生するｎフィールド遅延回路である。13は垂
直同期出力端子、3,4はＤフリップフロップのリセット
入力端子である。
以上のように構成された垂直同期装置について、以下
その動作について説明する。
その動作について説明する。
第２図〜第５図は第１図中の各部の電圧波形を示すも
のであり、信号ｃの位相とカウンタ／デコーダ５の計数
値により４通りの場合について考える。各々の図におい
て、（イ）は（ア）に続く次のフィールドにおける電圧
波形を示す。
のであり、信号ｃの位相とカウンタ／デコーダ５の計数
値により４通りの場合について考える。各々の図におい
て、（イ）は（ア）に続く次のフィールドにおける電圧
波形を示す。
また、カウンタ／デコーダ５の信号ｂの前縁は計数値
「522」、後縁は計数値「524」となっており、この一定
の範囲の間、カウンタ／デコーダ５は信号ｂを発生す
る。
「522」、後縁は計数値「524」となっており、この一定
の範囲の間、カウンタ／デコーダ５は信号ｂを発生す
る。
まず、第２図（ア）において、信号ｃの前縁が、実線
及び破線で示すような計数値「520.5」と「521.5」の間
にある場合を考える。信号ａと信号ｃを入力とするラッ
チ回路の一方の出力信号ｄは図のようになり、入力パル
ス抜取回路７の出力信号ｆが得られる。この出力信号ｆ
と信号ｂとを入力するラッチ回路の出力信号ｇは、この
とき信号ｂが発生しておらず低レベルであるため信号ｆ
の逆極性の信号が得られる。そして、出力パルス前縁発
生回路８の出力信号ｈは信号ｇの後縁である計数値「52
1.5」で立上がるパルスとなる。また、計数補正回路９
の出力ｉはパルス前縁発生回路８の出力が立ち上がって
から３クロックを発生し、出力パルス後縁発生回路10に
入力する。出力パルス後縁発生回路10の出力信号ｊは信
号ｉの３クロック目計数値「524」で立ち下がる信号と
なる。信号ｋは信号ｈと信号ｊのNAND演算で得られ、前
縁が計数値「521.5」、後縁が計数値「524」のパルスと
なる。計数値「521.5」でカウンタ／デコーダ５をリセ
ットしているため、当然ながら、信号ｂ及びディレイパ
ルスｌは発生せず、一致検出回路11の出力信号ｍは低レ
ベルである。上記のように、（ア）において信号ｋが計
数値「524」でカウンタ／デコーダ５のリセットを解除
するため、次のフィールド（イ）において、信号ｃの前
縁は計数値「521.5」と計数値「522.5」の間になる。こ
のときの動作は第３図（ア）において説明する。
及び破線で示すような計数値「520.5」と「521.5」の間
にある場合を考える。信号ａと信号ｃを入力とするラッ
チ回路の一方の出力信号ｄは図のようになり、入力パル
ス抜取回路７の出力信号ｆが得られる。この出力信号ｆ
と信号ｂとを入力するラッチ回路の出力信号ｇは、この
とき信号ｂが発生しておらず低レベルであるため信号ｆ
の逆極性の信号が得られる。そして、出力パルス前縁発
生回路８の出力信号ｈは信号ｇの後縁である計数値「52
1.5」で立上がるパルスとなる。また、計数補正回路９
の出力ｉはパルス前縁発生回路８の出力が立ち上がって
から３クロックを発生し、出力パルス後縁発生回路10に
入力する。出力パルス後縁発生回路10の出力信号ｊは信
号ｉの３クロック目計数値「524」で立ち下がる信号と
なる。信号ｋは信号ｈと信号ｊのNAND演算で得られ、前
縁が計数値「521.5」、後縁が計数値「524」のパルスと
なる。計数値「521.5」でカウンタ／デコーダ５をリセ
ットしているため、当然ながら、信号ｂ及びディレイパ
ルスｌは発生せず、一致検出回路11の出力信号ｍは低レ
ベルである。上記のように、（ア）において信号ｋが計
数値「524」でカウンタ／デコーダ５のリセットを解除
するため、次のフィールド（イ）において、信号ｃの前
縁は計数値「521.5」と計数値「522.5」の間になる。こ
のときの動作は第３図（ア）において説明する。
第３図（ア）において、垂直同期信号ｃの前縁が実線
及び破線で示すような計数値「521.5」と「522.5」の間
にある場合を考える。信号ａと信号ｃとを入力とするラ
ッチ回路の一方の出力信号ｄは図のようになり、これを
後の回路で第１のパルスのみを抜取り、出力信号ｆが得
られる。この出力信号ｆと信号ｂを入力とするラッチの
出力信号ｇは、信号ｆの前縁で立ち上がり、信号ｂの後
縁で立ち下がるパルスとなる。そして出力パルス前縁発
生回路８の出力信号ｈは信号ｇの後縁計数値「524」で
立ち上がるパルスとなる。また、計数補正回路９の出力
信号ｉは、信号ｆで１クロックを発生し信号ｈが立ち上
がってから２クロックを発生し、出力パルス後縁発生回
路10に入力する。出力パルス後縁発生回路10の出力信号
ｊは信号ｉの３クロック目の計数値「525」で立ち下が
るパルスとなる。垂直同期出力信号ｋは信号ｈと信号ｊ
のNAND演算で得られ前縁が計数値「524」で後縁が計数
値「525」のパルスとなる。一致検出回路11より出力信
号ｍが得られる。
及び破線で示すような計数値「521.5」と「522.5」の間
にある場合を考える。信号ａと信号ｃとを入力とするラ
ッチ回路の一方の出力信号ｄは図のようになり、これを
後の回路で第１のパルスのみを抜取り、出力信号ｆが得
られる。この出力信号ｆと信号ｂを入力とするラッチの
出力信号ｇは、信号ｆの前縁で立ち上がり、信号ｂの後
縁で立ち下がるパルスとなる。そして出力パルス前縁発
生回路８の出力信号ｈは信号ｇの後縁計数値「524」で
立ち上がるパルスとなる。また、計数補正回路９の出力
信号ｉは、信号ｆで１クロックを発生し信号ｈが立ち上
がってから２クロックを発生し、出力パルス後縁発生回
路10に入力する。出力パルス後縁発生回路10の出力信号
ｊは信号ｉの３クロック目の計数値「525」で立ち下が
るパルスとなる。垂直同期出力信号ｋは信号ｈと信号ｊ
のNAND演算で得られ前縁が計数値「524」で後縁が計数
値「525」のパルスとなる。一致検出回路11より出力信
号ｍが得られる。
上記のように、（ア）において信号ｋが計数値「52
5」でカウンタ／デコーダ５のリセットを解除するた
め、次のフィールド（イ）も（ア）と同じ繰返しとな
る。
5」でカウンタ／デコーダ５のリセットを解除するた
め、次のフィールド（イ）も（ア）と同じ繰返しとな
る。
第４図（ア）は垂直同期信号ｃの前縁が実線及び破線
で示すような計数値「522.5」と計数値「523.5」の間に
ある場合で、垂直同期出力信号ｋは前縁が計数値「52
4」で後縁が計数値「525」のパルスとなる。次のフィー
ルド（イ）も（ア）と同じ繰返しとなる。
で示すような計数値「522.5」と計数値「523.5」の間に
ある場合で、垂直同期出力信号ｋは前縁が計数値「52
4」で後縁が計数値「525」のパルスとなる。次のフィー
ルド（イ）も（ア）と同じ繰返しとなる。
第５図（ア）は信号ｃの前縁が計数値「523.5」と計
数値「524」の間にある場合で、垂直同期出力信号ｋは
前縁が計数値「524.5」で後縁が計数値「526」のパルス
となる。このとき、信号ｂの後縁は計数値「524」、デ
ィレイパルスｌの後縁は計数値「524.5」であるため、
一致検出回路11の出力信号ｍは低レベルのままである。
数値「524」の間にある場合で、垂直同期出力信号ｋは
前縁が計数値「524.5」で後縁が計数値「526」のパルス
となる。このとき、信号ｂの後縁は計数値「524」、デ
ィレイパルスｌの後縁は計数値「524.5」であるため、
一致検出回路11の出力信号ｍは低レベルのままである。
また、上記のように、（ア）において信号ｋが「52
6」でカウンタ／デコーダ５のリセットを解除するた
め、次のフィールド（イ）において信号ｃの前縁は計数
値「522.5」と計数値「523.5」の間になる。このときの
動作は、前記した第４図（ア）と同一である。
6」でカウンタ／デコーダ５のリセットを解除するた
め、次のフィールド（イ）において信号ｃの前縁は計数
値「522.5」と計数値「523.5」の間になる。このときの
動作は、前記した第４図（ア）と同一である。
以上のように、第２図より第５図までを用いて説明し
た動作を、信号ｃと垂直同期出力信号ｋ及び一致検出出
力信号ｍの関係に限って表わすと第６図のようになる。
た動作を、信号ｃと垂直同期出力信号ｋ及び一致検出出
力信号ｍの関係に限って表わすと第６図のようになる。
第６図（イ），（ロ），（ハ）において、C1の矢印は
あるフィールドでの信号ｃの入力範囲、ｋはそのときの
垂直同期出力信号、ｍはそのときの一致検出出力信号、
C2は次のフィールドでの信号ｃの入力範囲である。い
ま、カウンタ／デコーダ５の計数値を基準にすると、図
のように表わされる。（イ）は第２図で示した動作、
（ロ）は第３図，第４図で示した動作、（ハ）は第５図
で示した動作である。
あるフィールドでの信号ｃの入力範囲、ｋはそのときの
垂直同期出力信号、ｍはそのときの一致検出出力信号、
C2は次のフィールドでの信号ｃの入力範囲である。い
ま、カウンタ／デコーダ５の計数値を基準にすると、図
のように表わされる。（イ）は第２図で示した動作、
（ロ）は第３図，第４図で示した動作、（ハ）は第５図
で示した動作である。
第６図で明らかなように、信号ｃは、C1が計数値「52
1.5」より少し前であるとC2が計数値「522.5」より少し
前に、またC1が計数値「523.5」より少し後ろであればC
2が計数値「522.5」より少し後ろになり、計数値「522.
5」を中心に前後１クロック以内はC1とC2が変化せず安
定である。
1.5」より少し前であるとC2が計数値「522.5」より少し
前に、またC1が計数値「523.5」より少し後ろであればC
2が計数値「522.5」より少し後ろになり、計数値「522.
5」を中心に前後１クロック以内はC1とC2が変化せず安
定である。
したがって、信号ａを基準にしたとき、信号ｃの位相
変化が前後１クロック以内であれば、次のフィールド以
降では垂直同期出力信号ｋは安定となり、このとき一致
検出出力信号ｍが発生する。
変化が前後１クロック以内であれば、次のフィールド以
降では垂直同期出力信号ｋは安定となり、このとき一致
検出出力信号ｍが発生する。
したがって、垂直同期信号ｃの小さな位相変動によっ
て常に垂直同期出力ｋが前後するといった不安定な状態
を繰返すことがなく、垂直同期が安定化される。
て常に垂直同期出力ｋが前後するといった不安定な状態
を繰返すことがなく、垂直同期が安定化される。
以上のように、本実施例によれば、垂直同期信号が入
力されるカウンタの計数値によって、垂直同期出力信号
の前縁及び後縁を制御して発生する回路を備えたことに
より、垂直同期信号は２クロック分の位相余裕を持ち、
この位相より前あるいは後ろにずれると次のフィールド
で位相余裕の中心（ほぼ前後１クロック）に入るように
計数を補正する。したがって、その後、垂直同期信号自
体の位相変動及び垂直同期信号とクロックの位相関係の
変化が１クロック以内であれば垂直同期は乱れない。し
たがって、同期が乱れたまま持続することがないため、
垂直同期が極めて安定化できる。
力されるカウンタの計数値によって、垂直同期出力信号
の前縁及び後縁を制御して発生する回路を備えたことに
より、垂直同期信号は２クロック分の位相余裕を持ち、
この位相より前あるいは後ろにずれると次のフィールド
で位相余裕の中心（ほぼ前後１クロック）に入るように
計数を補正する。したがって、その後、垂直同期信号自
体の位相変動及び垂直同期信号とクロックの位相関係の
変化が１クロック以内であれば垂直同期は乱れない。し
たがって、同期が乱れたまま持続することがないため、
垂直同期が極めて安定化できる。
なお本実施例では、垂直周波数が水平周波数の２倍の
周波数の1/525、すなわち525を一定値とするNTSC信号に
対する垂直同期装置について説明したが、垂直周波数が
水平周波数の２倍の周波数の1/625、すなわち625を一定
値とするCCIR信号に対する垂直同期装置についても、カ
ウンタ／デコーダの出力E,N,Wを525周期用から625周期
用の値に変更するだけで、本実施例と同一の効果が得ら
れる。
周波数の1/525、すなわち525を一定値とするNTSC信号に
対する垂直同期装置について説明したが、垂直周波数が
水平周波数の２倍の周波数の1/625、すなわち625を一定
値とするCCIR信号に対する垂直同期装置についても、カ
ウンタ／デコーダの出力E,N,Wを525周期用から625周期
用の値に変更するだけで、本実施例と同一の効果が得ら
れる。
発明の効果 以上のように、本発明によれば、入力される垂直同期
信号を水平周波数の２倍の周波数のクロックパルスを分
周するカウンタの基準計数出力と比較して、出力パルス
の前縁を制御して発生する回路と、出力パルスの制御を
調整して発生する回路とを備えたことにより、垂直同期
信号自体の位相変動及び垂直同期信号とクロックの位相
関係の変化に対する垂直同期の乱れを無くすることがで
きるものである。
信号を水平周波数の２倍の周波数のクロックパルスを分
周するカウンタの基準計数出力と比較して、出力パルス
の前縁を制御して発生する回路と、出力パルスの制御を
調整して発生する回路とを備えたことにより、垂直同期
信号自体の位相変動及び垂直同期信号とクロックの位相
関係の変化に対する垂直同期の乱れを無くすることがで
きるものである。
【図面の簡単な説明】 第１図は本発明の一実施例における垂直同期装置の回路
図、第２図〜第５図は第１図中の各部の電圧波形図、第
６図は同回路の動作説明図、第７図は従来例の垂直同期
装置の回路図、第８図はその各部の電圧波形図である。 １……クロック入力端子、２……垂直同期信号入力端
子、3,4……リセット入力端子、７……入力パルス抜取
回路、８……出力パルス前縁発生回路、９……計数補正
回路、10……出力パルス後縁発生回路、11……一致検出
回路、13,16……垂直同期出力端子、14……入力パルス
検出回路、15……出力パルス発生回路。
図、第２図〜第５図は第１図中の各部の電圧波形図、第
６図は同回路の動作説明図、第７図は従来例の垂直同期
装置の回路図、第８図はその各部の電圧波形図である。 １……クロック入力端子、２……垂直同期信号入力端
子、3,4……リセット入力端子、７……入力パルス抜取
回路、８……出力パルス前縁発生回路、９……計数補正
回路、10……出力パルス後縁発生回路、11……一致検出
回路、13,16……垂直同期出力端子、14……入力パルス
検出回路、15……出力パルス発生回路。
Claims (1)
- 【請求項１】水平同期信号の２倍の周波数で振動すると
ともに入力状態と非入力状態の２つの状態を有するクロ
ックパルスとリセット信号とが入力されるとともにリセ
ット信号が入力された後次のリセット信号が入力される
期間クロックパルスの数を計数しかつこの計数された値
が （２×水平同期信号の周波数）／（垂直同期信号の周波
数） で表される値となる３クロックパルス前から （２×水平同期信号の周波数）／（垂直同期信号の周波
数） で表される値となる１クロックパルス前まで信号を出力
する計数手段と、垂直同期信号と前記クロックパルスと
が入力されるとともに前記垂直同期信号が入力されたの
ち最初に前記クロックパルスが非入力状態となるときか
らつぎに前記クロックパルスが入力状態となるまでの期
間信号を出力する入力パルス抜取手段と、前記計数手段
の出力信号と前記入力パルス抜取手段の出力信号とが入
力されるとともに前記計数手段の出力信号が出力されて
いる期間に前記入力パルス抜取手段の出力信号が出力さ
れた場合は前記計数手段の出力信号の後縁に対応して信
号を出力し、前記計数手段の出力信号が出力されていな
い期間に前記入力パルス抜取手段の出力信号が出力され
た場合は前記入力パルス抜取手段の出力信号の後縁に対
応して信号を出力する出力パルス前縁発生手段と、前記
計数手段の出力信号と前記入力パルス抜取手段の出力信
号とが入力されるとともに前記計数手段の出力信号が出
力されている期間に前記入力パルス抜取手段の出力信号
が出力された場合は前記計数手段により計数された値が （２×水平同期信号の周波数）／（垂直同期信号の周波
数） で表される値になった際に信号を出力し、前記計数手段
の出力信号が出力される前に前記入力パルス抜取手段の
出力信号が出力された場合は前記計数手段により計数さ
れた値が （２×水平同期信号の周波数）／（垂直同期信号の周波
数） で表される値の１クロックパルス前に信号を出力し、前
記計数手段の出力信号が出力された後に前記入力パルス
抜取手段の出力信号が出力された場合は前記計数手段に
より計数された値が （２×水平同期信号の周波数）／（垂直同期信号の周波
数） で表される値の１クロックパルス後に信号を出力する出
力パルス後縁発生手段とを備え、前記出力パルス前縁発
生手段の出力信号が出力され前記出力パルス後縁発生手
段の出力信号が出力されるまでの期間前記計数手段に対
するリセット信号と垂直同期出力信号とを出力する構成
とした垂直同期装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60278260A JP2506649B2 (ja) | 1985-12-11 | 1985-12-11 | 垂直同期装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60278260A JP2506649B2 (ja) | 1985-12-11 | 1985-12-11 | 垂直同期装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS62136972A JPS62136972A (ja) | 1987-06-19 |
| JP2506649B2 true JP2506649B2 (ja) | 1996-06-12 |
Family
ID=17594858
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP60278260A Expired - Lifetime JP2506649B2 (ja) | 1985-12-11 | 1985-12-11 | 垂直同期装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2506649B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH03141392A (ja) * | 1989-10-27 | 1991-06-17 | Nec Ic Microcomput Syst Ltd | 水平同期パルス計測回路 |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5219930B2 (ja) * | 1972-05-16 | 1977-05-31 |
-
1985
- 1985-12-11 JP JP60278260A patent/JP2506649B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPS62136972A (ja) | 1987-06-19 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4231064A (en) | Vertical synchronization circuit for a cathode-ray tube | |
| US4227214A (en) | Digital processing vertical synchronization system for a television receiver set | |
| JP2506649B2 (ja) | 垂直同期装置 | |
| US5877640A (en) | Device for deriving a clock signal from a synchronizing signal and a videorecorder provided with the device | |
| US6741291B1 (en) | Synchronous signal detection with noise rejection | |
| JPS6161308B2 (ja) | ||
| JPH04154383A (ja) | 水平同期信号保護回路 | |
| JP2561240B2 (ja) | クランプパルス発生回路 | |
| JP2596183B2 (ja) | 垂直ブランキングパルス出力装置 | |
| JPS59183591A (ja) | テレビ信号用同期信号発生器 | |
| JPH0628382B2 (ja) | 垂直同期信号作成回路 | |
| KR930000978B1 (ko) | 필드 검출회로 | |
| JPH0218636B2 (ja) | ||
| JPS62171281A (ja) | 垂直同期信号分離回路 | |
| JPS62213488A (ja) | ミユ−テイング回路 | |
| JPH04227164A (ja) | 垂直同期信号分離回路 | |
| JPS6025387A (ja) | 垂直同期信号整形回路 | |
| JPH07307727A (ja) | データ信号のサンプリング方法及びその回路 | |
| JPH05300470A (ja) | クロック信号生成回路 | |
| JPH07105932B2 (ja) | Ｔｖ用同期コントローラ | |
| JPS59149465A (ja) | 垂直同期回路 | |
| JPH04117773A (ja) | テレビジョン信号の同期信号再生装置 | |
| JPS6316779A (ja) | 垂直同期信号の周波数判別回路 | |
| JPH0340667A (ja) | ビデオ信号の同期回路 | |
| JPS6281174A (ja) | カウントダウン同期方式偏向回路 |