JPH06326250A - 高誘電率材料へのコンタクト構造および形成方法 - Google Patents

高誘電率材料へのコンタクト構造および形成方法

Info

Publication number
JPH06326250A
JPH06326250A JP6060931A JP6093194A JPH06326250A JP H06326250 A JPH06326250 A JP H06326250A JP 6060931 A JP6060931 A JP 6060931A JP 6093194 A JP6093194 A JP 6093194A JP H06326250 A JPH06326250 A JP H06326250A
Authority
JP
Japan
Prior art keywords
layer
doped
donor
lightly
dielectric constant
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP6060931A
Other languages
English (en)
Inventor
Scott R Summerfelt
アール.サマーフェルト スコット
Howard R Beratan
アール.ベラタン ハワード
Bruce Gnade
グナーデ ブルース
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Texas Instruments Inc
Original Assignee
Texas Instruments Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Texas Instruments Inc filed Critical Texas Instruments Inc
Publication of JPH06326250A publication Critical patent/JPH06326250A/ja
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40Capacitors
    • H01L28/55Capacitors with a dielectric comprising a perovskite structure material
    • H01L28/56Capacitors with a dielectric comprising a perovskite structure material the dielectric comprising two or more layers, e.g. comprising buffer layers, seed layers, gradient layers
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01GCAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00Fixed capacitors; Processes of their manufacture
    • H01G4/002Details
    • H01G4/005Electrodes
    • H01G4/008Selection of materials
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/314Inorganic layers
    • H01L21/316Inorganic layers composed of oxides or glassy oxides or oxide based glass
    • H01L21/31691Inorganic layers composed of oxides or glassy oxides or oxide based glass with perovskite structure
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10BELECTRONIC MEMORY DEVICES
    • H10B53/00Ferroelectric RAM [FeRAM] devices comprising ferroelectric memory capacitors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02107Forming insulating materials on a substrate
    • H01L21/02109Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02172Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides
    • H01L21/02197Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides the material having a perovskite structure, e.g. BaTiO3
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10STECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S257/00Active solid-state devices, e.g. transistors, solid-state diodes
    • Y10S257/917Plural dopants of same conductivity type in same region
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10TTECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00Metal working
    • Y10T29/43Electric condenser making
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10TTECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00Metal working
    • Y10T29/43Electric condenser making
    • Y10T29/435Solid dielectric type

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Materials Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Semiconductor Memories (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Fixed Capacitors And Capacitor Manufacturing Machines (AREA)

Abstract

(57)【要約】 【目的】 コンデンサー誘電体等の高誘電率材料への進
歩した電気的接続法を提供する。 【構成】 本発明の好適実施例は、導電性で低濃度にド
ナーをドープされたペロブスカイト層34と前記ペロブ
スカイト層を覆ってそれに対して化学的、構造的に安定
な電気的接続を提供する高誘電率材料の層36とを含
む。導電性で低濃度にドナーをドープされたペロブスカ
イトは一般に、未ドープ、アクセプタードープ、あるい
は高濃度にドナーをドープされたHDC材料と比べてず
っと低い抵抗率を有する。材料を導電性(または抵抗
性)にするためのドナードーピング量は通常、プロセス
条件に依存する。この抵抗率はペロブスカイトを還元環
境に曝すことによって更に低下する。ペロブスカイトは
高誘電率材料と同じ方法によって堆積およびエッチでき
る。

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】本発明は一般的には、コンデンサ
ーの作製時のような場合の高誘電率材料への電気的接続
の改善に関するものである。
【0002】
【従来の技術】本発明の範囲を限定するものではない
が、一例として高誘電率材料へ電気的接続を作製する現
状の技術を取り上げて、本発明の背景について説明す
る。
【0003】集積回路(例えば、DRAM)の集積度が
増大するにつれて、コンデンサー等の電気的デバイスに
使用されるべき高誘電率の材料に対する需要が高まって
いる単位面積当たりに高い容量値を達成するために一般
的に使用されている現状の方法は、誘電体としてSiO
2 やSiO2 /Si3 4 を使用したトレンチ型および
積層型のコンデンサーのように、表面形状に凹凸を付け
ることによって単位エリア当たりの表面積を増大させる
ものである。この方式は256メガビットや1ギガビッ
トのDRAMのようなデバイスに対しては、製造上、適
用することが非常に困難である。
【0004】別の1つの方法は、高誘電の材料を使用す
るものである。多くのペロブスカイト、強誘電性、ある
いは高誘電率(以下、HDCと略する)の材料、例えば
(Ba,Sr)TiO3 (BST)は標準的なSiO2
−Si3 4 −SiO2 コンデンサーよりもずっと高い
容量密度を有しているのが普通である。各種の金属およ
び金属化合物、そしてPtのような典型的な貴金属と例
えばRuO2 のような導電性酸化物がそのようなHDC
材料のための電極として提案されてきている。しかし、
電子デバイスに対して有用であるためには、一般にそれ
らの高誘電率材料の優れた性質を失わせることのない信
頼性ある電気的接続が形成できなければならない。
【0005】
【発明の概要】この明細書では「高誘電率」という用語
は150以上の誘電率を意味するものとして使用してい
る。HDC材料の堆積は通常、酸素を含む雰囲気中で高
温(一般的には約500℃より高い温度)において起こ
る。この堆積工程の間、下側の電極構造は安定でなけれ
ばならず、この堆積の後には下側および上側の両電極構
造はともに安定でなければならない。薄膜(一般的に5
ミクロンよりも薄い膜)用としての下側電極用としてこ
れまで選ばれている材料にはいくつかの問題点がある。
それらの問題点の多くは半導体プロセスとの整合性に関
するものである。例えばRuは標準的な集積回路製造に
使用されない材料であって、しかもかなりの毒性を有す
る。Ptは下側の電極としていくつかの問題点を有し、
そのため単独での使用が妨げられる。Ptは一般にそれ
を通しての酸素の拡散を許容する性質を有し、そのため
隣接材料が酸化されることが多い。Ptはまた、SiO
2 やSi3 4 のような従来の誘電体に対して良い接着
性を示さないことが多く、またPtは低温で容易にシリ
サイドを形成してしまう。Pt電極の下側には接着層あ
るいはバッファー層としてTa層が使用されているが、
BST堆積中にPtを貫通して酸素が拡散しTaが酸化
されて、Taの導電性が低下してしまう。この問題はT
a層へではなくPt層へ直接コンタクトを設ける構造に
対しては許容できることであろうが、以下に述べるよう
にその他にも、関連の問題がある。
【0006】これまでに提案されているその他の構造に
は、電極としてPt、Pd、Rhの合金を、また単結晶
Siまたは多結晶Si上の接着層としてRe、Os、R
h、Irを含む酸化物が含まれている。これらの電極に
付随する1つの問題は、これらの酸化物が一般にSiの
隣に安定して存在せず、またこれらの金属が典型的には
低温(一般に約450℃より低い温度)ですぐにシリサ
イドを形成することである。
【0007】上述の解決法に伴う1つの困難は、半導体
製造でなじみのない材料(例えば、Ru)が使用されて
いるということである。別の困難はPtまたはRuO2
に対する比較的良好なドライエッチングの方法がまだ知
られていないことである。別の1つの例として、Ptま
たはRuに対する商用のCDVプロセスが現状では存在
しない。Ptは通常Si中を高速に拡散し、そのため別
の問題を引き起こす。更に、提案の電極構造の多くはい
くつかの追加的なプロセスを要求するが、これも経済的
な観点から好ましいことではない。例えば、PtやRu
のための商用のCVDプロセスが現状で存在しないし、
またRuO2 に対する商用のドライエッチングも存在し
ない。
【0008】一般に、本発明は薄膜ミクロ電子構造中の
電極として、低濃度にドナーをドープしたペロブスカイ
トを使用している。接着層および/または拡散障壁およ
び/または電気的接続として、もし必要であれば、電極
バッファー層も使用する。低濃度にドナーをドープされ
たペロブスカイトは、一般に、未ドープのものやアクセ
プターをドープしたもの、あるいは高濃度にドナーをド
ープしたHDC材料よりもずっと低い抵抗値を有する。
典型的な低濃度ドープのBaTiO3 等のペロブスカイ
トは一般に、約10ないし100ohm・cmのバルク
抵抗率を有する更に、もしペロブスカイトを還元性の環
境に曝せばこの抵抗率を更に下げることができる。逆
に、ペロブスカイトはドナー濃度を高くすると高抵抗率
(約10101014ohm・cm)となる。この材料を導
電性(あるいは抵抗性)にするためのドナーのドープ量
は、通常、プロセス条件(すなわち、温度、雰囲気、結
晶粒径、膜厚、および組成)に依存する。低濃度のドナ
ードープによって導電性になるペロブスカイト、ペロブ
スカイト類似物、強誘電性またはHDCの酸化物には数
多くのものがある。
【0009】低濃度のドナーをドープされたペロブスカ
イト下側電極の堆積は、その下の層の酸化を最小限に止
めるように、わずかに還元性の雰囲気中で行われる。そ
れに続くHDC誘電材料の堆積は非常に酸化性の高い状
況で行うことができ、低濃度にドナーをドープされたペ
ロブスカイト下側電極がその下の層の酸化速度を遅くし
て、本質的に酸化され連続した抵抗性のコンタクト層が
形成されることを阻止する。この電極系での別の1つの
利点は、低濃度にドナーをドープされたペロブスカイト
下側電極がHDC誘電材料の還元をほとんど行わない
か、あるいは全く行わないことである。
【0010】開示された構造は一般に、現状の構造の欠
点の多くを解消しつつ、HDC材料への電気的接続を提
供する。本発明の1つの実施例は、導電性で低濃度にド
ナーをドープされたペロブスカイト層と、前記導電性で
低濃度にドナーをドープされたペロブスカイト層を覆う
高誘電率の材料層とを含む。この導電性で低濃度にドナ
ーをドープされたペロブスカイト層は、前記高誘電率の
材料層に対して化学的および構造的に本質的に安定した
電気的接続を提供する。本発明の1つの実施例を形成す
る方法は、導電性で低濃度にドナーをドープされたペロ
ブスカイト層を形成する工程と、前記導電性で低濃度に
ドナーをドープされたペロブスカイト層上に高誘電率の
材料層を形成する工程とを含む。
【0011】これらは、明らかなように、高誘電率材料
への電気的接続が、導電性で低濃度にドナーをドープさ
れたペロブスカイト層を含むようになった初めての薄膜
構造である。導電性で低濃度にドナーをドープされたペ
ロブスカイト層は一般に、誘電体のために開発されたの
と同じ方法を用いて効率的に堆積およびエッチできるペ
ロブスカイト電極および誘電体の両方を堆積およびエッ
チするために同じ装置が使用できる。これらの構造は更
に、多層コンデンサーおよびその他の薄膜強誘電性デバ
イス、例えば、ピロ電気材料、不揮発性メモリ、薄膜圧
電および薄膜電気光学的酸化物にも適用できる。
【0012】本発明に特徴的と考えられる新規な特徴に
ついては請求の範囲に示した。しかし、本発明そのもの
については、それのその他の特徴および利点とともに、
以下の添付図面を参照した詳細な説明から最も良く理解
できるであろう。
【0013】
【実施例】図1を参照すると、バルクBaTiO3 (B
T)の室温導電率と結晶粒径とに対するLaドナードー
ピングの効果を示すグラフが示されている。BTは一般
に代表的なペロブスカイト材料であると考えられてお
り、類似ペロブスカイトであるSrTiO3 (ST)や
(Ba,Sr)TiO3 も同様に振る舞うはずである低
濃度にドナーをドープされたペロブスカイトのバルク抵
抗率は一般に、約10ないし100ohm・cmの間に
ある。更に、この抵抗率はペロブスカイトを還元性の環
境に曝すことによって下げることができる。ペロブスカ
イトはまた、高いドナー濃度において高抵抗率(約10
10−1014ohm・cm)を取る。この材料を導電性
(または抵抗性)とするためのドナードープの量は、通
常、プロセス条件(すなわち、温度、雰囲気、結晶粒
径、膜厚、および組成)に依存する。
【0014】ここに用いられているように、「低濃度」
という用語はペロブスカイトのドーピングに関して使用
される場合、未ドープのペロブスカイトの抵抗率よりも
本質的に低い抵抗率をもたらすドーピングレベル(すな
わち、約0.01ないし約03モル百分率のドーピン
グ)を意味する。一般にそのような低い抵抗率はまた、
高濃度にドープされたペロブスカイトの抵抗率よりも本
質的に低い値になっている。当業者には既知のように、
ドナードーピングは一般に、格子位置原子の置換であっ
て、置き換わる原子の価電子数が(置き換わられる原子
の価電子数に比べて)多いことのために、自由電子が生
ずる。
【0015】図2ないし図6を参照すると、本発明の好
適実施例である、低濃度にドナーをドープされたペロブ
スカイト下側電極を含むコンデンサーを作製する方法が
示されている。図2はシリコン半導体基板30を示して
いる。図3はシリコン基板30の表面上に形成されたS
iO2 絶縁層32を示している。図4はSiO2 層32
上に堆積された低濃度にLaドナーをドープされたBS
T層34を示しているこの低濃度にLaドナーをドープ
されたBST層34は導電性であり、高誘電率コンデン
サーのための下側電極として機能する。図5は低濃度に
LaドナーをドープされたBST層34上に堆積され
た、コンデンサーの誘電体である未ドープの高誘電率B
STの層36を示している。コンデンサーの誘電体とし
て未ドープのBSTを使用できるが、アクセプターをド
ープしたものや、高濃度にドナーをドープしたBSTを
用いて高誘電率を得てもよい。図6は未ドープのBST
層36の上に堆積されたTiNの上側電極38を示して
いる。TiNは一般に導電性であることに加えて、良好
な接着層および拡散障壁である。これとは別に、上側電
極38として、TiNの代わりに低濃度にLaドナーを
ドープされたBSTの別の層を用いることもできる。
【0016】別の1つの実施例として、図7は低濃度に
LaドナーをドープされたBST層34の上に堆積され
た未ドープの高誘電率BST層36を示している。この
低濃度にLaドナーをドープされたBST層34は、未
ドープの高誘電率BST層36に対して化学的および構
造的に安定な電気的接続を提供する。
【0017】別の1つの実施例として、図8は低濃度に
ドナーをドープされたペロブスカイト電極を使用した高
誘電率コンデンサーを示している。TiN上側電極38
が未ドープのBST層36を覆っており、更にそれが低
濃度にLaドナーをドープされたBST下側電極34を
覆っている。しかし、この低濃度にLaドナーをドープ
されたBST下側電極34は第1のSiO2 絶縁層32
に直接接して形成されておらず、その代わりTiN電極
バッファー層42の上に形成されていることが示されて
いる。このTiN電極バッファー層42は接着層とし
て、更に高誘電率BST層36中のシリコン、酸素、お
よび不純物に対する拡散障壁として使用されている。こ
の目的のために、TiNの代わりにRuO2 /Ruのよ
うなその他の材料を使用することもできる。例えば、R
u金属を堆積することができ、それは低濃度にLaドナ
ーをドープされたBST層34または未ドープの高誘電
率BST層36の堆積中に、ほとんどの部分がRuO2
になってしまうであろう。この例でTiN電極バッファ
ー層42は直接的な電気的接続のためには使用されてい
ない。それは、導電性タングステンプラグ46を介して
上から低濃度にLaドナーをドープされたBST層34
へ電気的コンタクトが直接形成されるからである。この
タングステンプラグ46は、第2のSiO2 絶縁層44
を通してアルミニウムの上部配線48に対して電気的コ
ンタクトを形成する。これ以外の2個のタングステンプ
ラグ46がアルミニウム上部配線層48からTiN上側
電極38へとドープされたシリコン領域40とへ電気的
コンタクトを形成する。
【0018】別の実施例として、図9は低濃度にドナー
をドープされたペロブスカイト電極を使用した高誘電率
コンデンサーを示している。TiN電極バッファー層4
2の上に、図8に示されたのと同様に低濃度にLaドナ
ーをドープされたBST下側電極34が形成されてい
る。しかし、図9では、TiN電極バッファー層42が
その下のドープされたシリコン領域40に対して電気的
接続を提供している。TiNはまた、この例においてか
なり巧く機能している。というのは、TiNはそれが絶
縁性のチタン酸化物を形成するためにはかなり本質的な
酸化を受けなければならないからである。例えば、Ti
2 は絶縁性であるが、TiONやTiOは導電性であ
る。
【0019】TiN下側電極バッファー層42を使用す
る場合、TiNの酸化を最小限に止めるために、低濃度
にLaドナーをドープされたBST下側電極34の堆積
は少し還元性の雰囲気中で行うのが好ましい。未ドープ
の高誘電率BST層36の堆積は、一般に、非常に酸化
性の高い状況を必要とし、低濃度にLaドナーをドープ
されたBST下側電極34はTiN電極バッファー層4
2の酸化速度を大幅に遅らせ、そのため本質的な酸化を
受けた連続的な抵抗性コンタクト層の形成を阻止する。
この電極系での別の1つの利点は、低濃度にLaドナー
をドープされたBST下側電極が、あってもわずかしか
未ドープBST層36の還元を行わないということであ
る。
【0020】更に別の1つの例として、図10は低濃度
にドナーをドープされたペロブスカイト電極を使用した
高誘電率コンデンサーを示している。図9に示されたよ
うに電気的コンタクトのためにTiN電極バッファー層
42が使用される。しかし、図10では、TiN電極バ
ッファー層42はタングステンプラグ50を介して、ド
ープされたシリコン領域40へ接続している。
【0021】別の方法として、図10のタングステン
(またはTiN)プラグ50は、もしTiN電極バッフ
ァー層42が使用されなかったとすれば、低濃度にLa
ドナーをドープされたBST下側電極34に対して直接
つながるように用いることもできる。しかし一般に、低
濃度にLaドナーをドープされたBST下側電極34は
酸素拡散障壁として利用されており、従ってこれではあ
らゆる考えうる酸化状況下でタングステンプラグ50を
保護するというわけにはいかなくなる。
【0022】次に示す表はいくつかの実施例および図面
の全体的な要約を提供している。
【0023】
【表1】
【表2】
【表3】
【表4】
【表5】
【表6】
【表7】
【0024】以上、数例の好適実施例について詳細に説
明してきた。本発明の範囲には、ここに説明したもの以
外でしかも本発明に包含されるべき実施例が含まれるで
あろうことは理解されたい。ここに述べた構造に関連し
て、そのような構造に対する電気的接続は、オーミック
性、整流性、容量性、直接的または中間回路を介しての
間接的なものであり得る。本発明の実施は、個別部品に
対して行うことも、完全な集積回路の形でシリコン、ゲ
ルマニウム、ガリウム砒素、またはその他の電子材料群
に対して行うこともできる。一般的、好適または特定の
実施例はその他の例に比べて好ましいものとなる。
【0025】本発明は例示した実施例に関して説明して
きたが、この説明は限定的な意図のものではない。本発
明のその他の実施例が可能であると同時に、例示した実
施例に対して各種の修正や組み合わせが可能であること
は、本説明を参照することにより当業者には明らかであ
ろう。従って、請求の範囲はそれらの修正や実施例をす
べて包含するものと解釈されるべきである。
【0026】以上の説明に関して更に以下の項を開示す
る。 (1)ミクロ電子構造を形成する方法であって、次の工
程: (a)導電性で低濃度にドナーをドープされたペロブス
カイト層を形成すること、および(b)前記導電性で低
濃度にドナーをドープされたペロブスカイト層の上に高
誘電率材料の層を形成すること、を含み、それによっ
て、前記導電性で低濃度にドナーをドープされたペロブ
スカイト層が前記高誘電率材料の層に対して化学的およ
び構造的に本質的に安定な電気的接続を提供している方
法。
【0027】(2)第1項記載の方法であって、前記ペ
ロブスカイトが、(Ba,Sr,Pb)(Ti,Zr)
3 、チタン酸ビスマス、タンタル酸カリウム、ニオブ
酸鉛、ニオブ酸鉛亜鉛、ニオブ酸カリウム、ニオブ酸鉛
マグネシウム、およびそれらの組み合わせで構成される
群のうちから選ばれたものである方法。
【0028】(3)第1項記載の方法であって、前記ド
ナーが、F、Cl、V、Nb、Mo、La、Ce、P
r、Nd、Sm、Eu、Gd、Tb、Dy、Ho、E
r、Ta、W、およびそれらの組み合わせで構成される
群のうちから選ばれたものである方法。
【0029】(4)第1項記載の方法であって、前記高
誘電率材料の層が、(Ba,Sr,Pb)(Ti,Z
r)O3 、(Pb,La)(Zr,Ti)O3 、チタン
酸ビスマス、タンタル酸カリウム、ニオブ酸鉛、ニオブ
酸鉛亜鉛、ニオブ酸カリウム、ニオブ酸鉛マグネシウ
ム、およびそれらの組み合わせで構成される群のうちか
ら選ばれたものである方法。
【0030】(5)第1項記載の方法であって、前記高
誘電率材料の層が未ドープである方法。
【0031】(6)第1項記載の方法であって、前記高
誘電率材料の層がアクセプターをドープされたものであ
る方法。
【0032】(7)第1項記載の方法であって、前記高
誘電率材料の層が高濃度にドナーをドープされたもので
ある方法。
【0033】(8)第1項記載の方法であって、前記高
誘電率材料の層がアクセプターと高濃度のドナーの両方
をドープされたものである方法。
【0034】(9)第1項記載の方法であって、更に電
気的に伝導性のバッファー層の上に前記導電性で低濃度
にドナーをドープされたペロブスカイト層を形成する工
程を含む方法。
【0035】(10)第9項記載の方法であって、前記
電気的に伝導性のバッファー層が、白金、パラジウム、
ロジウム、金、イリジウム、銀、ルテニウム、窒化チタ
ン、窒化錫、窒化ルテニウム、窒化ジルコニウム、一酸
化ルテニウム、二酸化ルテニウム、酸化錫、一酸化チタ
ン、TiON、チタンシリサイド、およびそれらの組み
合わせで構成される群のうちから選ばれたものである方
法。
【0036】(11)第1項記載の方法であって、更に
前記高誘電率材料の層の上に電気的に伝導性の層を形成
する工程を含む方法。
【0037】(12)第11項記載の方法であって、前
記電気的に伝導性の層が、白金、パラジウム、ロジウ
ム、金、イリジウム、銀、窒化チタン、窒化錫、窒化ル
テニウム、窒化ジルコニウム、二酸化ルテニウム、酸化
錫、一酸化チタン、チタンシリサイド、アルミニウム、
およびそれらの組み合わせで構成される群のうちから選
ばれたものである方法。
【0038】(13)第11項記載の方法であって、前
記電気的に伝導性の層が低濃度にドナーをドープされた
ペロブスカイトである方法。
【0039】(14)第13項記載の方法であって、前
記ペロブスカイトが、(Ba,Sr,Pb)(Ti,Z
r)O3 、チタン酸ビスマス、タンタル酸カリウム、ニ
オブ酸鉛、ニオブ酸鉛亜鉛、ニオブ酸カリウム、ニオブ
酸鉛マグネシウム、およびそれらの組み合わせで構成さ
れる群のうちから選ばれたものである方法。
【0040】(15)第13項記載の方法であって、前
記ドナーが、F、Cl、V、Nb、Mo、La、Ce、
Pr、Nd、Sm、Eu、Gd、Tb、Dy、Ho、E
r、Ta、W、およびそれらの組み合わせで構成される
群のうちから選ばれたものである方法。
【0041】(16)ミクロ電子コンデンサーを作製す
る方法であって、次の工程: (a)電気的に伝導性のバッファー層を形成すること、
(b)前記電気的に伝導性のバッファー層の上に低濃度
にランタンをドープされたチタン酸バリウムストロンチ
ウム層を形成すること、(c)前記低濃度にランタンを
ドープされたチタン酸バリウムストロンチウム層の上に
チタン酸バリウムストロンチウム誘電体層を形成するこ
と、および(d)前記チタン酸バリウムストロンチウム
層上へ窒化チタン層を形成すること、を含む方法。
【0042】(17)第16項記載の方法であって、前
記低濃度にランタンをドープされたチタン酸バリウムス
トロンチウム層が0.1から0.2分子百分率の間の濃
度のランタンを含んでいる方法。
【0043】(18)第16項記載の方法であって、前
記低濃度にランタンをドープされたチタン酸バリウムス
トロンチウム層が0.01から0.29分子百分率の間
の濃度のランタンを含んでいる方法。
【0044】(19)第16項記載の方法であって、前
記チタン酸バリウムストロンチウム誘電体層が未ドープ
である方法。
【0045】(20)第16項記載の方法であって、前
記チタン酸バリウムストロンチウム誘電体層が、Na、
Al、Mn、Ca、K、Cr、Mn、Co、Ni、C
u、Zn、Li、Mg、およびそれらの組み合わせで構
成される群のうちから選ばれた材料でアクセプタードー
プされたものである方法。
【0046】(21)第16項記載の方法であって、前
記チタン酸バリウムストロンチウム誘電体層が、F、C
l、V、Nb、Mo、La、Ce、Pr、Nd、Sm、
Ev、Gd、Tb、Dy、Ho、Er、Ta、W、およ
びそれらの組み合わせで構成される群のうちから選ばれ
た材料で高濃度にドナードープされたものである方法。
【0047】(22)第16項記載の方法であって、前
記チタン酸バリウムストロンチウム誘電体層が、アクセ
プタードープとドナードープされたものである方法。
【0048】(23)ミクロ電子構造であって;導電性
で低濃度にドナーをドープされたペロブスカイト層、お
よび前記導電性で低濃度にドナーをドープされたペロブ
スカイト層を覆う高誘電率材料の層、を含み、それによ
って、前記導電性で低濃度にドナーをドープされたペロ
ブスカイト層が前記高誘電率材料の層に対して化学的お
よび構造的に本質的に安定な電気的接続を提供している
構造。
【0049】(24)本発明の好適実施例は、導電性で
低濃度にドナーをドープされたペロブスカイト層(例え
ば、低濃度にLaをドープされたBST34)と、前記
導電性で低濃度にドナーをドープされたペロブスカイト
層を覆う高誘電率材料の層(例えば、未ドープのBST
36)とを含む。導電性で低濃度にドナーをドープされ
たペロブスカイト層は高誘電率材料の層に対して化学的
および構造的に本質的に安定な電気的接続を提供する。
導電性で低濃度にドナーをドープされたペロブスカイト
は一般に、未ドープ、アクセプタードープ、あるいは高
濃度にドナーをドープされたHDC材料と比べてずっと
低い抵抗率を有する。材料を導電性(または抵抗性)に
するためのドナードーピング量は通常、プロセス条件
(例えば、温度、雰囲気、結晶粒径、膜厚、および組
成)に依存する。この抵抗率はペロブスカイトを還元環
境に曝すことによって更に低下させることができる。低
濃度にドナーをドープされたペロブスカイトは高誘電率
材料のために開発されたものと同じ方法によって効率的
に堆積およびエッチすることができる。同一の装置を用
いてペロブスカイトと誘電体の両方を堆積およびエッチ
できる。これらの構造は更に、多層コンデンサーおよび
その他の薄膜強誘電性デバイス、例えば、ピロ電気材
料、不揮発性メモリ、薄膜圧電および薄膜電気光学的酸
化物にも適用できる。
【図面の簡単な説明】
【図1】BaTiO3 の室温導電率と結晶粒径とに対す
るLaドナードーピングの効果を示すグラフ。
【図2】半導体基板上へ低濃度にドナーをドープされた
ペロブスカイト下側電極を備えたコンデンサーを作製す
るための方法を示す断面図であって、スタート材料であ
るシリコン半導体基板を示す。
【図3】半導体基板上へ低濃度にドナーをドープされた
ペロブスカイト下側電極を備えたコンデンサーを作製す
るための方法を示す断面図であって、前記シリコン基板
上へ第1のSiO2 絶縁層を堆積した段階を示す。
【図4】半導体基板上へ低濃度にドナーをドープされた
ペロブスカイト下側電極を備えたコンデンサーを作製す
るための方法を示す断面図であって、前記第1の絶縁層
上へ、下側電極となる低濃度にドナーをドープされたB
ST層を堆積した段階を示す。
【図5】半導体基板上へ低濃度にドナーをドープされた
ペロブスカイト下側電極を備えたコンデンサーを作製す
るための方法を示す断面図であって、前記下側電極の上
にコンデンサーの誘電体となる未ドープの高誘電率材料
のBST層を堆積した段階を示す。
【図6】半導体基板上へ低濃度にドナーをドープされた
ペロブスカイト下側電極を備えたコンデンサーを作製す
るための方法を示す断面図であって、前記高誘電率材料
の上に上側電極となるTiN層を堆積した段階を示す。
【図7】低濃度にドナーをドープされたペロブスカイト
上に形成された高誘電率材料の断面図。
【図8】半導体基板の表面上に形成された低濃度にドナ
ーをドープされたペロブスカイトを備えたコンデンサー
の1つの実施例の断面図。
【図9】半導体基板の表面上に形成された低濃度にドナ
ーをドープされたペロブスカイトを備えたコンデンサー
の別の1つの実施例の断面図。
【図10】半導体基板の表面上に形成された低濃度にド
ナーをドープされたペロブスカイトを備えたコンデンサ
ーの更に別の1つの実施例の断面図。
【符号の説明】
30 シリコン半導体基板 32 SiO2 絶縁層 34 低濃度にドナーをドープされたペロブスカイト層 36 高誘電率材料の層 38 TiN上側電極 40 ドープされたシリコン領域 42 TiNバッファー層 44 第2のSiO2 絶縁層 46 導電性タングステンプラグ 48 アルミニウム上部配線 50 タングステンプラグ
───────────────────────────────────────────────────── フロントページの続き (72)発明者 ハワード アール.ベラタン アメリカ合衆国テキサス州リチャードソ ン,イー.ベルトライン 2111,アパート メント ナンバー 106ビー (72)発明者 ブルース グナーデ アメリカ合衆国テキサス州ローレット,ア ーディス ドライブ 3702

Claims (2)

    【特許請求の範囲】
  1. 【請求項1】 ミクロ電子構造を形成する方法であっ
    て、次の工程: (a)導電性で低濃度にドナーをドープされたペロブス
    カイト層を形成すること、および (b)前記導電性で低濃度にドナーをドープされたペロ
    ブスカイト層の上に高誘電率材料の層を形成すること、 を含み、 それによって、前記導電性で低濃度にドナーをドープさ
    れたペロブスカイト層が前記高誘電率材料の層に対して
    化学的および構造的に本質的に安定な電気的接続を提供
    している方法。
  2. 【請求項2】 ミクロ電子構造であって;導電性で低濃
    度にドナーをドープされたペロブスカイト層、および前
    記導電性で低濃度にドナーをドープされたペロブスカイ
    ト層を覆う高誘電率材料の層、 を含み、 それによって、前記導電性で低濃度にドナーをドープさ
    れたペロブスカイト層が前記高誘電率材料の層に対して
    化学的および構造的に本質的に安定な電気的接続を提供
    している構造。
JP6060931A 1993-03-31 1994-03-30 高誘電率材料へのコンタクト構造および形成方法 Pending JPH06326250A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US4094693A 1993-03-31 1993-03-31
US040946 1993-03-31

Publications (1)

Publication Number Publication Date
JPH06326250A true JPH06326250A (ja) 1994-11-25

Family

ID=21913864

Family Applications (1)

Application Number Title Priority Date Filing Date
JP6060931A Pending JPH06326250A (ja) 1993-03-31 1994-03-30 高誘電率材料へのコンタクト構造および形成方法

Country Status (4)

Country Link
US (3) US6204069B1 (ja)
EP (1) EP0618597B1 (ja)
JP (1) JPH06326250A (ja)
DE (1) DE69404189T2 (ja)

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0864786A (ja) * 1994-08-01 1996-03-08 Texas Instr Inc <Ti> マイクロ電子構造体とその製造法
JPH08191137A (ja) * 1994-08-01 1996-07-23 Texas Instr Inc <Ti> マイクロ電子構造体とその製造法
JPH08330544A (ja) * 1995-05-29 1996-12-13 Samsung Electron Co Ltd 高誘電率キャパシタの下部電極の形成方法
JPH09507342A (ja) * 1994-10-04 1997-07-22 フィリップス エレクトロニクス ネムローゼ フェンノートシャップ 酸素障壁が設けられた下部電極を有する強誘電体メモリ素子を具えた半導体デバイス
EP0812021A3 (en) * 1996-06-07 1997-12-29 Sharp Kabushiki Kaisha Dielectric thin film capacitor element and manufacturing method of the same
KR100781964B1 (ko) * 2005-12-02 2007-12-06 한국과학기술연구원 내장형 커패시터 및 그 제조 방법
JP2008513324A (ja) * 2004-09-14 2008-05-01 トロノクス ピグメンツ ゲゼルシャフト ミット ベシュレンクテル ハフツング 微細粒のアルカリ土類金属チタン酸塩及び酸化チタン粒子の使用下でのその製造方法

Families Citing this family (47)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5453908A (en) * 1994-09-30 1995-09-26 Texas Instruments Incorporated Barium strontium titanate (BST) thin films by holmium donor doping
WO1997001854A1 (en) * 1995-06-28 1997-01-16 Bell Communication Research, Inc. Barrier layer for ferroelectric capacitor integrated on silicon
US5739049A (en) * 1995-08-21 1998-04-14 Hyundai Electronics Industries Co., Ltd. Method for fabricating semiconductor device having a capacitor and a method of forming metal wiring on a semiconductor substrate
US5978207A (en) * 1996-10-30 1999-11-02 The Research Foundation Of The State University Of New York Thin film capacitor
DE19703343C2 (de) * 1997-01-30 2003-02-20 Ortwin F Schirmer Photorefraktiver Kristall
US6935002B1 (en) * 1997-10-13 2005-08-30 Murata Manufacturing Co., Ltd. Method of manufacturing a nonreciprocal circuit device
US6682970B1 (en) 1998-02-27 2004-01-27 Micron Technology, Inc. Capacitor/antifuse structure having a barrier-layer electrode and improved barrier layer
US7034353B2 (en) 1998-02-27 2006-04-25 Micron Technology, Inc. Methods for enhancing capacitors having roughened features to increase charge-storage capacity
US6150706A (en) * 1998-02-27 2000-11-21 Micron Technology, Inc. Capacitor/antifuse structure having a barrier-layer electrode and improved barrier layer
DE19946301A1 (de) * 1998-04-02 2001-04-19 Asta Medica Ag Indolyl-3-glyoxylsäure-Derivate mit therapeutisch wertvollen Eigenschaften
US6139780A (en) * 1998-05-28 2000-10-31 Sharp Kabushiki Kaisha Dynamic random access memories with dielectric compositions stable to reduction
US6128178A (en) * 1998-07-20 2000-10-03 International Business Machines Corporation Very thin film capacitor for dynamic random access memory (DRAM)
US6358810B1 (en) * 1998-07-28 2002-03-19 Applied Materials, Inc. Method for superior step coverage and interface control for high K dielectric capacitors and related electrodes
CN1191635C (zh) * 1999-02-17 2005-03-02 国际商业机器公司 用于存储信息的微电子器件及其方法
DE19929308C1 (de) * 1999-06-25 2000-11-09 Siemens Ag Verfahren zur Herstellung einer ferroelektrischen Speicheranordnung
US6526833B1 (en) * 2000-03-13 2003-03-04 Massachusetts Institute Of Technology Rhombohedral-phase barium titanate as a piezoelectric transducer
US20020036313A1 (en) * 2000-06-06 2002-03-28 Sam Yang Memory cell capacitor structure and method of formation
US7030435B2 (en) * 2000-08-24 2006-04-18 Cova Technologies, Inc. Single transistor rare earth manganite ferroelectric nonvolatile memory cell
US6642567B1 (en) 2000-08-31 2003-11-04 Micron Technology, Inc. Devices containing zirconium-platinum-containing materials and methods for preparing such materials and devices
JP2002252297A (ja) * 2001-02-23 2002-09-06 Hitachi Ltd 多層回路基板を用いた電子回路装置
WO2002071477A1 (en) 2001-03-02 2002-09-12 Cova Technologies Incorporated Single transistor rare earth manganite ferroelectric nonvolatile memory cell
US7232514B2 (en) 2001-03-14 2007-06-19 Applied Materials, Inc. Method and composition for polishing a substrate
CN1653590A (zh) * 2001-03-21 2005-08-10 皇家菲利浦电子有限公司 电子设备
US6503763B2 (en) * 2001-03-27 2003-01-07 Sharp Laboratories Of America, Inc. Method of making MFMOS capacitors with high dielectric constant materials
US6900498B2 (en) * 2001-05-08 2005-05-31 Advanced Technology Materials, Inc. Barrier structures for integration of high K oxides with Cu and Al electrodes
KR100493411B1 (ko) * 2001-06-12 2005-06-07 주식회사 하이닉스반도체 반도체 소자의 셀 플러그 형성방법
US6727140B2 (en) 2001-07-11 2004-04-27 Micron Technology, Inc. Capacitor with high dielectric constant materials and method of making
US6541281B2 (en) * 2001-07-16 2003-04-01 Tachyon Semiconductors Corporation Ferroelectric circuit element that can be fabricated at low temperatures and method for making the same
US6762090B2 (en) * 2001-09-13 2004-07-13 Hynix Semiconductor Inc. Method for fabricating a capacitor
US20070295611A1 (en) * 2001-12-21 2007-12-27 Liu Feng Q Method and composition for polishing a substrate
JP2003257955A (ja) * 2002-03-01 2003-09-12 Fujitsu Ltd 酸化還元反応の臨界状態を実現する方法およびその臨界状態を評価する方法ならびに強誘電体膜の製造方法および強誘電体膜の製造装置
US6908807B2 (en) * 2002-03-26 2005-06-21 Micron Technology, Inc. Methods of forming semiconductor constructions
US6825517B2 (en) 2002-08-28 2004-11-30 Cova Technologies, Inc. Ferroelectric transistor with enhanced data retention
KR100536590B1 (ko) * 2002-09-11 2005-12-14 삼성전자주식회사 강유전체 커패시터 및 그 제조 방법
US6714435B1 (en) 2002-09-19 2004-03-30 Cova Technologies, Inc. Ferroelectric transistor for storing two data bits
US6888736B2 (en) 2002-09-19 2005-05-03 Cova Technologies, Inc. Ferroelectric transistor for storing two data bits
US7385954B2 (en) * 2003-07-16 2008-06-10 Lucent Technologies Inc. Method of transmitting or retransmitting packets in a communication system
US7078785B2 (en) * 2003-09-23 2006-07-18 Freescale Semiconductor, Inc. Semiconductor device and making thereof
JP4020871B2 (ja) * 2004-02-19 2007-12-12 株式会社東芝 半導体装置
DE602004012553T2 (de) * 2004-08-28 2009-05-28 Alcatel Lucent Verfahren zum Aufbau eines positionsabhängigen Gruppengesprächs
US7582549B2 (en) 2006-08-25 2009-09-01 Micron Technology, Inc. Atomic layer deposited barium strontium titanium oxide films
JP5140972B2 (ja) * 2006-09-12 2013-02-13 富士通セミコンダクター株式会社 半導体装置の製造方法
DE102006055836B4 (de) * 2006-11-14 2011-12-22 Fraunhofer-Gesellschaft zur Förderung der angewandten Forschung e.V. Elektrisch leitfähiger Aufbau aus zwei Bauteilen und Verfahren zur Herstellung des Aufbaus
DE102008008699B4 (de) * 2008-02-11 2010-09-09 Eads Deutschland Gmbh Abstimmbarer planarer ferroelektrischer Kondensator
TWI814730B (zh) * 2017-07-19 2023-09-11 日商太陽誘電股份有限公司 積層陶瓷電容器及其製造方法
JP7145652B2 (ja) * 2018-06-01 2022-10-03 太陽誘電株式会社 積層セラミックコンデンサおよびその製造方法
JP7415696B2 (ja) * 2020-03-16 2024-01-17 Tdk株式会社 圧電組成物および電子部品

Family Cites Families (32)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3305304A (en) * 1962-11-23 1967-02-21 Hooker Chemical Corp Purification of phosphorus-containing solutions
US3305394A (en) * 1964-06-30 1967-02-21 Ibm Method of making a capacitor with a multilayered ferroelectric dielectric
US3268783A (en) * 1965-10-05 1966-08-23 Murata Manufacturing Co Capacitor comprising an nu-type semiconductor metallic oxide and a layer of compensated material
DE1614605B2 (de) 1967-09-20 1974-06-27 Siemens Ag, 1000 Berlin Und 8000 Muenchen Kondensatordielektrikum mit inneren Sperrschichten und geringerer Temperaturabhängigkeit
US3933668A (en) 1973-07-16 1976-01-20 Sony Corporation Intergranular insulation type polycrystalline ceramic semiconductive composition
US4131903A (en) 1976-08-03 1978-12-26 Siemens Aktiengesellschaft Capacitor dielectric with inner blocking layers and method for producing the same
DE2641701C3 (de) * 1976-09-16 1980-04-17 Siemens Ag, 1000 Berlin Und 8000 Muenchen Verfahren zur Herstellung eines Kondensatordielektrikums mit inneren Sperrschichten
DE2659672B2 (de) 1976-12-30 1980-12-04 Siemens Ag, 1000 Berlin Und 8000 Muenchen Kondensatordielektrikum mit inneren Sperrschichten und Verfahren zu seiner Herstellung
US4309295A (en) * 1980-02-08 1982-01-05 U.S. Philips Corporation Grain boundary barrier layer ceramic dielectrics and the method of manufacturing capacitors therefrom
US4419310A (en) * 1981-05-06 1983-12-06 Sprague Electric Company SrTiO3 barrier layer capacitor
EP0192779B1 (en) * 1984-09-03 1991-10-23 Nippon Telegraph and Telephone Corporation Perovskite-type ceramic material and a process for producing the same
JPS61229236A (ja) 1985-04-03 1986-10-13 Fuji Photo Film Co Ltd 磁気記録媒体の製造方法
EP0337373A3 (en) * 1988-04-12 1991-02-13 Matsushita Electric Industrial Co., Ltd. Multi-layered dielectric element
US5198269A (en) * 1989-04-24 1993-03-30 Battelle Memorial Institute Process for making sol-gel deposited ferroelectric thin films insensitive to their substrates
US5003428A (en) 1989-07-17 1991-03-26 National Semiconductor Corporation Electrodes for ceramic oxide capacitors
DE69017802T2 (de) 1989-08-30 1995-09-07 Nippon Electric Co Dünnfilmkondensator und dessen Herstellungsverfahren.
US5206213A (en) * 1990-03-23 1993-04-27 International Business Machines Corp. Method of preparing oriented, polycrystalline superconducting ceramic oxides
US5162294A (en) * 1991-02-28 1992-11-10 Westinghouse Electric Corp. Buffer layer for copper oxide based superconductor growth on sapphire
US5262920A (en) 1991-05-16 1993-11-16 Nec Corporation Thin film capacitor
US5142437A (en) * 1991-06-13 1992-08-25 Ramtron Corporation Conducting electrode layers for ferroelectric capacitors in integrated circuits and method
US5338951A (en) * 1991-11-06 1994-08-16 Ramtron International Corporation Structure of high dielectric constant metal/dielectric/semiconductor capacitor for use as the storage capacitor in memory devices
US5406447A (en) * 1992-01-06 1995-04-11 Nec Corporation Capacitor used in an integrated circuit and comprising opposing electrodes having barrier metal films in contact with a dielectric film
US5155658A (en) * 1992-03-05 1992-10-13 Bell Communications Research, Inc. Crystallographically aligned ferroelectric films usable in memories and method of crystallographically aligning perovskite films
KR100325967B1 (ko) * 1992-04-20 2002-06-20 윌리엄 비. 켐플러 유전체 물질에의 전기 접속부
US5326721A (en) * 1992-05-01 1994-07-05 Texas Instruments Incorporated Method of fabricating high-dielectric constant oxides on semiconductors using a GE buffer layer
EP0568064B1 (en) * 1992-05-01 1999-07-14 Texas Instruments Incorporated Pb/Bi-containing high-dielectric constant oxides using a non-Pb/Bi-containing perovskite as a buffer layer
US5348894A (en) * 1993-01-27 1994-09-20 Texas Instruments Incorporated Method of forming electrical connections to high dielectric constant materials
US5471364A (en) * 1993-03-31 1995-11-28 Texas Instruments Incorporated Electrode interface for high-dielectric-constant materials
US5330931A (en) * 1993-09-22 1994-07-19 Northern Telecom Limited Method of making a capacitor for an integrated circuit
US5554564A (en) * 1994-08-01 1996-09-10 Texas Instruments Incorporated Pre-oxidizing high-dielectric-constant material electrodes
US5504041A (en) * 1994-08-01 1996-04-02 Texas Instruments Incorporated Conductive exotic-nitride barrier layer for high-dielectric-constant materials
US5489548A (en) * 1994-08-01 1996-02-06 Texas Instruments Incorporated Method of forming high-dielectric-constant material electrodes comprising sidewall spacers

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0864786A (ja) * 1994-08-01 1996-03-08 Texas Instr Inc <Ti> マイクロ電子構造体とその製造法
JPH08191137A (ja) * 1994-08-01 1996-07-23 Texas Instr Inc <Ti> マイクロ電子構造体とその製造法
JPH09507342A (ja) * 1994-10-04 1997-07-22 フィリップス エレクトロニクス ネムローゼ フェンノートシャップ 酸素障壁が設けられた下部電極を有する強誘電体メモリ素子を具えた半導体デバイス
JPH08330544A (ja) * 1995-05-29 1996-12-13 Samsung Electron Co Ltd 高誘電率キャパシタの下部電極の形成方法
US7256442B1 (en) 1995-05-29 2007-08-14 Samsung Electronics Co., Ltd. Three-layer lower capacitor electrode
EP0812021A3 (en) * 1996-06-07 1997-12-29 Sharp Kabushiki Kaisha Dielectric thin film capacitor element and manufacturing method of the same
US5907470A (en) * 1996-06-07 1999-05-25 Sharp Kabushiki Kaisha Dielectric thin film capacitor element
JP2008513324A (ja) * 2004-09-14 2008-05-01 トロノクス ピグメンツ ゲゼルシャフト ミット ベシュレンクテル ハフツング 微細粒のアルカリ土類金属チタン酸塩及び酸化チタン粒子の使用下でのその製造方法
KR100781964B1 (ko) * 2005-12-02 2007-12-06 한국과학기술연구원 내장형 커패시터 및 그 제조 방법

Also Published As

Publication number Publication date
US6204069B1 (en) 2001-03-20
US6319542B1 (en) 2001-11-20
DE69404189T2 (de) 1998-01-08
EP0618597A1 (en) 1994-10-05
EP0618597B1 (en) 1997-07-16
DE69404189D1 (de) 1997-08-21
US6593638B1 (en) 2003-07-15

Similar Documents

Publication Publication Date Title
JPH06326250A (ja) 高誘電率材料へのコンタクト構造および形成方法
US5626906A (en) Electrodes comprising conductive perovskite-seed layers for perovskite dielectrics
US5471364A (en) Electrode interface for high-dielectric-constant materials
US5581436A (en) High-dielectric-constant material electrodes comprising thin platinum layers
US5656852A (en) High-dielectric-constant material electrodes comprising sidewall spacers
US4982309A (en) Electrodes for electrical ceramic oxide devices
US5003428A (en) Electrodes for ceramic oxide capacitors
US5729054A (en) Conductive noble-metal-insulator-alloy barrier layer for high-dielectric-constant material electrodes
KR100341555B1 (ko) 마이크로일렉트로닉구조물및이의형성방법
JP3665570B2 (ja) コンデンサ電極装置
JPH11307732A (ja) 強誘電体集積回路の製造方法
JPH11111919A (ja) 半導体装置の拡散障壁層及びその製造方法
JPH0794680A (ja) 半導体装置の製造方法
US6268258B1 (en) Method for fabricating capacitor in semiconductor device
JPH09246490A (ja) 半導体装置及びその製造方法
JPH0687491B2 (ja) 薄膜コンデンサ
US7868420B2 (en) Semiconductor device which includes a capacitor and an interconnection film coupled to each other and a manufacturing method thereof
JP3340917B2 (ja) 誘電体薄膜素子
JPH0712074B2 (ja) 薄膜コンデンサ及びその製造方法
US20010024868A1 (en) Microelectronic structure and method of fabricating it
JPH10214947A (ja) 薄膜誘電体素子
JPH0687492B2 (ja) 薄膜コンデンサ及びその製造方法
JPH0748448B2 (ja) 薄膜キャパシタとその製造方法
JPH11307733A (ja) 強誘電体集積回路の製造方法
JP2003163328A (ja) 半導体装置

Legal Events

Date Code Title Description
A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20040302