JPH06326227A - 多層リードフレームの製造方法及び構造 - Google Patents
多層リードフレームの製造方法及び構造Info
- Publication number
- JPH06326227A JPH06326227A JP13244793A JP13244793A JPH06326227A JP H06326227 A JPH06326227 A JP H06326227A JP 13244793 A JP13244793 A JP 13244793A JP 13244793 A JP13244793 A JP 13244793A JP H06326227 A JPH06326227 A JP H06326227A
- Authority
- JP
- Japan
- Prior art keywords
- lead frame
- metal plane
- layer
- plane
- electrode pad
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
Landscapes
- Lead Frames For Integrated Circuits (AREA)
Abstract
(57)【要約】
【目的】 従来必要であった金型を一切必要とせず，コ
スト低減と少量多品種に適し，また，金型作成時間の短
縮分による短納期化にも対応し，さらに，絶縁テープを
金属プレーン及びリードフレームに貼り合わせる工程を
省くことにより，スループットの向上した多層リードフ
レームの製造方法及び構造を提供する。 【構成】 多層リードフレームの製造方法において，金
属プレーン（グランドプレーン７）の電極パッド１４及
びダイパッド１５部分以外をハーフエッチングし，上記
ハーフエッチングした部分に電極パッド１４の表面とフ
ラットになるように絶縁層１６を形成し，上記グランド
プレーン７の電極パッド１４とリードフレームのグラン
ドピン１０とを電気的に接続する多層リードフレームの
製造方法及び構造。
スト低減と少量多品種に適し，また，金型作成時間の短
縮分による短納期化にも対応し，さらに，絶縁テープを
金属プレーン及びリードフレームに貼り合わせる工程を
省くことにより，スループットの向上した多層リードフ
レームの製造方法及び構造を提供する。 【構成】 多層リードフレームの製造方法において，金
属プレーン（グランドプレーン７）の電極パッド１４及
びダイパッド１５部分以外をハーフエッチングし，上記
ハーフエッチングした部分に電極パッド１４の表面とフ
ラットになるように絶縁層１６を形成し，上記グランド
プレーン７の電極パッド１４とリードフレームのグラン
ドピン１０とを電気的に接続する多層リードフレームの
製造方法及び構造。
Description
【０００１】
【産業上の利用分野】本発明は，半導体素子を搭載する
多層リードフレームに関する。
多層リードフレームに関する。
【０００２】
【従来の技術】従来，半導体装置の組立用部材として用
いられているリードフレームは，例えば，図５にその平
面図で示すような形状をしており，このリードフレーム
は，半導体素子を取り付けるためのダイパッド１と，そ
の周囲に配設された半導体素子との結線を行うためのイ
ンナーリード２と，該インナーリード２に連続し，外部
回路との結線を行うためのアウターリード３を備えてい
る。このようなリードフレームは，通常，コバール，４
２合金，銅系合金等の導電性に優れ，かつ，強度が大き
い金属板をフォトエッチング法やスタンピング法等によ
り，図５に示すダイパッド１，インナーリード２，及び
アウターリード３を有する形状に加工することにより製
造されるものである。
いられているリードフレームは，例えば，図５にその平
面図で示すような形状をしており，このリードフレーム
は，半導体素子を取り付けるためのダイパッド１と，そ
の周囲に配設された半導体素子との結線を行うためのイ
ンナーリード２と，該インナーリード２に連続し，外部
回路との結線を行うためのアウターリード３を備えてい
る。このようなリードフレームは，通常，コバール，４
２合金，銅系合金等の導電性に優れ，かつ，強度が大き
い金属板をフォトエッチング法やスタンピング法等によ
り，図５に示すダイパッド１，インナーリード２，及び
アウターリード３を有する形状に加工することにより製
造されるものである。
【０００３】そして，このリードフレームを用いた半導
体装置を組み立てる場合，図６に示すように，リードフ
レームのダイパッド１に半導体素子４を取り付けるのと
同時に，半導体素子４のボンディングパッド（図示せ
ず）とインナーリード２とを金等からなるワイヤ５によ
り，電気的に接続することにより半導体装置が組み立て
られる。従って，通常は，インナーリード２のボンディ
ング位置に金や銀の貴金属のめっきを施して，ワイヤボ
ンディングが確実に行えるようになされている。
体装置を組み立てる場合，図６に示すように，リードフ
レームのダイパッド１に半導体素子４を取り付けるのと
同時に，半導体素子４のボンディングパッド（図示せ
ず）とインナーリード２とを金等からなるワイヤ５によ
り，電気的に接続することにより半導体装置が組み立て
られる。従って，通常は，インナーリード２のボンディ
ング位置に金や銀の貴金属のめっきを施して，ワイヤボ
ンディングが確実に行えるようになされている。
【０００４】ところで，従来は，高速で消費電力の大き
い半導体素子であるマイクロプロセッサやゲート・アレ
ーなどは，セラミック製のピン・グリッド・アレイ（Ｐ
ＧＡ）に搭載していた。しかしながら，ＰＧＡは，高価
なため，価格競争の激しい商品に用いることは難しくな
ってきた。そこで，ＰＧＡにかわるものとして，樹脂封
止型パッケージ（プラスチックパッケージ）に，高速で
消費電力の大きい半導体素子をパッケージングできるリ
ードフレームが開発された。このように，樹脂封止型パ
ッケージに，高速で，消費電力の大きい半導体素子をパ
ッケージングできるリードフレームの一例として，特開
昭６３−２４６８５１号公報がある。これは，図３に示
すように，リードフレームのインナーリード（信号ピン
９）の信号層，グランドプレーン７のグランド層，電源
プレーン８の電源層の３層構造にしたものである。この
ように，リードフレームのインナーリードを多層化する
ことにより，線間のクロストークノイズが低減され，イ
ンダクタンスや線間容量が減少し，その結果として，優
れた高周波特性が得られ，高速の半導体素子をパッケー
ジングすることができる。また，半導体素子から発生す
る熱の放熱性もすぐれている。
い半導体素子であるマイクロプロセッサやゲート・アレ
ーなどは，セラミック製のピン・グリッド・アレイ（Ｐ
ＧＡ）に搭載していた。しかしながら，ＰＧＡは，高価
なため，価格競争の激しい商品に用いることは難しくな
ってきた。そこで，ＰＧＡにかわるものとして，樹脂封
止型パッケージ（プラスチックパッケージ）に，高速で
消費電力の大きい半導体素子をパッケージングできるリ
ードフレームが開発された。このように，樹脂封止型パ
ッケージに，高速で，消費電力の大きい半導体素子をパ
ッケージングできるリードフレームの一例として，特開
昭６３−２４６８５１号公報がある。これは，図３に示
すように，リードフレームのインナーリード（信号ピン
９）の信号層，グランドプレーン７のグランド層，電源
プレーン８の電源層の３層構造にしたものである。この
ように，リードフレームのインナーリードを多層化する
ことにより，線間のクロストークノイズが低減され，イ
ンダクタンスや線間容量が減少し，その結果として，優
れた高周波特性が得られ，高速の半導体素子をパッケー
ジングすることができる。また，半導体素子から発生す
る熱の放熱性もすぐれている。
【０００５】ところで，従来このような構造のリードフ
レームは，図３に示すように，信号層，グランド層，電
源層の間に耐熱性をもち低誘電率であるポリイミド製の
絶縁テープ６を介在させている。そして，絶縁テープ６
の厚さに相当する分だけ，グランドプレーン７，電源プ
レーン８に設けた，各グランドピン用タブ１２，１２お
よび電源ピン用タブ１３，１３をダウンセット（曲げ加
工）し，リードフレームのグランドピン１０，１０及び
電源ピン１１，１１とをスポット溶接法等により電気的
導通をとっていた。（図３は，電源ピン１１の接続方向
を示す）しかしながら，このような方法によると金型な
どを用いて金属プレーン側をダウンセットし，リードと
タブとをスポット溶接法等で電気接続するため，アライ
ンメントも非常に難しく，精度良く接続ができなかっ
た。さらに，これを改良するために，リードフレームの
グランドピン１０及び電源ピン１１をダウンセットし，
グランドプレーン７，電源プレーン８の比較的広いスペ
ースに各ピンをスポット溶接法等により電気的導通をと
ることにより，上記のアラインメンの難点を解消するた
めの提案もなされている。
レームは，図３に示すように，信号層，グランド層，電
源層の間に耐熱性をもち低誘電率であるポリイミド製の
絶縁テープ６を介在させている。そして，絶縁テープ６
の厚さに相当する分だけ，グランドプレーン７，電源プ
レーン８に設けた，各グランドピン用タブ１２，１２お
よび電源ピン用タブ１３，１３をダウンセット（曲げ加
工）し，リードフレームのグランドピン１０，１０及び
電源ピン１１，１１とをスポット溶接法等により電気的
導通をとっていた。（図３は，電源ピン１１の接続方向
を示す）しかしながら，このような方法によると金型な
どを用いて金属プレーン側をダウンセットし，リードと
タブとをスポット溶接法等で電気接続するため，アライ
ンメントも非常に難しく，精度良く接続ができなかっ
た。さらに，これを改良するために，リードフレームの
グランドピン１０及び電源ピン１１をダウンセットし，
グランドプレーン７，電源プレーン８の比較的広いスペ
ースに各ピンをスポット溶接法等により電気的導通をと
ることにより，上記のアラインメンの難点を解消するた
めの提案もなされている。
【０００６】しかしながら，このような方法によると金
型などを用いて，金属プレーンもしくはリードフレーム
をダウンセットし，ポリイミド製の絶縁テープを金型を
用いて任意の形状に打ち抜く必要がある。このように一
つの多層リードフレームを製造するのに，多数の金型を
必要とするため，少量品にはコスト高となる。さらに，
絶縁テープを金属プレーン及びリードフレームに貼り合
わせた後，スポット溶接により金属プレーンとリードフ
レームとの電気的導通をとっているため製造プロセスが
複雑になっていた。
型などを用いて，金属プレーンもしくはリードフレーム
をダウンセットし，ポリイミド製の絶縁テープを金型を
用いて任意の形状に打ち抜く必要がある。このように一
つの多層リードフレームを製造するのに，多数の金型を
必要とするため，少量品にはコスト高となる。さらに，
絶縁テープを金属プレーン及びリードフレームに貼り合
わせた後，スポット溶接により金属プレーンとリードフ
レームとの電気的導通をとっているため製造プロセスが
複雑になっていた。
【０００７】
【発明が解決しようとする課題】本発明は，従来必要で
あった金型を一切必要とせず，コスト低減と少量多品種
の多層リードフレームに効果的であり，また，金型作製
時間の短縮分による短納期化にも対応し，さらに，絶縁
テープを金属プレーン及びリードフレームに貼り合わせ
る工程を省くことにより，スループットの向上した多層
リードフレームの製造方法及び構造を提供する。
あった金型を一切必要とせず，コスト低減と少量多品種
の多層リードフレームに効果的であり，また，金型作製
時間の短縮分による短納期化にも対応し，さらに，絶縁
テープを金属プレーン及びリードフレームに貼り合わせ
る工程を省くことにより，スループットの向上した多層
リードフレームの製造方法及び構造を提供する。
【０００８】
【課題を解決するための手段】前述の課題を解決するた
めに，請求項１記載の手段は，半導体素子を搭載する，
１層の金属プレーンを有する多層リードフレームの製造
方法であって，金属プレーンの電極パッド及びダイパッ
ド部分以外をハーフエッチングする工程と，上記ハーフ
エッチングした部分に絶縁層を形成する工程と，上記金
属プレーンの電極パッドとリードフレームのピンとを電
気的に接続する工程とを含むことを特徴とする多層リー
ドフレームの製造方法である。請求項２記載の手段は，
絶縁層表面と金属プレーンの電極パッド表面とがフラッ
トになるように絶縁層を形成することを特徴とする請求
項１記載の多層リードフレームの製造方法である。請求
項３記載の手段は，半導体素子を搭載する，１層の金属
プレーンを有する多層リードフレームにおいて，金属プ
レーンの電極パッド及びダイパッド部分以外が凹陥部を
有し，該凹陥部には，電極パッド表面とほぼ同じ面まで
絶縁層を設け，金属プレーンの電極パッドとリードフレ
ームのピンとを電気的に接続してなることを特徴とする
多層リードフレームである。
めに，請求項１記載の手段は，半導体素子を搭載する，
１層の金属プレーンを有する多層リードフレームの製造
方法であって，金属プレーンの電極パッド及びダイパッ
ド部分以外をハーフエッチングする工程と，上記ハーフ
エッチングした部分に絶縁層を形成する工程と，上記金
属プレーンの電極パッドとリードフレームのピンとを電
気的に接続する工程とを含むことを特徴とする多層リー
ドフレームの製造方法である。請求項２記載の手段は，
絶縁層表面と金属プレーンの電極パッド表面とがフラッ
トになるように絶縁層を形成することを特徴とする請求
項１記載の多層リードフレームの製造方法である。請求
項３記載の手段は，半導体素子を搭載する，１層の金属
プレーンを有する多層リードフレームにおいて，金属プ
レーンの電極パッド及びダイパッド部分以外が凹陥部を
有し，該凹陥部には，電極パッド表面とほぼ同じ面まで
絶縁層を設け，金属プレーンの電極パッドとリードフレ
ームのピンとを電気的に接続してなることを特徴とする
多層リードフレームである。
【０００９】
【作用】本発明の多層リードフレームによれば，金型を
用いて金属プレーンもしくはリードフレームのリードを
ダウンセットする必要がない。また，ポリイミド製の絶
縁テープを用いないため任意の形状に打ち抜くための金
型を作る必要がないうえ，絶縁テープを金属プレーン及
びリードフレームに貼り合わせる必要もないため，低コ
ストで製品の受注から開発，設計，製造，検査等を行
い，顧客に届けるまでの期間短縮いわゆるＱＴＡＴ（Ｑ
ｕｉｃｋ Ｔｕｒｎ Ａｒｏｕｎｄ Ｔｉｍｅ）可能な
多層リードフレームを製造することができる。
用いて金属プレーンもしくはリードフレームのリードを
ダウンセットする必要がない。また，ポリイミド製の絶
縁テープを用いないため任意の形状に打ち抜くための金
型を作る必要がないうえ，絶縁テープを金属プレーン及
びリードフレームに貼り合わせる必要もないため，低コ
ストで製品の受注から開発，設計，製造，検査等を行
い，顧客に届けるまでの期間短縮いわゆるＱＴＡＴ（Ｑ
ｕｉｃｋ Ｔｕｒｎ Ａｒｏｕｎｄ Ｔｉｍｅ）可能な
多層リードフレームを製造することができる。
【００１０】
【実施例】以下，図面を参照して，本発明の実施例を詳
細に説明する。図１は，本発明による多層リードフレー
ムの実施例の要部を説明する斜視図である。本発明の実
施例における多層リードフレームは，金属プレーンをグ
ランドプレーン７（グランド層）のみとする２層構造の
リードフレームである。そして，リードフレームは従来
と同じく銅系合金を用い，アウターリード（図示せず）
に連続するインナーリードは従来と同様の形状である
が，グランドピン１０は，信号ピン９より短くしてあ
る。金属プレーンの電極パッド１４及びダイパッド１５
部分以外が凹陥部を有し，該凹陥部には，電極パッド１
４の表面とほぼ同じ面まで絶縁層１６を設け，金属プレ
ーンの電極パッド１４とリードフレームのグランドピン
１０とを電気的に接続した多層リードフレームを示して
いる。
細に説明する。図１は，本発明による多層リードフレー
ムの実施例の要部を説明する斜視図である。本発明の実
施例における多層リードフレームは，金属プレーンをグ
ランドプレーン７（グランド層）のみとする２層構造の
リードフレームである。そして，リードフレームは従来
と同じく銅系合金を用い，アウターリード（図示せず）
に連続するインナーリードは従来と同様の形状である
が，グランドピン１０は，信号ピン９より短くしてあ
る。金属プレーンの電極パッド１４及びダイパッド１５
部分以外が凹陥部を有し，該凹陥部には，電極パッド１
４の表面とほぼ同じ面まで絶縁層１６を設け，金属プレ
ーンの電極パッド１４とリードフレームのグランドピン
１０とを電気的に接続した多層リードフレームを示して
いる。
【００１１】図２は，リードフレームの１層と金属プレ
ーンの１層との２層構造のリードフレームの実施例の製
造工程を説明する断面図である。図２(a) に示すよう
に，グランドプレーン７となる金属プレーンの表面の電
極パッド１４とダイパッド１４部分以外をハーフエッチ
ングした。次に，図２(b) に示すように，図２(a) でハ
ーフエッチングした部分に，溶剤含有ポリイミドペース
ト（商品名：新日鉄化学（株）製ポリイミド系カバーコ
ートインク）をスクリーン印刷法で塗布した。この際，
ポリイミドの表面が，金属プレーン（グランドプレーン
７）の電極パッド１４の表面とフラットになるように塗
布した。その後，遠赤外炉で１３０℃，１０ｍｉｎのキ
ュアにより，溶剤成分であるＮＭＰ（Ｎ−メチル−２−
ピロドリン）を蒸発させ，２７０℃，２ｍｉｎのキュア
によりポリイミドペーストを完全に硬化させた。（な
お，ポリイミドペーストのキュア方法は，新日鉄化学
（株）製のポリイミド系カバーコートインク技術資料に
基づいて行った）次に，図２(c) に示すように，ダイパ
ッドレスリードフレームのグランドピン１０とグランド
プレーン７の電極パッド１４とを抵抗溶接（条件：電極
材料Ｃｕ−Ｃｒ−Ｚｒ，エネルギー３．２Ｗ・Ｓ，圧力
０．４Ｋｇ）にて溶接した。
ーンの１層との２層構造のリードフレームの実施例の製
造工程を説明する断面図である。図２(a) に示すよう
に，グランドプレーン７となる金属プレーンの表面の電
極パッド１４とダイパッド１４部分以外をハーフエッチ
ングした。次に，図２(b) に示すように，図２(a) でハ
ーフエッチングした部分に，溶剤含有ポリイミドペース
ト（商品名：新日鉄化学（株）製ポリイミド系カバーコ
ートインク）をスクリーン印刷法で塗布した。この際，
ポリイミドの表面が，金属プレーン（グランドプレーン
７）の電極パッド１４の表面とフラットになるように塗
布した。その後，遠赤外炉で１３０℃，１０ｍｉｎのキ
ュアにより，溶剤成分であるＮＭＰ（Ｎ−メチル−２−
ピロドリン）を蒸発させ，２７０℃，２ｍｉｎのキュア
によりポリイミドペーストを完全に硬化させた。（な
お，ポリイミドペーストのキュア方法は，新日鉄化学
（株）製のポリイミド系カバーコートインク技術資料に
基づいて行った）次に，図２(c) に示すように，ダイパ
ッドレスリードフレームのグランドピン１０とグランド
プレーン７の電極パッド１４とを抵抗溶接（条件：電極
材料Ｃｕ−Ｃｒ−Ｚｒ，エネルギー３．２Ｗ・Ｓ，圧力
０．４Ｋｇ）にて溶接した。
【００１２】
【発明の効果】以上の説明から明らかなように，本発明
のリードフレームによれば，従来必要であった金型を一
切必要としないためにコスト低減につながり，少量多品
種の多層リードフレームについて効果がある。また，金
型を作っていた時間を短縮できるため短納期にも対応で
きる。さらに，絶縁テープを金属プレーン及びリードフ
レームに貼り合わせる工程を省くことができるのためス
ループットの向上した多層リードフレームの製造が可能
となる。
のリードフレームによれば，従来必要であった金型を一
切必要としないためにコスト低減につながり，少量多品
種の多層リードフレームについて効果がある。また，金
型を作っていた時間を短縮できるため短納期にも対応で
きる。さらに，絶縁テープを金属プレーン及びリードフ
レームに貼り合わせる工程を省くことができるのためス
ループットの向上した多層リードフレームの製造が可能
となる。
【図１】本発明の多層リードフレームの一実施例の要部
を説明する斜視図である。
を説明する斜視図である。
【図２】本発明の多層リードフレームの一実施例の製造
工程を説明する断面図である。
工程を説明する断面図である。
【図３】従来の多層リードフレームの要部の構造を説明
する断面図である。
する断面図である。
【図４】従来の多層リードフレームのでの金属プレーン
（グランド，電源）の形状を説明する斜視図である。
（グランド，電源）の形状を説明する斜視図である。
【図５】従来のリードフレームの平面図である。
【図６】従来のリードフレームを用いて製造した半導体
装置の要部を説明する概略図である。
装置の要部を説明する概略図である。
１ ダイパッド ２ インナーリード ３ アウターリード ４ 半導体素子 ５ ワイヤ ６ 絶縁テープ（ポリイミド製） ７ グランドプレーン（金属プレーン） ８ 電源プレーン（金属プレーン） ９ 信号ピン １０ グランドピン １１ 電源ピン １２ グランドピン用タブ １３ 電源ピン用タブ １４ 電極パッド １５ ダイパッド １６ 絶縁層
Claims (3)
- 【請求項１】 半導体素子を搭載する，１層の金属プレ
ーンを有する多層リードフレームの製造方法であって，
金属プレーンの電極パッド及びダイパッド部分以外をハ
ーフエッチングする工程と，上記ハーフエッチングした
部分に絶縁層を形成する工程と，上記金属プレーンの電
極パッドとリードフレームのピンとを電気的に接続する
工程を含むことを特徴とする多層リードフレームの製造
方法。 - 【請求項２】 絶縁層表面と金属プレーンの電極パッド
表面とがフラットになるように絶縁層を形成することを
特徴とする請求項１記載の多層リードフレームの製造方
法。 - 【請求項３】 半導体素子を搭載する，１層の金属プレ
ーンを有する多層リードフレームにおいて，金属プレー
ンの電極パッド及びダイパッド部分以外が凹陥部を有
し，該凹陥部には，電極パッド表面とほぼ同じ面まで絶
縁層を設け，金属プレーンの電極パッドとリードフレー
ムのピンとを電気的に接続してなることを特徴とする多
層リードフレーム。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP13244793A JPH06326227A (ja) | 1993-05-11 | 1993-05-11 | 多層リードフレームの製造方法及び構造 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP13244793A JPH06326227A (ja) | 1993-05-11 | 1993-05-11 | 多層リードフレームの製造方法及び構造 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH06326227A true JPH06326227A (ja) | 1994-11-25 |
Family
ID=15081580
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP13244793A Withdrawn JPH06326227A (ja) | 1993-05-11 | 1993-05-11 | 多層リードフレームの製造方法及び構造 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH06326227A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100280931B1 (ko) * | 1997-08-19 | 2001-02-01 | 다니구찌 이찌로오, 기타오카 다카시 | 리이드프레임과이것을사용한반도체장치및그제조방법 |
| KR100726039B1 (ko) * | 2005-11-17 | 2007-06-08 | 엘에스전선 주식회사 | 복층 리드프레임 및 이를 위한 제조방법 |
| US10923643B2 (en) | 2018-06-25 | 2021-02-16 | Nichia Corporation | Package, light emitting device, and method of manufacturing the package |
-
1993
- 1993-05-11 JP JP13244793A patent/JPH06326227A/ja not_active Withdrawn
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100280931B1 (ko) * | 1997-08-19 | 2001-02-01 | 다니구찌 이찌로오, 기타오카 다카시 | 리이드프레임과이것을사용한반도체장치및그제조방법 |
| KR100726039B1 (ko) * | 2005-11-17 | 2007-06-08 | 엘에스전선 주식회사 | 복층 리드프레임 및 이를 위한 제조방법 |
| US10923643B2 (en) | 2018-06-25 | 2021-02-16 | Nichia Corporation | Package, light emitting device, and method of manufacturing the package |
| US11581463B2 (en) | 2018-06-25 | 2023-02-14 | Nichia Corporation | Package |
| US11935995B2 (en) | 2018-06-25 | 2024-03-19 | Nichia Corporation | Light emitting device |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5444301A (en) | Semiconductor package and method for manufacturing the same | |
| US5652461A (en) | Semiconductor device with a convex heat sink | |
| KR20030007040A (ko) | 반도체 장치 및 그 제조 방법 | |
| JPH04280462A (ja) | リードフレームおよびこのリードフレームを使用した半導体装置 | |
| US6518653B1 (en) | Lead frame and semiconductor device | |
| JP2569400B2 (ja) | 樹脂封止型半導体装置の製造方法 | |
| JPH06326227A (ja) | 多層リードフレームの製造方法及び構造 | |
| JP2740977B2 (ja) | 半導体装置 | |
| JPH0817870A (ja) | 半導体装置 | |
| JP2528192B2 (ja) | 半導体装置 | |
| JPS61242051A (ja) | 半導体装置 | |
| JP3147189B2 (ja) | リードフレームおよびその製造方法 | |
| JP2972679B2 (ja) | リードフレーム並びに樹脂封止型半導体装置及びその製造方法 | |
| JPH04162469A (ja) | リードフレームの製造方法 | |
| JPH08255868A (ja) | 半導体装置およびその製造方法 | |
| JPS62226649A (ja) | ハイブリツド型半導体装置 | |
| JPH06310646A (ja) | 多層リードフレーム | |
| JPH07249708A (ja) | 半導体装置及びその実装構造 | |
| JPH0547985A (ja) | 半導体装置の製造方法 | |
| JP2883065B2 (ja) | 半導体装置 | |
| JPH04119653A (ja) | 集積回路素子 | |
| JPH05129514A (ja) | リードフレームおよびその製造方法 | |
| JPH09270435A (ja) | 半導体装置の製造方法 | |
| KR100335759B1 (ko) | 볼 그리드 어레이 반도체 패키지 및 그 제조방법 | |
| JPH06350017A (ja) | 多層リードフレームの製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20000801 |