KR100335759B1 - 볼 그리드 어레이 반도체 패키지 및 그 제조방법 - Google Patents

볼 그리드 어레이 반도체 패키지 및 그 제조방법 Download PDF

Info

Publication number
KR100335759B1
KR100335759B1 KR1020000021642A KR20000021642A KR100335759B1 KR 100335759 B1 KR100335759 B1 KR 100335759B1 KR 1020000021642 A KR1020000021642 A KR 1020000021642A KR 20000021642 A KR20000021642 A KR 20000021642A KR 100335759 B1 KR100335759 B1 KR 100335759B1
Authority
KR
South Korea
Prior art keywords
lead frame
semiconductor chip
lead
bumper
grid array
Prior art date
Application number
KR1020000021642A
Other languages
English (en)
Other versions
KR20010097509A (ko
Inventor
이상균
김성광
Original Assignee
이중구
삼성테크윈 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 이중구, 삼성테크윈 주식회사 filed Critical 이중구
Priority to KR1020000021642A priority Critical patent/KR100335759B1/ko
Publication of KR20010097509A publication Critical patent/KR20010097509A/ko
Application granted granted Critical
Publication of KR100335759B1 publication Critical patent/KR100335759B1/ko

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/48Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805Shape
    • H01L2224/4809Loop shape
    • H01L2224/48091Arched
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181Encapsulation

Landscapes

  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Lead Frames For Integrated Circuits (AREA)

Abstract

볼 그리드 어레이 반도체 패키지 및 그 제조방법을 개시한다. 개시된 발명은 반도체 칩과; 상기 반도체 칩과, 절연층을 사이에 두고 고정되는 리드프레임과; 상기 반도체 칩 또는/및 상기 리드프레임을 감싸는 성형수지층;을 포함하여 된 볼 그리드 어레이 반도체 패키지에 있어서, 상기 리드프레임은 상, 하 양면이 하프에칭되어 그 상면은 상기 반도체 칩과 빔 본딩되는 리드부가 형성되고, 상면 중앙부에는 소정깊이 침강된 패드부가 형성되며, 그 하면은 상기 성형수지층으로 노출되는 도전범퍼부와 전열범퍼부가 형성되는 것을 특징으로 한다.

Description

볼 그리드 어레이 반도체 패키지 및 그 제조방법{BGA package and manufacturing method thereof}
본 발명은 볼 그리드 어레이 반도체 패키지 및 그 제조방법에 관한 것으로서, 특히 초박형으로 제작이 가능한 볼 그리드 어레이 반도체 패키지및 그 제조방법에 관한 것이다.
통상적으로 반도체 패키지는 리드프레임의 구조와 패키지 내에서 반도체 칩과 리드프레임이 상호 접속하는 방식에 따라 반도체 칩 온 보드 패키지(COB/chip on board package), 리드 온 반도체 칩 패키지(LOC/lead on chip package), 반도체 칩 온 리드 패키지(COL/chip on lead package), 볼 그리드 어레이 패키지(BGA/ball grid array package)등의 다양한 형태가 있다.
상술한 다양한 패키지 타입에서 리드 온 반도체 칩(LOC) 패키지나 반도체 칩 온 리드(COL) 패키지에는 리드프레임에 패드가 구비되지 아니하며, 인너 리드부가 반도체 칩의 상부 또는 하부 표면에 부착된다.
볼 그리드 어레이 반도체 패키지의 경우도 마찬가지로 리드프레임에 패드가 구비되지 아니하며, 반도체 칩은 인너 리드부의 단부에 부착됨으로써 유지되고, 리드부의 이면에는 범퍼(bump)가 설치된다.
상술한 예와 같이 패드를 제거한 구조의 리드프레임을 제공하면 패키지의 두께가 얇아지고 리드프레임의 부피가 작아질 수 있다. 따라서 이와 같이 반도체 패키지의 제조 기술은 패키지의 두께를 보다 얇게 만들기 위한 방향으로 발전되고 있다.
도 1에는 볼 그리드 어레이 반도체 패키지의 단면이 개략적으로 도시되어 있다.
도면을 참조하면, 일반적인 볼 그리드 어레이 반도체 패키지에 있어서 상기 패키지에 포함되는 리드프레임(14)에는 인너 리드부(14b)와 아우터 리드부(14a)로 구분 될 수 있는 리드부(14)가 형성되며, 반도체 칩(11)이 이 인너 리드부(14b)위에 설치된다. 그리고 골드 와이어(13)가 반도체 칩(11)의 전극단자(미도시)와 리드프레임(14)의 인너 리드부(14b)를 각각 연결하도록 설치된다. 또한 다수의 리드부(14) 각각은 다수의 범퍼(17)가 각각 대응되어 전기적으로 통전되도록 설치된다. 이때 상기 범퍼(17)의 상면은 도시된 바와 같이 상기 리드부(14)에 접속되고, 그 저면은 성형수지층(15)으로부터 외부로 노출되도록 설치된다.
이와 같이 형성된 볼 그리드 어레이 반도체 패키지를 인쇄 회로 기판(미도시)에 실장시, 솔더볼(16)을 범퍼(17)와 기판사이에 개재시킨 다음 솔더볼(16)에 클래드된 외피를 용융시킴으로써 접합이 이루어지도록 한다.
도 2에는 도 1의 Ⅱ-Ⅱ선을 따라 절단하여 본 단면이 도시되어 있다.
도면을 참조하면, 반도체 칩(11)의 양측에는 점선으로 표시된 각각 범퍼(17)와 상기 범퍼(17)에 접속되는 솔더볼(16)들이 다수의 리드부(14)에 부착된 것이 나타나 있다.
도시된 바와 같이 상기 리드부(14)에 부착되는 각각의 범퍼(17)는 그 위치가 인접한 리드부(14)들 사이에서 서로 다르다.
위와 같이 인접한 리드부(14)들 사이에서 범퍼(17)를 교차배열하는 것은 볼 그리드 어레이 반도체 패키지를 인쇄 회로 기판에 실장하는 과정을 용이하게 하기 위한 것이다.
왜냐하면, 제한된 면적 내에서 리드부(14)의 수가 많아지게 되면 그에 대응하여 인쇄 회로 기판에 설치되는 접속 단자의 수도 증가하게 된다. 그러나 실제에 있어서는 리드부(14)의 폭을 좁게 형성하는 것보다, 기판 평면에서 반도체 패키지가 실장 되는 좁은 면적 내에 접속 단자를 형성하는 것이 난점이 많다. 따라서 인접한 리드부(14)에서 범퍼(17)의 위치를 서로 상이하게 설정한다.
그러나 상술한 종래 기술에 의한 볼 그리드 어레이 반도체 패키지는 리드프레임(14)과 그 위에 탑재되는 반도체 칩(11), 범퍼(17), 성형수지층(15) 등의 두께로 인하여 전체적인 두께(L1)가 두꺼워져 경박단소화가 힘든 문제점이 있다.
본 발명은 위와 같은 문제점을 해결하기 위하여 안출된 것으로서, 본 발명의 목적은 초박형이 가능한 볼 그리드 어레이 반도체 패키지 및 그 제조방법을 제공하는 것이다.
도 1은 종래 기술에 따른 볼 그리드 어레이 반도체 패키지의 개략적인 단면도.
도 2는 도 1의 Ⅱ-Ⅱ선을 따라 절단하여 본 개략적인 단면도.
도 3은 본 발명의 일 실시예에 따른 볼 그리드 어레이 반도체 패키지의 개략적인 단면도.
도 4는 본 발명의 제조방법에 따른 플로우챠트.
<도면의 주요부분에 대한 부호의 설명〉
11, 31...반도체 칩 15, 35...성형수지층
13...골드 와이어 14, 34...리드프레임
14a...아우터 리드부 14b...인너 리드부
16, 26...솔더볼 17....범퍼
34b...도전범퍼부 34c...전열범퍼부
상기 목적을 달성하기 위하여, 본 발명의 볼 그리드 어레이 반도체 패키지 및 그 제조방법에 따르면, 반도체 칩과; 상기 반도체 칩과, 절연층을 사이에 두고 고정되는 리드프레임과; 상기 반도체 칩 또는/및 상기 리드프레임을 감싸는 성형수지층;을 포함하여 된 볼 그리드 어레이 반도체 패키지에 있어서, 상기 리드프레임은 상, 하 양면이 하프에칭되어 그 상면은 상기 반도체 칩과 빔 본딩되는 리드부가 형성되고, 상면 중앙부에는 소정깊이 침강된 패드부가 형성되며, 그 하면은 상기 성형수지층으로 노출되는 도전범퍼부와 전열범퍼부가 형성되는 것을 특징으로 한다.
본 발명의 과제에 따르면, 리드프레임 소재의 상, 하 양면을 소정의 깊이로 하프에칭시켜 그 상면은 반도체 칩과 빔 본딩되는 것으로 아우터 리드부를 갖는 리드부를 형성시키고, 상면 중앙부에는 소정깊이 침강된 패드부를 형성시키며, 그 하면은 성형수지층으로 노출되는 도전범퍼부와 전열범퍼부를 형성시키는 단계, 상기 패드부에 필름이나 액상수지를 코팅하여 절연층을 형성시키는 단계, 그리고 상기 리드프레임에 팔라듐도금을 실시하는 단계, 리드프레임에 반도체 칩을 부착시키고, 상기 반도체 칩의 전극단자와 리드부를 빔 본딩시키는 단계, 몰딩을 실시하여 봉지하는 단계, 아우터 리드부를 트리밍하는 단계 및 상기 도전범퍼부에 솔더볼을 부착시키는 단계가 제공된다.
본 발명의 과제에 따르면, 상기 리드부와 각 범퍼부를 형성시키는 단계는 전해 석출되어 형성되는 단계를 더 포함하는 것이 바람직하다.
이하 본 발명을 첨부된 도면에 도시된 일 실시예를 참고로 보다 상세히 설명하기로 한다.
도 3에는 본 발명의 바람직한 일 실시예에 따른 볼 그리드 어레이 반도체 패키지가 도시되어 있다.
도면을 참조하면, 본 발명의 바람직한 일 실시예에 따른 볼 그리드 어레이 반도체 패키지는 반도체 칩(31)과; 상기 반도체 칩(31)이 탑재되는 리드프레임(34)을 포함한다.
상기 리드프레임(34)의 소재는 구리합금(COPPER ALLOY) 계통으로 고강도 및고전도도의 특성을 지니며 그 두께는 0.05~0.1mm 정도의 박형 소재인 것이 바람직하다.
도시된 바와 같이, 상기 반도체 칩(31)에는 다수의 전극단자(31a)가 마련되어 후술하는 상기 리드프레임(34)의 리드부(34a)와 빔 본딩되어 있다.
상기 리드프레임(34)은 상, 하 양면이 하프에칭(half etching)되어 그 상면은 상기 반도체 칩(31)과 리드부(34a)가 리드프레임(34)과 일체로 형성되고, 상면 중앙부에는 소정깊이 침강된 패드부(34d)가 리드프레임(34)과 일체로 형성된다.
또한 상기 리드프레임(34)의 하면은 상기 성형수지층(35)으로 노출되는 것으로, 상기 리드프레임(34)의 다수의 리드부(34a)와 외부회로와의 전기적 연결을 위하여 도전범퍼부(34b)가 하프에칭으로 리드프레임(34)과 일체로 형성되어 설치된다.
그리고 상기 도전범퍼부(34b)에 인근하여, 반도체 칩(31)의 열을 전열 받아 외부로 배출시키는 전열범퍼부(34c)가 하프에칭으로 리드프레임(34)과 일체로 형성된다.
이렇게 하프에칭된 리드프레임(34)은 부식을 방지하기 위하여 전면 도금처리를 하며, 이러한 도금은 팔라듐도금처리가 바람직하고 그 두께는 신뢰성 조건에 따라 달라질 수 있다.
상기 리드프레임(34)은 상기 반도체 칩(31)과 절연층(36)을 사이에 두고 고정되어 상기 반도체 칩(31) 또는/및 상기 리드프레임(34)은 성형수지층(35)으로 봉지(encapsulation)되어 있다. 상기 절연층(36)은 액상의 절연물로써 형성되는 것이바람직하다. 그리고 봉지용으로 사용되는 성형수지층(35)은 열 경화성의 폴리이미드수지나 에폭시수지 등의 절연성 액상수지로서 형성되는 것이 바람직하다.
한편, 상기 도전범퍼부(34b)와 전열범퍼부(34c)는 성형수지층(35)의 외부방향으로 일 측면이 노출되도록 성형수지층(35)으로써 몰딩된다.
이와 같이 봉지된 본 발명의 일 실시예에 따른 볼 그리드 어레이 패키지는 하단의 범퍼부(34b)에 솔더볼(26)을 부착시켜 회로 기판(미도시)에 장착된다.
이러한 하프에칭에 의한 일체형의 리드프레임(34) 구조는 본 발명의 특징부로써 상기 리드프레임(34)의 상, 하 양면에 리드프레임(34)의 일정 부분을 하프에칭하므로써 전체적인 두께(L2)를 대폭 줄일 수 있게 된다.
상술한 바와 같은 본 발명의 일 실시예에 따른 볼 그리드 어레이 패키지를 만들기 위한 기술로서 소재의 에칭 깊이를 정밀하게 제어하는 하프에칭 기술, 리드프레임 전면도금 기술 등의 고난도의 정밀한 리드프레임 제작기술이 요구되며 본 발명의 특징부인 리드프레임(34)은 기존의 리드프레임(34) 기술과 장비를 응용하여 만들 수 있으므로 신규투자비가 거의 들지 않는다.
도 4에는 본 발명의 과제에 따른 볼 그리드 어레이 반도체 패키지의 제조방법이 플로우 챠트로서 도시되어 있다.
플로우 챠트를 참조하면, 먼저 리드프레임 소재의 상, 하 양면을 소정의 깊이로 하프에칭시켜 그 상면은 반도체 칩과 빔 본딩되는 것으로 아우터 리드부를 갖는 리드부를 형성시키고, 상면 중앙부에는 소정깊이 침강된 패드부를 형성시키며, 그 하면은 상기 성형수지층으로 노출되는 도전범퍼부와 전열범퍼부를형성시킨다.(S41)
여기서 상기 리드부는 인너 리드부와 아우터 리드부로 구별될 수 있다. 상기 인너리드부의 일부는 패드부의 역할을 한다.
이후 상기 리드프레임 중앙의 패드부에 필름이나 액상수지를 코팅하여 절연층을 형성시킨다. 상기 절연체로 사용되는 액상수지의 경우, 열 경화성수지로 폴리이미드나 에폭시수지 등을 디스펜싱으로 코팅하여 인슐레이션을 형성한다.(S42) 그리고 상기 리드프레임에 팔라듐도금을 실시하며, 도금두께는 신뢰성 조건에 따라 달라질 수 있다.(S43) 이후 다이패드부에, 절연층을 사이에 두고 반도체 칩을 부착시키고 상기 반도체 칩과 상기 리드부를 빔 본딩시킨다.(S44) 그리고 디스펜서에서 몰딩액을 디스펜싱하여 몰딩한다.(S45) 여기서 상기 패드부는 각 범퍼부와 일체로 형성되어 있고, 상기 각 범퍼부는 성형수지층외부로 노출되어 있으므로 방열이 가능하다. 이후 그 다음 단계로 아우터 리드부를 트리밍한다.(S46)
그리고 상기 범퍼부에 SN/PB 등의 솔더볼을 부착시켜 외부단자와 연결시킨다.(S47)
그리고 본 발명의 볼 그리드 어레이 반도체 패키지의 제조방법은 상기 리드부와 범퍼부가 전해 석출되어 형성되는 단계를 더 포함하는 것이 바람직하다.
본 발명에 따른 볼 그리드 어레이 반도체 패키지 및 그 제조방법은 다음과 같은 효과를 갖는다.
첫째; 하프에칭된 리드프레임을 이용하여 리드부와 반도체 칩 사이의 공간을확보하여 반도체 패키지를 초박형으로 제작이 가능하다.
둘째; 본 반도체 패키지 제조시 리드프레임 설비와 마이크로 볼 그리드 어레이 전용설비를 활용할 수 있다.
셋째; 리드부의 길이가 짧아 전기적 특성이 우수하다.
넷째; 각 범퍼부간의 피치가 협소하여 실장도가 우수하다.
다섯째; 열적특성이 우수하다.
여섯째; 패키지 사이즈가 초박형으로 휴대폰, 호출기 등 휴대용 무선기기에 확대적용이 가능하다.
본 발명은 첨부된 도면에 도시된 일 실시예를 참고로 설명되었으나 이는 예지적인 것에 불과하며, 당해 기술 분야에서 통상의 지식을 가진 자라면 이로부터 다양한 변형 및 균등한 타 실시예가 가능하다는 점을 이해할 수 있을 것이다. 따라서 본 발명의 진정한 보호 범위는 첨부된 청구 범위에 의해서만 정해져야 할 것이다.

Claims (4)

  1. 반도체 칩과; 상기 반도체 칩과, 절연층을 사이에 두고 고정되는 리드프레임과; 상기 반도체 칩 또는/및 상기 리드프레임을 감싸는 성형수지층;을 포함하여 된 볼 그리드 어레이 반도체 패키지에 있어서,
    상기 리드프레임은 상, 하 양면이 하프에칭되어 그 상면은 상기 반도체 칩과 빔 본딩되는 리드부가 형성되고, 상면 중앙부에는 소정깊이 침강된 패드부가 형성되며, 그 하면은 상기 성형수지층으로 노출되는 도전범퍼부와 전열범퍼부가 형성되는 것을 특징으로 하는 볼 그리드 어레이 반도체 패키지.
  2. 리드프레임 소재의 상, 하 양면을 소정의 깊이로 하프에칭시켜 그 상면은 반도체 칩과 빔 본딩되는 것으로 아우터 리드부를 갖는 리드부를 형성시키고, 상면 중앙부에는 소정깊이 침강된 패드부를 형성시키며, 그 하면은 성형수지층으로 노출되는 도전범퍼부와 전열범퍼부를 형성시키는 단계(S41),
    상기 패드부에 필름이나 액상수지를 코팅하여 절연층을 형성시키는 단계(S42),
    그리고 상기 리드프레임에 팔라듐도금을 실시하는 단계(S43),
    리드프레임에 반도체 칩을 부착시키고, 상기 반도체 칩의 전극단자와 리드부를 빔 본딩시키는 단계(S44),
    몰딩을 실시하여 봉지하는 단계(S45),
    아우터 리드부를 트리밍하는 단계(S46) 및
    상기 도전범퍼부에 솔더볼을 부착시키는 단계(S47)를 포함하는 것을 특징으로 하는 볼 그리드 어레이 반도체 패키지 제조방법.
  3. 제2항에 있어서,
    상기 리드부와 각 범퍼부를 형성시키는 단계(S41)는 전해 석출되어 형성되는 단계를 더 포함하는 것을 특징으로 하는 볼 그리드 어레이 반도체 패키지 제조방법.
  4. 제2항에 있어서,
    상기 리드부와 각 범퍼부를 형성시키는 단계(S41)는 스크린전사법으로 형성되는 단계를 더 포함하는 것을 특징으로 하는 볼 그리드 어레이 반도체 패키지 제조방법.
KR1020000021642A 2000-04-24 2000-04-24 볼 그리드 어레이 반도체 패키지 및 그 제조방법 KR100335759B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020000021642A KR100335759B1 (ko) 2000-04-24 2000-04-24 볼 그리드 어레이 반도체 패키지 및 그 제조방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020000021642A KR100335759B1 (ko) 2000-04-24 2000-04-24 볼 그리드 어레이 반도체 패키지 및 그 제조방법

Publications (2)

Publication Number Publication Date
KR20010097509A KR20010097509A (ko) 2001-11-08
KR100335759B1 true KR100335759B1 (ko) 2002-05-09

Family

ID=19666515

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020000021642A KR100335759B1 (ko) 2000-04-24 2000-04-24 볼 그리드 어레이 반도체 패키지 및 그 제조방법

Country Status (1)

Country Link
KR (1) KR100335759B1 (ko)

Also Published As

Publication number Publication date
KR20010097509A (ko) 2001-11-08

Similar Documents

Publication Publication Date Title
US6387732B1 (en) Methods of attaching a semiconductor chip to a leadframe with a footprint of about the same size as the chip and packages formed thereby
US5596231A (en) High power dissipation plastic encapsulated package for integrated circuit die
KR100294719B1 (ko) 수지밀봉형 반도체장치 및 그 제조방법, 리드프레임
US5953589A (en) Ball grid array semiconductor package with solder balls fused on printed circuit board and method for fabricating the same
US7285855B2 (en) Packaged device and method of forming same
US6084310A (en) Semiconductor device, lead frame, and lead bonding
US7374969B2 (en) Semiconductor package with conductive molding compound and manufacturing method thereof
US8981575B2 (en) Semiconductor package structure
KR101604154B1 (ko) 리드 프레임 기판과 그 제조 방법 및 반도체 장치
KR0144164B1 (ko) 엘오씨 반도체 패키지 및 반도체 장치를 패키징하는 방법
US20080308951A1 (en) Semiconductor package and fabrication method thereof
US7015591B2 (en) Exposed pad module integrating a passive device therein
US6201294B1 (en) Ball grid array semiconductor package comprised of two lead frames
JP2915282B2 (ja) プラスチックモールドした集積回路パッケージ
US20010026014A1 (en) Semiconductor device
JP3912445B2 (ja) 半導体装置
JP3529915B2 (ja) リードフレーム部材及びその製造方法
KR100335759B1 (ko) 볼 그리드 어레이 반도체 패키지 및 그 제조방법
JPH0917910A (ja) 半導体装置及びその製造方法、検査方法、実装基板
KR100726762B1 (ko) 반도체 리드프레임과 이를 채용한 반도체 패키지
US20010001069A1 (en) Metal stud array packaging
US6396132B1 (en) Semiconductor device with improved interconnections between the chip and the terminals, and process for its manufacture
KR100212392B1 (ko) 반도체 패키지
KR19980083259A (ko) 칩 싸이즈 반도체 패키지의 구조 및 그 제조 방법
KR100195511B1 (ko) 리드 프레임을 이용한 볼 그리드 어레이 패키지

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130403

Year of fee payment: 12

FPAY Annual fee payment

Payment date: 20140326

Year of fee payment: 13

FPAY Annual fee payment

Payment date: 20160401

Year of fee payment: 15

FPAY Annual fee payment

Payment date: 20190325

Year of fee payment: 18