JPH06311346A - 画像処理装置 - Google Patents

Abstract

(57)【要約】 【目的】 画像データの拡大処理の際に発生する量子化
誤差に伴ったジャグを、簡単な回路構成にて、目立たな
くできる画像処理装置を提供する。 【構成】 ５段構成のシフトレジスタ２〜６からそれぞ
れ出力される主走査方向の隣合った５個の画素データに
所定の乗数を乗算し、各画素データにおける乗算結果を
加算するための演算回路７を備え、画像データの拡大処
理を行う場合に、演算回路７での演算結果をこれらの画
素データの中央の画素データとしてセレクタ８にて選択
して出力する。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、ディジタル複写機等の
画像処理装置に関し、特に原稿の拡大・縮小処理を施す
画像処理装置に関するものである。

【０００２】

【従来の技術】原稿情報を受光素子にて読み取り、読み
取ったデータを画像として再生する画像処理装置におい
て、その原稿情報を拡大，縮小して再生する場合、主走
査方向の倍率変換はディジタル信号処理にて行い、副走
査方向の倍率変換は原稿走査速度を変化させて行ってい
る。以下、主走査方向の倍率変換の従来例について説明
する。

【０００３】ディジタル信号処理による主走査方向の倍
率変換では、画像データの追加により拡大処理を行い、
画像データの間引きにより縮小処理を行うことが一般的
である。例えば、図３（ａ）に示すように２倍に拡大す
る場合、光学素子を内蔵したスキャナにて読み込んだ原
稿の画像データをそのままラインメメモリ（またはＦＩ
ＦＯ）に書き込み、読み出し時には同じ画像データを２
度ずつ重複して読み出すことにより、２倍拡大を実現す
る。一方、図３（ｂ）に示すように１／２倍に縮小する
場合、スキャナにて読み込んだ画像データを１つおきに
ラインメメモリ（またはＦＩＦＯ）に書き込み、そのま
ま画像データを読み出すことにより、１／２倍縮小を実
現する。

【０００４】ところで、ディジタル複写機等の画像処理
装置にあっては、任意の倍率にて拡大・縮小処理を行え
る場合が多いが、このような場合、画像データの追加，
間引きの方法は、特開昭62−157469号公報（H 04 N 1/3
93）に開示されているように、変換倍率に応じて画像デ
ータの追加，間引きのパターンを格納したＲＯＭにより
実現する方法、特開昭61−139163号公報（H 04 N 1/393
G 06 F 3/14 G 06F 15/62 G 09 G 1/00 G 09 G 1/
16)に開示されているように、画像データの追加，間引
きのアルゴリズムを演算回路にて求めることにより実現
する方法等が知られている。

【０００５】しかしながら、前述の方法にて拡大処理を
行う場合においても、例えば、図４に示すような輪郭部
の画素データに対して、図５のように４倍に拡大したと
き、追加する画素データを４個の同じ画素データの繰り
返しにすると、ジャグ（輪郭部のギザギザ）が目立つよ
うになる。これは、スキャナから読み込んだ画像データ
はアナログ画像信号を量子化したものであるので、上述
のように同じ画素データを繰り返して拡大すると、図５
のハッチング部に示す量子化誤差が拡大されることが原
因である。このようなジャグを防止するための方法とし
て、図６に示すように、隣合う複数の画素間に直線補間
を施してハッチング部に示す量子化誤差を減少する方法
が公知である。

【０００６】

【発明が解決しようとする課題】ところが、このような
直線補間を施す方法では、補間演算用の回路が組み込ま
れるので、画像処理装置全体の回路構成が複雑で大嵩と
なるという問題点がある。

【０００７】本発明は斯かる事情に鑑みてなされたもの
であり、画像データの拡大処理の際に発生する量子化誤
差に伴ったジャグを、簡単な回路構成にて、目立たなく
するとができる画像処理装置を提供することを目的とす
る。

【０００８】

【課題を解決するための手段】本発明に係る画像処理装
置は、原稿に対する主走査方向の倍率変換をディジタル
信号処理にて行い、副走査方向の倍率変換を原稿走査速
度の変更にて行う画像処理装置において、主走査方向の
拡大の際に、主走査方向に隣合う複数の画素の画素デー
タに対して所定の乗数演算を施す手段と、前記複数の各
画素における乗数演算結果の和をこれらの画素の中央の
画素データとして出力する手段とを備えることを特徴と
する。

【０００９】

【作用】本発明では、主走査方向に画像を拡大する際
に、主走査方向に隣合った連続する複数の画素データに
それぞれ所定の乗数を乗算し、各画素データにおける乗
算結果を加算し、その加算結果をこれらの画素データの
中央の画素データとする。本発明では、このような演算
処理により、拡大時の量子化誤差を低減して、ジャグが
目立たない画像データを出力する。

【００１０】

【実施例】以下、本発明をその実施例を示す図面に基づ
いて具体的に説明する。

【００１１】図１は、本発明の画像処理装置の特徴部分
である拡大・縮小処理部の構成を示すブロック図であ
る。本実施例の画像処理装置は、主走査方向の倍率変換
をディジタル信号処理にて行い、副走査方向の倍率変換
を原稿走査速度の変更にて行うものであり、その変換倍
率は、主走査方向，副走査方向それぞれ独立的に１／４
〜４倍（25〜400 ％）までに任意に設定できるとする。

【００１２】図１において、１はラインメモリ（または
ＦＩＦＯ）にて構成され、画像データが書き込まれる拡
大・縮小回路、２〜６は直列に配置された５段のシフト
レジスタである。拡大・縮小回路１は、書き込まれた画
像データを読み出して１画素データ毎に最上流側のシフ
トレジスタ２に出力するとともに、書き込まれた画像デ
ータをセレクタ８へ出力する。各シフトレジスタ２，
３，４，５は、拡大・縮小回路１からの読み出しパルス
に同期して、画素データを下流側の各シフトレジスタ
３，４，５，６と演算回路７とに出力する。なお、最下
流側のシフトレジスタ６は画素データを、上記読み出し
パルスに同期して演算回路７に出力する。

【００１３】演算回路７は、各シフトレジスタ２〜６か
らの各画素データに所定の乗数（重み付け定数）を乗算
し、それらの乗算結果を加算して加算結果をセレクタ８
へ出力する。セレクタ８は、ＣＰＵ10にて設定された倍
率の大きさに応じて、拡大・縮小回路１の出力または演
算回路７の出力を選択し、選択した画像データを２値化
回路９へ出力する。２値化回路９は、入力された画像デ
ータに対して２値化処理，中間値処理等を行って、処理
後の画像データを出力する。なお、ＣＰＵ10は、本実施
例の画像処理装置の全体の動作を制御する。

【００１４】次に、動作について説明する。スキャナに
て読み込まれた多値画像データは、スキャナの光源ム
ラ，受光素子の画素間の感度ムラ等を均一化するシェー
ディング補正回路（図示せず）、原稿の反射光強度を濃
度値へ変換したり濃度の調整を行うガンマ補正回路（図
示せず）等を経て、図１の拡大・縮小回路１に入力され
る。拡大・縮小回路１では、例えば２倍に拡大する場合
には、スキャナから読み込まれた画像データがそのまま
ラインメモリ（またはＦＩＦＯ）に書き込まれ、同じ画
像データが２度ずつ読み出される。一方、例えば１／２
倍に縮小する場合には、スキャナから読み込まれた画像
データが１つおきにラインメモリ（またはＦＩＦＯ）に
書き込まれ、そのまま読み出される。以上のようしに
て、拡大・縮小回路１に入力された画像データは、所望
の倍率に拡大，縮小される。

【００１５】拡大・縮小回路１から画像データがシフト
レジスタ２，セレクタ８へ出力される。５段構成をなす
シフトレジスタ２〜６では、拡大・縮小回路１からの読
み出しクロックパルスに同期して、画像データが１画素
データずつシフトされ、各シフトレジスタ２〜６から演
算回路７へ画素データが出力される。演算回路７では、
各シフトレジスタ２，３，４，５，６からの画素データ
をそれぞれＰ（ｊ＋２），Ｐ（ｊ＋１），Ｐ（ｊ），Ｐ
（ｊ−１），Ｐ（ｊ−２）とした場合に、これらの画素
データを用いて以下の（１）式による演算を施してＰ０
（ｊ）を得る。 Ｐ０（ｊ）＝１／８・Ｐ（ｊ＋２）＋１／８・Ｐ（ｊ＋１）＋１／２・Ｐ（ｊ） ＋１／８・Ｐ（ｊ−１）＋１／８・Ｐ（ｊ−２） …（１）

【００１６】上記（１）式のようにして得られた画像デ
ータはセレクタ８へ出力される。セレクタ８には、設定
された倍率を示す情報がＣＰＵ10から入力される。そし
て、セレクタ８では、倍率が25〜199 ％である場合には
拡大・縮小回路１からの入力（画像データ）が選択さ
れ、倍率が200 〜400 ％である場合には演算回路７から
の入力（画像データ）が選択され、選択された画像デー
タは２値化回路９へ出力される。つまり、拡大・縮小回
路１から読み出された画像データは、倍率が200〜400
％では上記演算を行う回路系を通り、これ以外の倍率の
場合にはそのまま、２値化回路９へ出力される。２値化
回路９では、文字原稿の場合には単純２値化処理が行わ
れ、写真等の中間調が多い原稿の場合にはディザ，誤差
拡散法等の中間調処理が行われる。

【００１７】図２は、400 ％の拡大処理において、輪郭
部に上記（１）式の演算処理を行った場合の例を示す。
図５（従来例）と比較すると、同一の画素データの繰り
返しにて拡大処理を行う従来例に比べて、本発明例では
量子化誤差が低減されていることは明白である。この結
果、400 ％の拡大処理を行って出力した輪郭部にはジャ
グが目立たなくなる。

【００１８】なお、本実施例では主走査方向の連続する
５個の画素データの演算にて中央の画素データを演算す
ることとしているが、使用する画素データの数は５に限
定されるものではない。また、上記（１）式における各
画素データへの乗数（重み付け定数）は一例であり、こ
れらに限定されないことは勿論である。

【００１９】また、演算を行う場合の拡大倍率を200 〜
400 倍に設定した場合について説明したが、これは例示
であり、他の倍率範囲であってもよい。更に、１ドット
で多階調画像を印刷できるプリンタにおいては多値画像
データのままで出力してよいので、このようなプリンタ
では２値化回路９を特に必要とはしない。

【００２０】

【発明の効果】以上のように、本発明の画像処理装置で
は、画像データの拡大処理を行う場合に、主走査方向に
隣合った連続する複数の画素データに所定の演算を施し
てその演算結果をこれらの画素データの中央の画素デー
タとするようにしたので、簡単な回路構成にて、ジャグ
が目立たない良好な出力画像データを得ることができ
る。

【図面の簡単な説明】

【図１】本発明の画像処理装置における拡大・縮小処理
部の構成を示すブロック図である。

【図２】本発明の画像処理装置により４倍拡大を行った
場合の信号レベルを示す図である。

【図３】一般的な拡大・縮小処理の原理を示す模式図で
ある。

【図４】輪郭部における画素データの信号レベルを示す
図である。

【図５】従来例において同じ画素データの繰り返しによ
って４倍拡大を行った場合の信号レベルを示す図であ
る。

【図６】従来例において直線補間によって４倍拡大を行
った場合の信号レベルを示す図である。

【符号の説明】 １ 拡大・縮小回路 ２，３，４，５，６ シフトレジスタ ７ 演算回路 ８ セレクタ ９ ２値化回路 10 ＣＰＵ

Claims (1)

【特許請求の範囲】
1. 【請求項１】 原稿に対する主走査方向の倍率変換をデ
   ィジタル信号処理にて行い、副走査方向の倍率変換を原
   稿走査速度の変更にて行う画像処理装置において、主走
   査方向の拡大の際に、主走査方向に隣合う複数の画素の
   画素データに対して所定の乗数演算を施す手段と、前記
   複数の各画素における乗数演算結果の和をこれらの画素
   の中央の画素データとして出力する手段とを備えること
   を特徴とする画像処理装置。