JPH06311346A - Picture processor - Google Patents
Picture processorInfo
- Publication number
- JPH06311346A JPH06311346A JP5116490A JP11649093A JPH06311346A JP H06311346 A JPH06311346 A JP H06311346A JP 5116490 A JP5116490 A JP 5116490A JP 11649093 A JP11649093 A JP 11649093A JP H06311346 A JPH06311346 A JP H06311346A
- Authority
- JP
- Japan
- Prior art keywords
- data
- image data
- pixel data
- circuit
- enlargement
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000006243 chemical reaction Methods 0.000 claims description 11
- 238000013139 quantization Methods 0.000 abstract description 6
- 238000010586 diagram Methods 0.000 description 7
- 238000000034 method Methods 0.000 description 7
- 238000004364 calculation method Methods 0.000 description 3
- 238000003705 background correction Methods 0.000 description 1
- 238000009792 diffusion process Methods 0.000 description 1
- 230000003287 optical effect Effects 0.000 description 1
- 230000035945 sensitivity Effects 0.000 description 1
- 238000011144 upstream manufacturing Methods 0.000 description 1
Landscapes
- Image Processing (AREA)
- Editing Of Facsimile Originals (AREA)
Abstract
Description
【０００１】[0001]
【産業上の利用分野】本発明は、ディジタル複写機等の
画像処理装置に関し、特に原稿の拡大・縮小処理を施す
画像処理装置に関するものである。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to an image processing apparatus such as a digital copying machine, and more particularly to an image processing apparatus for enlarging / reducing an original.
【０００２】[0002]
【従来の技術】原稿情報を受光素子にて読み取り、読み
取ったデータを画像として再生する画像処理装置におい
て、その原稿情報を拡大，縮小して再生する場合、主走
査方向の倍率変換はディジタル信号処理にて行い、副走
査方向の倍率変換は原稿走査速度を変化させて行ってい
る。以下、主走査方向の倍率変換の従来例について説明
する。2. Description of the Related Art In an image processing apparatus for reading original information by a light receiving element and reproducing the read data as an image, when the original information is enlarged or reduced and reproduced, magnification conversion in the main scanning direction is digital signal processing. The magnification conversion in the sub-scanning direction is performed by changing the document scanning speed. Hereinafter, a conventional example of magnification conversion in the main scanning direction will be described.
【０００３】ディジタル信号処理による主走査方向の倍
率変換では、画像データの追加により拡大処理を行い、
画像データの間引きにより縮小処理を行うことが一般的
である。例えば、図３（ａ）に示すように２倍に拡大す
る場合、光学素子を内蔵したスキャナにて読み込んだ原
稿の画像データをそのままラインメメモリ（またはＦＩ
ＦＯ）に書き込み、読み出し時には同じ画像データを２
度ずつ重複して読み出すことにより、２倍拡大を実現す
る。一方、図３（ｂ）に示すように１／２倍に縮小する
場合、スキャナにて読み込んだ画像データを１つおきに
ラインメメモリ（またはＦＩＦＯ）に書き込み、そのま
ま画像データを読み出すことにより、１／２倍縮小を実
現する。In the magnification conversion in the main scanning direction by digital signal processing, enlargement processing is performed by adding image data,
Generally, reduction processing is performed by thinning out image data. For example, as shown in FIG. 3A, when the image is enlarged twice, the image data of the original read by a scanner having an optical element is directly stored in the line memory (or FI).
The same image data is written to and read from FO).
Double reading is realized by reading out each time redundantly. On the other hand, as shown in FIG. 3B, in the case of reducing the size to 1/2, every other image data read by the scanner is written in the line memory (or FIFO), and the image data is read out as it is to obtain 1 / 2 times reduction is realized.
【０００４】ところで、ディジタル複写機等の画像処理
装置にあっては、任意の倍率にて拡大・縮小処理を行え
る場合が多いが、このような場合、画像データの追加，
間引きの方法は、特開昭62−157469号公報（H 04 N 1/3
93）に開示されているように、変換倍率に応じて画像デ
ータの追加，間引きのパターンを格納したＲＯＭにより
実現する方法、特開昭61−139163号公報（H 04 N 1/393
G 06 F 3/14 G 06F 15/62 G 09 G 1/00 G 09 G 1/
16)に開示されているように、画像データの追加，間引
きのアルゴリズムを演算回路にて求めることにより実現
する方法等が知られている。In an image processing apparatus such as a digital copying machine, enlargement / reduction processing can be performed at an arbitrary magnification in many cases. In such a case, addition of image data,
The thinning method is described in JP-A-62-157469 (H 04 N 1/3
As disclosed in Japanese Patent Laid-Open No. 93/93, a method of realizing by a ROM in which a pattern for adding / decimating image data according to a conversion magnification is stored, JP-A-61-139163 (H 04 N 1/393).
G 06 F 3/14 G 06F 15/62 G 09 G 1/00 G 09 G 1 /
As disclosed in 16), there is known a method of realizing an algorithm for adding and thinning image data by using an arithmetic circuit.
【０００５】しかしながら、前述の方法にて拡大処理を
行う場合においても、例えば、図４に示すような輪郭部
の画素データに対して、図５のように４倍に拡大したと
き、追加する画素データを４個の同じ画素データの繰り
返しにすると、ジャグ（輪郭部のギザギザ）が目立つよ
うになる。これは、スキャナから読み込んだ画像データ
はアナログ画像信号を量子化したものであるので、上述
のように同じ画素データを繰り返して拡大すると、図５
のハッチング部に示す量子化誤差が拡大されることが原
因である。このようなジャグを防止するための方法とし
て、図６に示すように、隣合う複数の画素間に直線補間
を施してハッチング部に示す量子化誤差を減少する方法
が公知である。However, even when the enlargement processing is performed by the above-mentioned method, for example, when the pixel data of the contour portion as shown in FIG. 4 is enlarged four times as shown in FIG. When the data is made up of the same four pieces of pixel data, jagged (jagged edges of the contour) become conspicuous. This is because the image data read from the scanner is obtained by quantizing the analog image signal. Therefore, if the same pixel data is repeatedly enlarged as described above, the image data shown in FIG.
The cause is that the quantization error shown in the hatched area of is enlarged. As a method for preventing such a jag, as shown in FIG. 6, a method is known in which linear interpolation is performed between a plurality of adjacent pixels to reduce the quantization error shown in the hatched portion.
【０００６】[0006]
【発明が解決しようとする課題】ところが、このような
直線補間を施す方法では、補間演算用の回路が組み込ま
れるので、画像処理装置全体の回路構成が複雑で大嵩と
なるという問題点がある。However, in such a method for performing linear interpolation, since a circuit for interpolation calculation is incorporated, there is a problem that the circuit configuration of the entire image processing apparatus becomes complicated and bulky. .
【０００７】本発明は斯かる事情に鑑みてなされたもの
であり、画像データの拡大処理の際に発生する量子化誤
差に伴ったジャグを、簡単な回路構成にて、目立たなく
するとができる画像処理装置を提供することを目的とす
る。The present invention has been made in view of the above circumstances, and an image in which a jag caused by a quantization error that occurs during enlargement processing of image data can be made inconspicuous with a simple circuit configuration. An object is to provide a processing device.
【０００８】[0008]
【課題を解決するための手段】本発明に係る画像処理装
置は、原稿に対する主走査方向の倍率変換をディジタル
信号処理にて行い、副走査方向の倍率変換を原稿走査速
度の変更にて行う画像処理装置において、主走査方向の
拡大の際に、主走査方向に隣合う複数の画素の画素デー
タに対して所定の乗数演算を施す手段と、前記複数の各
画素における乗数演算結果の和をこれらの画素の中央の
画素データとして出力する手段とを備えることを特徴と
する。SUMMARY OF THE INVENTION An image processing apparatus according to the present invention performs image conversion on a document in the main scanning direction by digital signal processing, and image conversion in the sub-scanning direction by changing the document scanning speed. In the processing device, when enlarging in the main scanning direction, means for performing a predetermined multiplier operation on pixel data of a plurality of pixels adjacent to each other in the main scanning direction, and a sum of the multiplier operation results in each of the plurality of pixels And a means for outputting it as pixel data of the center of the pixel.
【０００９】[0009]
【作用】本発明では、主走査方向に画像を拡大する際
に、主走査方向に隣合った連続する複数の画素データに
それぞれ所定の乗数を乗算し、各画素データにおける乗
算結果を加算し、その加算結果をこれらの画素データの
中央の画素データとする。本発明では、このような演算
処理により、拡大時の量子化誤差を低減して、ジャグが
目立たない画像データを出力する。According to the present invention, when enlarging an image in the main scanning direction, a plurality of consecutive pixel data adjacent in the main scanning direction are each multiplied by a predetermined multiplier, and the multiplication results in each pixel data are added, The result of the addition is used as the central pixel data of these pixel data. According to the present invention, the quantization error at the time of enlargement is reduced by such arithmetic processing, and image data in which jugs are not noticeable is output.
【００１０】[0010]
【実施例】以下、本発明をその実施例を示す図面に基づ
いて具体的に説明する。DETAILED DESCRIPTION OF THE PREFERRED EMBODIMENTS The present invention will be specifically described below with reference to the drawings showing the embodiments.
【００１１】図１は、本発明の画像処理装置の特徴部分
である拡大・縮小処理部の構成を示すブロック図であ
る。本実施例の画像処理装置は、主走査方向の倍率変換
をディジタル信号処理にて行い、副走査方向の倍率変換
を原稿走査速度の変更にて行うものであり、その変換倍
率は、主走査方向，副走査方向それぞれ独立的に１／４
〜４倍（25〜400 ％）までに任意に設定できるとする。FIG. 1 is a block diagram showing the configuration of an enlargement / reduction processing unit which is a characteristic part of the image processing apparatus of the present invention. The image processing apparatus according to the present embodiment performs magnification conversion in the main scanning direction by digital signal processing, and magnification conversion in the sub-scanning direction by changing the document scanning speed. , 1/4 independently in the sub-scanning direction
Up to 4 times (25 to 400%) can be arbitrarily set.
【００１２】図１において、１はラインメモリ（または
ＦＩＦＯ）にて構成され、画像データが書き込まれる拡
大・縮小回路、２〜６は直列に配置された５段のシフト
レジスタである。拡大・縮小回路１は、書き込まれた画
像データを読み出して１画素データ毎に最上流側のシフ
トレジスタ２に出力するとともに、書き込まれた画像デ
ータをセレクタ８へ出力する。各シフトレジスタ２，
３，４，５は、拡大・縮小回路１からの読み出しパルス
に同期して、画素データを下流側の各シフトレジスタ
３，４，５，６と演算回路７とに出力する。なお、最下
流側のシフトレジスタ６は画素データを、上記読み出し
パルスに同期して演算回路７に出力する。In FIG. 1, reference numeral 1 is an enlarging / reducing circuit composed of a line memory (or FIFO), in which image data is written, and 2 to 6 are shift registers of five stages arranged in series. The enlarging / reducing circuit 1 reads the written image data and outputs it to the most upstream shift register 2 for each pixel data, and also outputs the written image data to the selector 8. Each shift register 2,
Reference numerals 3, 4, 5 output pixel data to the shift registers 3, 4, 5, 6 on the downstream side and the arithmetic circuit 7 in synchronization with the read pulse from the enlargement / reduction circuit 1. The shift register 6 on the most downstream side outputs the pixel data to the arithmetic circuit 7 in synchronization with the read pulse.
【００１３】演算回路７は、各シフトレジスタ２〜６か
らの各画素データに所定の乗数（重み付け定数）を乗算
し、それらの乗算結果を加算して加算結果をセレクタ８
へ出力する。セレクタ８は、ＣＰＵ10にて設定された倍
率の大きさに応じて、拡大・縮小回路１の出力または演
算回路７の出力を選択し、選択した画像データを２値化
回路９へ出力する。２値化回路９は、入力された画像デ
ータに対して２値化処理，中間値処理等を行って、処理
後の画像データを出力する。なお、ＣＰＵ10は、本実施
例の画像処理装置の全体の動作を制御する。The arithmetic circuit 7 multiplies each pixel data from each shift register 2 to 6 by a predetermined multiplier (weighting constant), adds the multiplication results and adds the addition result to the selector 8
Output to. The selector 8 selects the output of the enlargement / reduction circuit 1 or the output of the arithmetic circuit 7 according to the magnitude of the magnification set by the CPU 10, and outputs the selected image data to the binarization circuit 9. The binarization circuit 9 performs binarization processing, intermediate value processing, and the like on the input image data, and outputs the processed image data. The CPU 10 controls the overall operation of the image processing apparatus of this embodiment.
【００１４】次に、動作について説明する。スキャナに
て読み込まれた多値画像データは、スキャナの光源ム
ラ，受光素子の画素間の感度ムラ等を均一化するシェー
ディング補正回路（図示せず）、原稿の反射光強度を濃
度値へ変換したり濃度の調整を行うガンマ補正回路（図
示せず）等を経て、図１の拡大・縮小回路１に入力され
る。拡大・縮小回路１では、例えば２倍に拡大する場合
には、スキャナから読み込まれた画像データがそのまま
ラインメモリ（またはＦＩＦＯ）に書き込まれ、同じ画
像データが２度ずつ読み出される。一方、例えば１／２
倍に縮小する場合には、スキャナから読み込まれた画像
データが１つおきにラインメモリ（またはＦＩＦＯ）に
書き込まれ、そのまま読み出される。以上のようしに
て、拡大・縮小回路１に入力された画像データは、所望
の倍率に拡大，縮小される。Next, the operation will be described. The multi-valued image data read by the scanner converts shading correction circuit (not shown) that equalizes unevenness of the light source of the scanner, unevenness of sensitivity between pixels of the light receiving element, etc. into the density value of the reflected light intensity of the original. It is input to the enlargement / reduction circuit 1 of FIG. 1 via a gamma correction circuit (not shown) for adjusting the density. In the enlarging / reducing circuit 1, for example, when enlarging by a factor of 2, the image data read from the scanner is written to the line memory (or FIFO) as it is, and the same image data is read twice. On the other hand, for example, 1/2
When reducing the size twice, every other image data read from the scanner is written in the line memory (or FIFO) and read as it is. As described above, the image data input to the enlargement / reduction circuit 1 is enlarged or reduced to a desired magnification.
【００１５】拡大・縮小回路１から画像データがシフト
レジスタ２，セレクタ８へ出力される。５段構成をなす
シフトレジスタ２〜６では、拡大・縮小回路１からの読
み出しクロックパルスに同期して、画像データが１画素
データずつシフトされ、各シフトレジスタ２〜６から演
算回路７へ画素データが出力される。演算回路７では、
各シフトレジスタ２，３，４，５，６からの画素データ
をそれぞれＰ（ｊ＋２），Ｐ（ｊ＋１），Ｐ（ｊ），Ｐ
（ｊ−１），Ｐ（ｊ−２）とした場合に、これらの画素
データを用いて以下の（１）式による演算を施してＰ０
（ｊ）を得る。 Ｐ０（ｊ）＝１／８・Ｐ（ｊ＋２）＋１／８・Ｐ（ｊ＋１）＋１／２・Ｐ（ｊ） ＋１／８・Ｐ（ｊ−１）＋１／８・Ｐ（ｊ−２） …（１）Image data is output from the enlargement / reduction circuit 1 to the shift register 2 and the selector 8. In the shift registers 2 to 6 having a five-stage structure, the image data is shifted by one pixel data in synchronization with the read clock pulse from the enlargement / reduction circuit 1, and the pixel data is transferred from each shift register 2 to 6 to the arithmetic circuit 7. Is output. In the arithmetic circuit 7,
Pixel data from each shift register 2, 3, 4, 5, 6 is P (j + 2), P (j + 1), P (j), P
When (j-1) and P (j-2) are set, P0 is obtained by performing an operation according to the following expression (1) using these pixel data.
Get (j). P0 (j) = 1 / 8.P (j + 2) + 1 / 8.P (j + 1) + 1 / 2.P (j) + 1 / 8.P (j-1) + 1 / 8.P (j-2) ... (1)
【００１６】上記（１）式のようにして得られた画像デ
ータはセレクタ８へ出力される。セレクタ８には、設定
された倍率を示す情報がＣＰＵ10から入力される。そし
て、セレクタ８では、倍率が25〜199 ％である場合には
拡大・縮小回路１からの入力（画像データ）が選択さ
れ、倍率が200 〜400 ％である場合には演算回路７から
の入力（画像データ）が選択され、選択された画像デー
タは２値化回路９へ出力される。つまり、拡大・縮小回
路１から読み出された画像データは、倍率が200〜400
％では上記演算を行う回路系を通り、これ以外の倍率の
場合にはそのまま、２値化回路９へ出力される。２値化
回路９では、文字原稿の場合には単純２値化処理が行わ
れ、写真等の中間調が多い原稿の場合にはディザ，誤差
拡散法等の中間調処理が行われる。The image data obtained by the above equation (1) is output to the selector 8. Information indicating the set magnification is input to the selector 8 from the CPU 10. The selector 8 selects the input (image data) from the enlargement / reduction circuit 1 when the magnification is 25 to 199%, and the input from the arithmetic circuit 7 when the magnification is 200 to 400%. (Image data) is selected, and the selected image data is output to the binarization circuit 9. That is, the image data read from the enlargement / reduction circuit 1 has a magnification of 200 to 400.
In the case of%, it passes through the circuit system for performing the above calculation, and in the case of other magnifications, it is directly output to the binarization circuit 9. In the binarization circuit 9, simple binarization processing is performed in the case of a character original, and halftone processing such as dither and error diffusion method is performed in the case of an original having many halftones such as photographs.
【００１７】図２は、400 ％の拡大処理において、輪郭
部に上記（１）式の演算処理を行った場合の例を示す。
図５（従来例）と比較すると、同一の画素データの繰り
返しにて拡大処理を行う従来例に比べて、本発明例では
量子化誤差が低減されていることは明白である。この結
果、400 ％の拡大処理を行って出力した輪郭部にはジャ
グが目立たなくなる。FIG. 2 shows an example in which the arithmetic processing of the above formula (1) is performed on the contour portion in the enlargement processing of 400%.
As compared with FIG. 5 (conventional example), it is clear that the quantization error is reduced in the example of the present invention as compared with the conventional example in which enlargement processing is performed by repeating the same pixel data. As a result, the jug becomes inconspicuous in the contour portion which is output after the enlargement processing of 400%.
【００１８】なお、本実施例では主走査方向の連続する
５個の画素データの演算にて中央の画素データを演算す
ることとしているが、使用する画素データの数は５に限
定されるものではない。また、上記（１）式における各
画素データへの乗数（重み付け定数）は一例であり、こ
れらに限定されないことは勿論である。In this embodiment, the central pixel data is calculated by calculating the continuous five pixel data in the main scanning direction, but the number of pixel data used is not limited to five. Absent. Further, the multiplier (weighting constant) to each pixel data in the above formula (1) is an example, and it goes without saying that it is not limited to these.
【００１９】また、演算を行う場合の拡大倍率を200 〜
400 倍に設定した場合について説明したが、これは例示
であり、他の倍率範囲であってもよい。更に、１ドット
で多階調画像を印刷できるプリンタにおいては多値画像
データのままで出力してよいので、このようなプリンタ
では２値化回路９を特に必要とはしない。In addition, when the calculation is performed, the enlargement ratio is 200 to
The case where the magnification is set to 400 times has been described, but this is an example, and another magnification range may be used. Further, since a printer capable of printing a multi-tone image with one dot may output the multi-valued image data as it is, the binarization circuit 9 is not particularly required in such a printer.
【００２０】[0020]
【発明の効果】以上のように、本発明の画像処理装置で
は、画像データの拡大処理を行う場合に、主走査方向に
隣合った連続する複数の画素データに所定の演算を施し
てその演算結果をこれらの画素データの中央の画素デー
タとするようにしたので、簡単な回路構成にて、ジャグ
が目立たない良好な出力画像データを得ることができ
る。As described above, in the image processing apparatus of the present invention, when enlarging the image data, a predetermined arithmetic operation is performed on a plurality of continuous pixel data adjacent in the main scanning direction, and the arithmetic operation is performed. Since the result is set to the pixel data at the center of these pixel data, it is possible to obtain good output image data in which jugs are not noticeable with a simple circuit configuration.
【図１】本発明の画像処理装置における拡大・縮小処理
部の構成を示すブロック図である。FIG. 1 is a block diagram showing a configuration of an enlargement / reduction processing unit in an image processing apparatus of the present invention.
【図２】本発明の画像処理装置により４倍拡大を行った
場合の信号レベルを示す図である。FIG. 2 is a diagram showing a signal level when a 4-fold enlargement is performed by the image processing apparatus of the present invention.
【図３】一般的な拡大・縮小処理の原理を示す模式図で
ある。FIG. 3 is a schematic diagram showing the principle of general enlargement / reduction processing.
【図４】輪郭部における画素データの信号レベルを示す
図である。FIG. 4 is a diagram showing a signal level of pixel data in a contour portion.
【図５】従来例において同じ画素データの繰り返しによ
って４倍拡大を行った場合の信号レベルを示す図であ
る。FIG. 5 is a diagram showing a signal level in the case of performing a 4-fold enlargement by repeating the same pixel data in a conventional example.
【図６】従来例において直線補間によって４倍拡大を行
った場合の信号レベルを示す図である。FIG. 6 is a diagram showing a signal level when a 4-fold enlargement is performed by linear interpolation in a conventional example.
【符号の説明】 １ 拡大・縮小回路 ２，３，４，５，６ シフトレジスタ ７ 演算回路 ８ セレクタ ９ ２値化回路 10 ＣＰＵ[Explanation of reference numerals] 1 enlargement / reduction circuit 2, 3, 4, 5, 6 shift register 7 arithmetic circuit 8 selector 9 binarization circuit 10 CPU
Claims (1)
ィジタル信号処理にて行い、副走査方向の倍率変換を原
稿走査速度の変更にて行う画像処理装置において、主走
査方向の拡大の際に、主走査方向に隣合う複数の画素の
画素データに対して所定の乗数演算を施す手段と、前記
複数の各画素における乗数演算結果の和をこれらの画素
の中央の画素データとして出力する手段とを備えること
を特徴とする画像処理装置。1. An image processing apparatus for performing magnification conversion in the main scanning direction on a document by digital signal processing and performing magnification conversion in the sub-scanning direction by changing the document scanning speed. Means for performing a predetermined multiplier operation on pixel data of a plurality of pixels adjacent in the main scanning direction, and means for outputting the sum of the multiplier operation results of each of the plurality of pixels as pixel data in the center of these pixels. An image processing apparatus comprising:
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5116490A JPH06311346A (en) | 1993-04-19 | 1993-04-19 | Picture processor |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5116490A JPH06311346A (en) | 1993-04-19 | 1993-04-19 | Picture processor |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH06311346A true JPH06311346A (en) | 1994-11-04 |
Family
ID=14688420
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP5116490A Pending JPH06311346A (en) | 1993-04-19 | 1993-04-19 | Picture processor |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH06311346A (en) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2009110328A1 (en) | 2008-03-03 | 2009-09-11 | 三菱電機株式会社 | Image processing device and method, and image display device and method |
-
1993
- 1993-04-19 JP JP5116490A patent/JPH06311346A/en active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2009110328A1 (en) | 2008-03-03 | 2009-09-11 | 三菱電機株式会社 | Image processing device and method, and image display device and method |
| US8339421B2 (en) | 2008-03-03 | 2012-12-25 | Mitsubishi Electric Corporation | Image processing apparatus and method and image display apparatus and method |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5289293A (en) | Pixel density conversion and processing | |
| JP3710452B2 (en) | Image reading apparatus, data interpolation method, and control program | |
| JPH10334231A (en) | Halftone processing method | |
| US6728425B1 (en) | Image processing device | |
| JP3311549B2 (en) | Magnification control device for image processing device | |
| JP3859122B2 (en) | Halftone processing apparatus and halftone processing method | |
| JP2002232654A (en) | Device and method for image processing and computer readable recording medium with program for making computer perform the method recorded thereon | |
| JPH06311346A (en) | Picture processor | |
| JPH10313407A (en) | Image processing unit | |
| EP0362590B1 (en) | Facsmile system | |
| JPH07170391A (en) | Picture element density converter | |
| JP2833670B2 (en) | Pixel density conversion method | |
| JP3461247B2 (en) | Image processing apparatus and image processing method | |
| JPS58136173A (en) | Dither processor | |
| JP3742227B2 (en) | Image data binarization processing circuit and method | |
| JPH0548881A (en) | Picture varying power processing system and device | |
| JP2002290716A (en) | Image processing device | |
| JP2714141B2 (en) | Pixel density converter | |
| JP2903175B2 (en) | Image processing device | |
| JPH03292057A (en) | Picture processing circuit | |
| JPH0832798A (en) | Method and device for processing image | |
| JPH0311476A (en) | Picture element density converter | |
| JPS63132571A (en) | Image read processor | |
| JPH11275358A (en) | Device and method for processing picture | |
| JPH08186704A (en) | Magnified data generator in digital copying machine |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |