JPH06295803A - チップ型サーミスタ及びその製造方法 - Google Patents
チップ型サーミスタ及びその製造方法Info
- Publication number
- JPH06295803A JPH06295803A JP5080471A JP8047193A JPH06295803A JP H06295803 A JPH06295803 A JP H06295803A JP 5080471 A JP5080471 A JP 5080471A JP 8047193 A JP8047193 A JP 8047193A JP H06295803 A JPH06295803 A JP H06295803A
- Authority
- JP
- Japan
- Prior art keywords
- electrode
- thermistor
- element body
- inorganic
- thermistor element
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
- 238000004519 manufacturing process Methods 0.000 title claims description 14
- 238000007747 plating Methods 0.000 claims abstract description 42
- 239000000843 powder Substances 0.000 claims abstract description 19
- 238000002844 melting Methods 0.000 claims abstract description 17
- 230000008018 melting Effects 0.000 claims abstract description 17
- 229910052751 metal Inorganic materials 0.000 claims abstract description 17
- 239000002184 metal Substances 0.000 claims abstract description 17
- 229910010272 inorganic material Inorganic materials 0.000 claims description 38
- 239000011147 inorganic material Substances 0.000 claims description 38
- 238000000034 method Methods 0.000 claims description 38
- 239000011230 binding agent Substances 0.000 claims description 27
- 229910004298 SiO 2 Inorganic materials 0.000 claims description 22
- 239000011521 glass Substances 0.000 claims description 19
- 238000010304 firing Methods 0.000 claims description 13
- 239000002002 slurry Substances 0.000 claims description 12
- 239000011248 coating agent Substances 0.000 claims description 11
- 238000000576 coating method Methods 0.000 claims description 11
- 238000002156 mixing Methods 0.000 claims description 7
- 229910010413 TiO 2 Inorganic materials 0.000 claims description 6
- 239000010419 fine particle Substances 0.000 claims description 5
- 229910018072 Al 2 O 3 Inorganic materials 0.000 claims description 4
- 238000001035 drying Methods 0.000 claims description 4
- 229910044991 metal oxide Inorganic materials 0.000 claims description 4
- 150000004706 metal oxides Chemical class 0.000 claims description 4
- 238000005240 physical vapour deposition Methods 0.000 claims description 3
- 238000004080 punching Methods 0.000 claims description 2
- -1 B 2 O 3 Substances 0.000 claims 1
- 238000005476 soldering Methods 0.000 abstract description 2
- 229910000679 solder Inorganic materials 0.000 description 13
- 239000010408 film Substances 0.000 description 12
- KDLHZDBZIXYQEI-UHFFFAOYSA-N Palladium Chemical compound [Pd] KDLHZDBZIXYQEI-UHFFFAOYSA-N 0.000 description 9
- 230000015572 biosynthetic process Effects 0.000 description 9
- PXHVJJICTQNCMI-UHFFFAOYSA-N nickel Substances [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 description 9
- 229910052709 silver Inorganic materials 0.000 description 9
- 238000004544 sputter deposition Methods 0.000 description 9
- 230000000052 comparative effect Effects 0.000 description 7
- BQCADISMDOOEFD-UHFFFAOYSA-N Silver Chemical compound [Ag] BQCADISMDOOEFD-UHFFFAOYSA-N 0.000 description 6
- 238000007598 dipping method Methods 0.000 description 6
- 239000000463 material Substances 0.000 description 6
- 229910052763 palladium Inorganic materials 0.000 description 6
- 239000004332 silver Substances 0.000 description 6
- LFQSCWFLJHTTHZ-UHFFFAOYSA-N Ethanol Chemical compound CCO LFQSCWFLJHTTHZ-UHFFFAOYSA-N 0.000 description 4
- LRHPLDYGYMQRHN-UHFFFAOYSA-N N-Butanol Chemical compound CCCCO LRHPLDYGYMQRHN-UHFFFAOYSA-N 0.000 description 4
- 238000007606 doctor blade method Methods 0.000 description 4
- 239000000203 mixture Substances 0.000 description 4
- 239000010409 thin film Substances 0.000 description 4
- 239000003990 capacitor Substances 0.000 description 3
- 229910052737 gold Inorganic materials 0.000 description 3
- 229910000510 noble metal Inorganic materials 0.000 description 3
- GABQNAFEZZDSCM-RMKNXTFCSA-N Cinnamyl anthranilate Chemical compound NC1=CC=CC=C1C(=O)OC\C=C\C1=CC=CC=C1 GABQNAFEZZDSCM-RMKNXTFCSA-N 0.000 description 2
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 2
- 239000004110 Zinc silicate Substances 0.000 description 2
- 229910052782 aluminium Inorganic materials 0.000 description 2
- 239000005385 borate glass Substances 0.000 description 2
- 238000001354 calcination Methods 0.000 description 2
- 229910021446 cobalt carbonate Inorganic materials 0.000 description 2
- ZOTKGJBKKKVBJZ-UHFFFAOYSA-L cobalt(2+);carbonate Chemical compound [Co+2].[O-]C([O-])=O ZOTKGJBKKKVBJZ-UHFFFAOYSA-L 0.000 description 2
- 239000002131 composite material Substances 0.000 description 2
- 229910052802 copper Inorganic materials 0.000 description 2
- 230000003628 erosive effect Effects 0.000 description 2
- 229910052742 iron Inorganic materials 0.000 description 2
- JQJCSZOEVBFDKO-UHFFFAOYSA-N lead zinc Chemical compound [Zn].[Pb] JQJCSZOEVBFDKO-UHFFFAOYSA-N 0.000 description 2
- 229910052748 manganese Inorganic materials 0.000 description 2
- 239000011572 manganese Substances 0.000 description 2
- 229940093474 manganese carbonate Drugs 0.000 description 2
- 235000006748 manganese carbonate Nutrition 0.000 description 2
- 239000011656 manganese carbonate Substances 0.000 description 2
- 229910000016 manganese(II) carbonate Inorganic materials 0.000 description 2
- XMWCXZJXESXBBY-UHFFFAOYSA-L manganese(ii) carbonate Chemical compound [Mn+2].[O-]C([O-])=O XMWCXZJXESXBBY-UHFFFAOYSA-L 0.000 description 2
- 150000002739 metals Chemical class 0.000 description 2
- 229910052759 nickel Inorganic materials 0.000 description 2
- 229910000008 nickel(II) carbonate Inorganic materials 0.000 description 2
- ZULUUIKRFGGGTL-UHFFFAOYSA-L nickel(ii) carbonate Chemical compound [Ni+2].[O-]C([O-])=O ZULUUIKRFGGGTL-UHFFFAOYSA-L 0.000 description 2
- 229920002037 poly(vinyl butyral) polymer Polymers 0.000 description 2
- 239000011148 porous material Substances 0.000 description 2
- 238000010298 pulverizing process Methods 0.000 description 2
- 239000002904 solvent Substances 0.000 description 2
- 229910001220 stainless steel Inorganic materials 0.000 description 2
- 239000010935 stainless steel Substances 0.000 description 2
- 239000007858 starting material Substances 0.000 description 2
- 239000000126 substance Substances 0.000 description 2
- 239000000758 substrate Substances 0.000 description 2
- 239000013077 target material Substances 0.000 description 2
- BIKXLKXABVUSMH-UHFFFAOYSA-N trizinc;diborate Chemical compound [Zn+2].[Zn+2].[Zn+2].[O-]B([O-])[O-].[O-]B([O-])[O-] BIKXLKXABVUSMH-UHFFFAOYSA-N 0.000 description 2
- 238000007740 vapor deposition Methods 0.000 description 2
- 235000019352 zinc silicate Nutrition 0.000 description 2
- GEIAQOFPUVMAGM-UHFFFAOYSA-N ZrO Inorganic materials [Zr]=O GEIAQOFPUVMAGM-UHFFFAOYSA-N 0.000 description 1
- 238000005452 bending Methods 0.000 description 1
- 239000005388 borosilicate glass Substances 0.000 description 1
- 239000000919 ceramic Substances 0.000 description 1
- 238000005229 chemical vapour deposition Methods 0.000 description 1
- 230000008034 disappearance Effects 0.000 description 1
- 239000006185 dispersion Substances 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000005538 encapsulation Methods 0.000 description 1
- 239000010931 gold Substances 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 238000007733 ion plating Methods 0.000 description 1
- 239000007788 liquid Substances 0.000 description 1
- CPLXHLVBOLITMK-UHFFFAOYSA-N magnesium oxide Inorganic materials [Mg]=O CPLXHLVBOLITMK-UHFFFAOYSA-N 0.000 description 1
- SWELZOZIOHGSPA-UHFFFAOYSA-N palladium silver Chemical compound [Pd].[Ag] SWELZOZIOHGSPA-UHFFFAOYSA-N 0.000 description 1
- 239000002245 particle Substances 0.000 description 1
- 229910052697 platinum Inorganic materials 0.000 description 1
- BASFCYQUMIYNBI-UHFFFAOYSA-N platinum Substances [Pt] BASFCYQUMIYNBI-UHFFFAOYSA-N 0.000 description 1
- 238000004663 powder metallurgy Methods 0.000 description 1
- 239000010944 silver (metal) Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
- H01G4/00—Fixed capacitors; Processes of their manufacture
- H01G4/002—Details
- H01G4/018—Dielectrics
- H01G4/06—Solid dielectrics
- H01G4/08—Inorganic dielectrics
- H01G4/12—Ceramic dielectrics
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01C—RESISTORS
- H01C17/00—Apparatus or processes specially adapted for manufacturing resistors
- H01C17/28—Apparatus or processes specially adapted for manufacturing resistors adapted for applying terminals
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01C—RESISTORS
- H01C1/00—Details
- H01C1/02—Housing; Enclosing; Embedding; Filling the housing or enclosure
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01C—RESISTORS
- H01C1/00—Details
- H01C1/14—Terminals or tapping points or electrodes specially adapted for resistors; Arrangements of terminals or tapping points or electrodes on resistors
- H01C1/142—Terminals or tapping points or electrodes specially adapted for resistors; Arrangements of terminals or tapping points or electrodes on resistors the terminals or tapping points being coated on the resistive element
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Manufacturing & Machinery (AREA)
- Chemical & Material Sciences (AREA)
- Power Engineering (AREA)
- Ceramic Engineering (AREA)
- Inorganic Chemistry (AREA)
- Thermistors And Varistors (AREA)
- Details Of Resistors (AREA)
- Non-Adjustable Resistors (AREA)
- Ceramic Capacitors (AREA)
- Fixed Capacitors And Capacitor Manufacturing Machines (AREA)
Abstract
(57)【要約】
【目的】 はんだ耐熱性とはんだ付着性に優れ、外包電
極のめっき処理による抵抗値の変化がなく、信頼性が高
く、抵抗値のばらつきが小さいチップ型サーミスタを容
易にかつ安価に製造する。 【構成】 サーミスタ用のグリーンシートから打抜いた
チップ体を焼成してサーミスタ素体１０にした後、素体
１０の両端部にこの両端部を包込むように内包電極１１
を形成する。電極１１を形成した素体１０の全面に厚さ
０．１〜１０μｍの絶縁性無機物層１４を被覆し、素体
１０の両端部に金属粉末と無機結合材を含む導電性ペー
ストを内包電極より少ない包込み面積でその両端部を包
込むように塗布して無機物層の融点又は軟化点より低い
温度で焼成する。焼成によりペーストの無機結合材にペ
ーストの下地部分の無機物層の一部が反応溶融して外包
電極１６が形成される。外包電極の表面にめっき層１
８，１９が形成される。
極のめっき処理による抵抗値の変化がなく、信頼性が高
く、抵抗値のばらつきが小さいチップ型サーミスタを容
易にかつ安価に製造する。 【構成】 サーミスタ用のグリーンシートから打抜いた
チップ体を焼成してサーミスタ素体１０にした後、素体
１０の両端部にこの両端部を包込むように内包電極１１
を形成する。電極１１を形成した素体１０の全面に厚さ
０．１〜１０μｍの絶縁性無機物層１４を被覆し、素体
１０の両端部に金属粉末と無機結合材を含む導電性ペー
ストを内包電極より少ない包込み面積でその両端部を包
込むように塗布して無機物層の融点又は軟化点より低い
温度で焼成する。焼成によりペーストの無機結合材にペ
ーストの下地部分の無機物層の一部が反応溶融して外包
電極１６が形成される。外包電極の表面にめっき層１
８，１９が形成される。
Description
【０００１】
【産業上の利用分野】本発明は、各種電子機器の温度補
償用のセンサに、また表面温度測定用のセンサにそれぞ
れ適するチップ型サーミスタに関する。更に詳しくは、
プリント回路基板等に表面実装されるチップ型のＮＴＣ
サーミスタ、ＰＴＣサーミスタ等のサーミスタ及びその
製造方法に関するものである。
償用のセンサに、また表面温度測定用のセンサにそれぞ
れ適するチップ型サーミスタに関する。更に詳しくは、
プリント回路基板等に表面実装されるチップ型のＮＴＣ
サーミスタ、ＰＴＣサーミスタ等のサーミスタ及びその
製造方法に関するものである。
【０００２】
【従来の技術】従来、チップ型サーミスタは、サーミス
タ素体の両端部に銀−パラジウムを主成分とする端子電
極が焼付けられている。電極成分に銀の他にパラジウム
を含有する理由は、基板にチップ型サーミスタをはんだ
付けする際に、銀がはんだ中に溶出して消失することを
防止し、電極のはんだ耐熱性を得るためである。しか
し、パラジウムの含有量を増加すると電極のはんだ付着
性が低下して基板へのサーミスタの固着力が弱くなるた
め、パラジウムの含有量には一定の限界があった。この
ため電極のはんだ付けが高温で長時間行われる場合に
は、従来のチップ型サーミスタはなおはんだ耐熱性が不
十分であった。
タ素体の両端部に銀−パラジウムを主成分とする端子電
極が焼付けられている。電極成分に銀の他にパラジウム
を含有する理由は、基板にチップ型サーミスタをはんだ
付けする際に、銀がはんだ中に溶出して消失することを
防止し、電極のはんだ耐熱性を得るためである。しか
し、パラジウムの含有量を増加すると電極のはんだ付着
性が低下して基板へのサーミスタの固着力が弱くなるた
め、パラジウムの含有量には一定の限界があった。この
ため電極のはんだ付けが高温で長時間行われる場合に
は、従来のチップ型サーミスタはなおはんだ耐熱性が不
十分であった。
【０００３】このはんだ耐熱性とはんだ付着性を向上さ
せるために、チップ型コンデンサと同様に、焼付け電極
の表面にめっき層を設けることが考えられるが、サーミ
スタ素体はコンデンサ用のセラミック素体と異なり導電
性を有するため、このサーミスタ素体を露出したままめ
っき処理した場合、素体表面にめっきが付着してサーミ
スタの抵抗値が所期の値と異なり、しかもサーミスタ素
体がめっき液で浸食されてサーミスタの信頼性が低下す
る等の不具合を生じる。
せるために、チップ型コンデンサと同様に、焼付け電極
の表面にめっき層を設けることが考えられるが、サーミ
スタ素体はコンデンサ用のセラミック素体と異なり導電
性を有するため、このサーミスタ素体を露出したままめ
っき処理した場合、素体表面にめっきが付着してサーミ
スタの抵抗値が所期の値と異なり、しかもサーミスタ素
体がめっき液で浸食されてサーミスタの信頼性が低下す
る等の不具合を生じる。
【０００４】このめっき処理時の不具合を解消し、端子
電極の材料を広く選定し得ることを目的として、本出願
人は両端面に内包電極を形成したサーミスタ素体の全面
を絶縁性無機物層で被覆した後、このサーミスタ素体の
両端部を外包電極で包込み、更にこの外包電極の表面に
めっき層を形成したチップ型サーミスタを特許出願した
（特願平３−３５５０４８）。このサーミスタの絶縁性
無機物層は外包電極を形成するときの焼成温度より高い
融点又は軟化点を有し、外包電極の形成時にその導電性
ペーストの下地部分に相当する無機物層の一部が導電性
ペーストに含まれる無機結合材に反応溶融して外包電極
に吸収され消滅するように構成される。この外包電極に
吸収消滅させるために、無機物層は２〜１０μｍの極薄
の厚さに形成される。
電極の材料を広く選定し得ることを目的として、本出願
人は両端面に内包電極を形成したサーミスタ素体の全面
を絶縁性無機物層で被覆した後、このサーミスタ素体の
両端部を外包電極で包込み、更にこの外包電極の表面に
めっき層を形成したチップ型サーミスタを特許出願した
（特願平３−３５５０４８）。このサーミスタの絶縁性
無機物層は外包電極を形成するときの焼成温度より高い
融点又は軟化点を有し、外包電極の形成時にその導電性
ペーストの下地部分に相当する無機物層の一部が導電性
ペーストに含まれる無機結合材に反応溶融して外包電極
に吸収され消滅するように構成される。この外包電極に
吸収消滅させるために、無機物層は２〜１０μｍの極薄
の厚さに形成される。
【０００５】
【発明が解決しようとする課題】しかし、上記チップ型
サーミスタには次の問題点があった。 (a) 製造条件等のばらつきにより絶縁性無機物層の厚さ
が２μｍ未満になった場合には、外包電極を形成すると
きにサーミスタ素体の端部包込み部分の無機結合材が無
機物層と溶融して外包電極の端部包込み部分がサーミス
タ素体に直接接触し、サーミスタ素体と電気的に導通す
るため、チップ型サーミスタの抵抗値にばらつきが生じ
る。 (b) これにより絶縁性無機物層の厚さは２μｍ以上に限
定され、しかも無機物層の厚さが２μｍ以上であって
も、導電性ペーストに含まれる無機結合材の種類及び無
機物層の種類によっては、なお同様の現象がみられ、サ
ーミスタの抵抗値がばらつくことがある。
サーミスタには次の問題点があった。 (a) 製造条件等のばらつきにより絶縁性無機物層の厚さ
が２μｍ未満になった場合には、外包電極を形成すると
きにサーミスタ素体の端部包込み部分の無機結合材が無
機物層と溶融して外包電極の端部包込み部分がサーミス
タ素体に直接接触し、サーミスタ素体と電気的に導通す
るため、チップ型サーミスタの抵抗値にばらつきが生じ
る。 (b) これにより絶縁性無機物層の厚さは２μｍ以上に限
定され、しかも無機物層の厚さが２μｍ以上であって
も、導電性ペーストに含まれる無機結合材の種類及び無
機物層の種類によっては、なお同様の現象がみられ、サ
ーミスタの抵抗値がばらつくことがある。
【０００６】(c) また２μｍ厚を越える無機物層の全面
形成はこれをスパッタリングにより形成する場合には、
無機物層の形成時間が長くなりサーミスタの生産性に劣
る。 (d) 更に無機物層の厚さが適切であって外包電極の端部
包込み部分がサーミスタ素体に直接接触しない場合に
は、サーミスタ素体への内包電極の接触面積がサーミス
タの抵抗値を決定するが、この内包電極がサーミスタ素
体の両端面にのみ有するため、サーミスタ素体の寸法に
ばらつきが生じたり、内包電極形成時にその導電性ペー
ストが端面から側面に垂れ込んだ場合には、サーミスタ
の抵抗値が所期の値とずれ易い。
形成はこれをスパッタリングにより形成する場合には、
無機物層の形成時間が長くなりサーミスタの生産性に劣
る。 (d) 更に無機物層の厚さが適切であって外包電極の端部
包込み部分がサーミスタ素体に直接接触しない場合に
は、サーミスタ素体への内包電極の接触面積がサーミス
タの抵抗値を決定するが、この内包電極がサーミスタ素
体の両端面にのみ有するため、サーミスタ素体の寸法に
ばらつきが生じたり、内包電極形成時にその導電性ペー
ストが端面から側面に垂れ込んだ場合には、サーミスタ
の抵抗値が所期の値とずれ易い。
【０００７】本発明の目的は、はんだ耐熱性及びはんだ
付着性に優れ、電極のめっき処理による抵抗値の変化が
なく、信頼性の高いチップ型サーミスタを提供すること
にある。本発明の別の目的は導電性のあるサーミスタ素
体の両端部の電極にめっき処理を行っても所期の特性が
得られるチップ型サーミスタを提供することにある。
付着性に優れ、電極のめっき処理による抵抗値の変化が
なく、信頼性の高いチップ型サーミスタを提供すること
にある。本発明の別の目的は導電性のあるサーミスタ素
体の両端部の電極にめっき処理を行っても所期の特性が
得られるチップ型サーミスタを提供することにある。
【０００８】本発明の別の目的は抵抗値のばらつきが小
さく、外包電極の材料を広く選定できるチップ型サーミ
スタを提供することにある。本発明の更に別の目的は、
上記優れたチップ型サーミスタを比較的容易にかつ安価
に製造でき、量産に適するチップ型サーミスタの製造方
法を提供することにある。
さく、外包電極の材料を広く選定できるチップ型サーミ
スタを提供することにある。本発明の更に別の目的は、
上記優れたチップ型サーミスタを比較的容易にかつ安価
に製造でき、量産に適するチップ型サーミスタの製造方
法を提供することにある。
【０００９】
【問題点を解決するための手段】図１及び図２に示すよ
うに、本発明のチップ型サーミスタは、サーミスタ素体
１０と、このサーミスタ素体１０の両端部に設けられた
内包電極１１と、この内包電極１１が形成されたサーミ
スタ素体１０の全面を被覆する絶縁性無機物層１４と、
この無機物層１４を被覆したサーミスタ素体１０の両端
部に設けられた外包電極１６と、この外包電極１６の表
面に形成されためっき層１８，１９とを備える。そして
その特徴ある構成は、内包電極１１がサーミスタ素体１
０の両端部を包込むように形成され、外包電極１６が金
属粉末と無機結合材を含む導電性ペーストを内包電極１
１より少ない包込み面積でサーミスタ素体１０の両端部
を包込むように塗布して焼付けることにより形成され、
無機物層１４は厚さが０．１〜１０μｍであって、外包
電極１６を形成する時の焼成温度より高い融点又は軟化
点を有し、かつそのペーストの下地部分の無機物層の一
部が外包電極１６の形成時に無機結合材に反応溶融して
外包電極１６に吸収され消滅したことにある。
うに、本発明のチップ型サーミスタは、サーミスタ素体
１０と、このサーミスタ素体１０の両端部に設けられた
内包電極１１と、この内包電極１１が形成されたサーミ
スタ素体１０の全面を被覆する絶縁性無機物層１４と、
この無機物層１４を被覆したサーミスタ素体１０の両端
部に設けられた外包電極１６と、この外包電極１６の表
面に形成されためっき層１８，１９とを備える。そして
その特徴ある構成は、内包電極１１がサーミスタ素体１
０の両端部を包込むように形成され、外包電極１６が金
属粉末と無機結合材を含む導電性ペーストを内包電極１
１より少ない包込み面積でサーミスタ素体１０の両端部
を包込むように塗布して焼付けることにより形成され、
無機物層１４は厚さが０．１〜１０μｍであって、外包
電極１６を形成する時の焼成温度より高い融点又は軟化
点を有し、かつそのペーストの下地部分の無機物層の一
部が外包電極１６の形成時に無機結合材に反応溶融して
外包電極１６に吸収され消滅したことにある。
【００１０】図３〜図６に示すように、本発明のチップ
型サーミスタの製造方法は、金属酸化物粉末と結合材と
を混合してスラリーを調製する工程と、このスラリーを
成膜乾燥してグリーンシートを形成する工程と、このグ
リーンシートからチップ体２を打抜く工程と、このチッ
プ体２を焼成してサーミスタ素体１０にする工程と、こ
のサーミスタ素体１０の両端面にこの両端部を包込むよ
うに内包電極１１を形成する工程と、この内包電極１１
が形成されたサーミスタ素体１０の全面に厚さ０．１〜
１０μｍの絶縁性無機物層１４を被覆する工程と、この
無機物層１４を被覆したサーミスタ素体１０の両端部に
金属粉末と無機結合材３２を含む導電性ペースト３０を
内包電極１１より少ない包込み面積でその両端部を包込
むように塗布する工程と、このペースト３０を塗布した
サーミスタ素体１０を無機物層１４の融点又は軟化点よ
り低い温度で焼成し、塗布したペーストの無機結合材３
２にそのペーストの下地部分の無機物層の一部を反応溶
融させることにより消滅させて外包電極１６を形成する
工程と、この外包電極１６の表面にめっき層１８，１９
を形成する工程とを含む方法である。
型サーミスタの製造方法は、金属酸化物粉末と結合材と
を混合してスラリーを調製する工程と、このスラリーを
成膜乾燥してグリーンシートを形成する工程と、このグ
リーンシートからチップ体２を打抜く工程と、このチッ
プ体２を焼成してサーミスタ素体１０にする工程と、こ
のサーミスタ素体１０の両端面にこの両端部を包込むよ
うに内包電極１１を形成する工程と、この内包電極１１
が形成されたサーミスタ素体１０の全面に厚さ０．１〜
１０μｍの絶縁性無機物層１４を被覆する工程と、この
無機物層１４を被覆したサーミスタ素体１０の両端部に
金属粉末と無機結合材３２を含む導電性ペースト３０を
内包電極１１より少ない包込み面積でその両端部を包込
むように塗布する工程と、このペースト３０を塗布した
サーミスタ素体１０を無機物層１４の融点又は軟化点よ
り低い温度で焼成し、塗布したペーストの無機結合材３
２にそのペーストの下地部分の無機物層の一部を反応溶
融させることにより消滅させて外包電極１６を形成する
工程と、この外包電極１６の表面にめっき層１８，１９
を形成する工程とを含む方法である。
【００１１】以下、本発明を詳述する。 (a) サーミスタ素体の製造 本発明のサーミスタ素体は次の方法により作られる。先
ずＭｎ，Ｆｅ，Ｃｏ，Ｎｉ，Ｃｕ，Ａｌ等の金属の酸化
物粉末を１種又は２種以上採取して混合する。２種以上
混合するときは、所定の金属原子比になるように各金属
酸化物を秤量する。この混合物を仮焼し粉砕した後、有
機結合材及び溶剤を加え混練してスラリーを調製する。
次いでこのスラリーをドクターブレード法等により成膜
乾燥してグリーンシートを形成する。このグリーンシー
トから図３（ａ）に示すチップ体２を打抜き、これを焼
成して図３（ｂ）に示すチップ状のサーミスタ素体１０
を得る。
ずＭｎ，Ｆｅ，Ｃｏ，Ｎｉ，Ｃｕ，Ａｌ等の金属の酸化
物粉末を１種又は２種以上採取して混合する。２種以上
混合するときは、所定の金属原子比になるように各金属
酸化物を秤量する。この混合物を仮焼し粉砕した後、有
機結合材及び溶剤を加え混練してスラリーを調製する。
次いでこのスラリーをドクターブレード法等により成膜
乾燥してグリーンシートを形成する。このグリーンシー
トから図３（ａ）に示すチップ体２を打抜き、これを焼
成して図３（ｂ）に示すチップ状のサーミスタ素体１０
を得る。
【００１２】(b) 内包電極の形成 図３（ｃ）に示すようにサーミスタ素体の両端部にこの
両端部を包込むように導電性ペーストを塗布した後、乾
燥し焼付けることにより内包電極１１を形成する。この
塗布は導電性ペースト中にサーミスタ素体の両端部を浸
漬させるディッピング法が好ましい。このペースト中に
含まれる金属粉末はサーミスタ素体１０と導電性を維持
するものであれば特に制限されない。これを例示すれ
ば、Ａｇ，Ａｕ，Ｐｄ，Ｐｔ等の貴金属、又はこれらを
混合した粉末が挙げられる。
両端部を包込むように導電性ペーストを塗布した後、乾
燥し焼付けることにより内包電極１１を形成する。この
塗布は導電性ペースト中にサーミスタ素体の両端部を浸
漬させるディッピング法が好ましい。このペースト中に
含まれる金属粉末はサーミスタ素体１０と導電性を維持
するものであれば特に制限されない。これを例示すれ
ば、Ａｇ，Ａｕ，Ｐｄ，Ｐｔ等の貴金属、又はこれらを
混合した粉末が挙げられる。
【００１３】(c) サーミスタ素体への絶縁性無機物層の
被覆 内包電極１１が形成されたサーミスタ素体１０はその全
面に厚さ０．１〜１０μｍの絶縁性無機物層が被覆され
る（図３（ｄ））。１０μｍより厚いと、後述する外包
電極の形成時に溶融した無機物層が外包電極中に完全に
吸収されず、無機物層が外包電極と内包電極の界面に絶
縁性皮膜として残留するため外包電極と内包電極とが導
通しない。また０．１μｍより薄いと、後述するめっき
処理に際して、まためっき処理後のサーミスタ素体の保
護機能に劣る。この絶縁性無機物層１４（図１及び図
２）を例示すると、ＳｉＯ2膜、又は５０重量％以上の
ＳｉＯ2と残部がＡｌ2Ｏ3，ＭｇＯ，ＺｒＯ2及びＴｉＯ
2の１種又は２種以上の酸化物により構成された薄膜、
或いはＳｉＯ2，Ｂ2Ｏ3，Ｎａ2Ｏ，ＰｂＯ，ＺｎＯ及び
ＢａＯの１種又は２種以上の酸化物を主成分とするガラ
スにより構成された薄膜が挙げられる。この無機物層１
４は後述する外包電極を形成するときの焼成温度より高
い融点又は軟化点を有することが必要である。例えば、
外包電極としてＡｇのペーストを焼付ける場合にはその
焼成温度は６００〜８５０℃であるため、この温度より
高い融点又は軟化点を有するものが選ばれる。この理由
はペーストの焼付け温度より融点又は軟化点が大幅に低
いと、ペースト焼付け時に無機物層が電極表面に浮き上
がったり、或いはサーミスタ素体同士又は素体と焼成治
具との貼り付きが生じて歩留りが低下し易いからであ
る。
被覆 内包電極１１が形成されたサーミスタ素体１０はその全
面に厚さ０．１〜１０μｍの絶縁性無機物層が被覆され
る（図３（ｄ））。１０μｍより厚いと、後述する外包
電極の形成時に溶融した無機物層が外包電極中に完全に
吸収されず、無機物層が外包電極と内包電極の界面に絶
縁性皮膜として残留するため外包電極と内包電極とが導
通しない。また０．１μｍより薄いと、後述するめっき
処理に際して、まためっき処理後のサーミスタ素体の保
護機能に劣る。この絶縁性無機物層１４（図１及び図
２）を例示すると、ＳｉＯ2膜、又は５０重量％以上の
ＳｉＯ2と残部がＡｌ2Ｏ3，ＭｇＯ，ＺｒＯ2及びＴｉＯ
2の１種又は２種以上の酸化物により構成された薄膜、
或いはＳｉＯ2，Ｂ2Ｏ3，Ｎａ2Ｏ，ＰｂＯ，ＺｎＯ及び
ＢａＯの１種又は２種以上の酸化物を主成分とするガラ
スにより構成された薄膜が挙げられる。この無機物層１
４は後述する外包電極を形成するときの焼成温度より高
い融点又は軟化点を有することが必要である。例えば、
外包電極としてＡｇのペーストを焼付ける場合にはその
焼成温度は６００〜８５０℃であるため、この温度より
高い融点又は軟化点を有するものが選ばれる。この理由
はペーストの焼付け温度より融点又は軟化点が大幅に低
いと、ペースト焼付け時に無機物層が電極表面に浮き上
がったり、或いはサーミスタ素体同士又は素体と焼成治
具との貼り付きが生じて歩留りが低下し易いからであ
る。
【００１４】無機物層１４は、この要件以外は耐めっき
性があって、後述する導電性ペーストに含まれる無機結
合材と反応して溶融する性質を有するものであれば特に
制限はなく、結晶質であっても非結晶質であってもよ
い。しかし、上記ガラスが結晶質であって、無機物層１
４を結晶化ガラスにするとサーミスタの抗折強度が高ま
り好ましい。このサーミスタ素体への無機物層の被覆は
真空蒸着法、スッパタリング法、イオンプレーティング
法のような物理蒸着法（ＰＶＤ法）又は化学蒸着法（Ｃ
ＶＤ法）により行われる。この中でスパッタリング法が
量産に適しているため好ましい。この方法で量産するに
は、図４に示すように水平軸２０を中心に回動可能なス
テンレススチール製の篭２２を用意し、この中に多数の
サーミスタ素体１０を収納する。この篭２２を図示しな
いスパッタリング装置内に入れる。装置内には所期の無
機物層を得るためのターゲット２４を装着しておく。例
えば、無機物層がＳｉＯ2膜であれば石英ガラスを用
い、またＳｉＯ2，Ａｌ2Ｏ3，ＭｇＯ，ＺｒＯ2，ＴｉＯ
2，Ｂ2Ｏ3，Ｎａ2Ｏ，ＰｂＯ，ＺｎＯ，ＢａＯ等の複合
酸化物膜であれば、これらを粉末冶金でディスク状に成
形するか、或いはこれらを溶融後冷却しディスク状の複
合ガラスにして用いる。水平軸２０を中心に篭２２を揺
動させながらスパッタリングを実施すると、ターゲット
２４から叩き出されたターゲット材料がサーミスタ素体
１０の全面に凝縮し、ターゲット材料からなる無機物層
１４が形成される。
性があって、後述する導電性ペーストに含まれる無機結
合材と反応して溶融する性質を有するものであれば特に
制限はなく、結晶質であっても非結晶質であってもよ
い。しかし、上記ガラスが結晶質であって、無機物層１
４を結晶化ガラスにするとサーミスタの抗折強度が高ま
り好ましい。このサーミスタ素体への無機物層の被覆は
真空蒸着法、スッパタリング法、イオンプレーティング
法のような物理蒸着法（ＰＶＤ法）又は化学蒸着法（Ｃ
ＶＤ法）により行われる。この中でスパッタリング法が
量産に適しているため好ましい。この方法で量産するに
は、図４に示すように水平軸２０を中心に回動可能なス
テンレススチール製の篭２２を用意し、この中に多数の
サーミスタ素体１０を収納する。この篭２２を図示しな
いスパッタリング装置内に入れる。装置内には所期の無
機物層を得るためのターゲット２４を装着しておく。例
えば、無機物層がＳｉＯ2膜であれば石英ガラスを用
い、またＳｉＯ2，Ａｌ2Ｏ3，ＭｇＯ，ＺｒＯ2，ＴｉＯ
2，Ｂ2Ｏ3，Ｎａ2Ｏ，ＰｂＯ，ＺｎＯ，ＢａＯ等の複合
酸化物膜であれば、これらを粉末冶金でディスク状に成
形するか、或いはこれらを溶融後冷却しディスク状の複
合ガラスにして用いる。水平軸２０を中心に篭２２を揺
動させながらスパッタリングを実施すると、ターゲット
２４から叩き出されたターゲット材料がサーミスタ素体
１０の全面に凝縮し、ターゲット材料からなる無機物層
１４が形成される。
【００１５】(d) 外包電極の形成 図３（ｅ）に示すように、絶縁性無機物層１４を被覆し
たサーミスタ素体１０の両端部に金属粉末と無機結合材
を含む導電性ペースト３０を塗布する。この塗布は導電
性ペースト３０を内包電極１１より少ない包込み面積で
サーミスタ素体の両端部を包込むように行う。この塗布
は内包電極の形成法と同様に導電性ペースト中にサーミ
スタ素体の両端部を浸漬させるディッピング法が好まし
い。また導電性ペーストに含まれる金属粉末も内包電極
と同種のＡｇ，Ａｕ，Ｐｄ，Ｐｔ等の貴金属、又はこれ
らを混合した粉末が挙げられる。導電性ペースト３０に
含まれる無機結合材を例示すれば、ＳｉＯ2，Ｂ2Ｏ3，
Ｎａ2Ｏ，ＰｂＯ，ＺｎＯ及びＢａＯの１種又は２種以
上の酸化物を主成分とする、ほうけい酸系ガラス、ほう
酸亜鉛系ガラス、ほう酸カドミウム系ガラス、けい酸鉛
亜鉛系ガラス等のガラス微粒子が挙げられる。
たサーミスタ素体１０の両端部に金属粉末と無機結合材
を含む導電性ペースト３０を塗布する。この塗布は導電
性ペースト３０を内包電極１１より少ない包込み面積で
サーミスタ素体の両端部を包込むように行う。この塗布
は内包電極の形成法と同様に導電性ペースト中にサーミ
スタ素体の両端部を浸漬させるディッピング法が好まし
い。また導電性ペーストに含まれる金属粉末も内包電極
と同種のＡｇ，Ａｕ，Ｐｄ，Ｐｔ等の貴金属、又はこれ
らを混合した粉末が挙げられる。導電性ペースト３０に
含まれる無機結合材を例示すれば、ＳｉＯ2，Ｂ2Ｏ3，
Ｎａ2Ｏ，ＰｂＯ，ＺｎＯ及びＢａＯの１種又は２種以
上の酸化物を主成分とする、ほうけい酸系ガラス、ほう
酸亜鉛系ガラス、ほう酸カドミウム系ガラス、けい酸鉛
亜鉛系ガラス等のガラス微粒子が挙げられる。
【００１６】図５に示すように、塗布された導電性ペー
スト３０中には無機結合材３２が均一に分散しており、
この無機結合材３２は導電性ペーストの焼付け時にペー
スト３０に接触する無機物層１４と反応して、図６に示
すようにこの無機物層１４の一部を溶融消滅させる性質
を有することが必要である。図３（ｆ）及び図６に示す
ように導電性ペースト３０は焼付けによって外包電極１
６を生成し、この外包電極１６はその焼付け時に無機物
層１４の一部が消滅することによって、内包電極１１に
電気的に接続する。
スト３０中には無機結合材３２が均一に分散しており、
この無機結合材３２は導電性ペーストの焼付け時にペー
スト３０に接触する無機物層１４と反応して、図６に示
すようにこの無機物層１４の一部を溶融消滅させる性質
を有することが必要である。図３（ｆ）及び図６に示す
ように導電性ペースト３０は焼付けによって外包電極１
６を生成し、この外包電極１６はその焼付け時に無機物
層１４の一部が消滅することによって、内包電極１１に
電気的に接続する。
【００１７】(e) めっき層の形成 外包電極１６の表面にめっき層が形成される。このめっ
き層は図３（ｇ）に示すようにＮｉめっき層１８を形成
した後、図３（ｈ）に示すようにＳｎめっき層１９を形
成して二重構造にすることが好ましい。Ｎｉめっき層１
８ははんだ耐熱性を向上して、はんだによる外包電極の
電極食われを防止し、Ｓｎめっき層１９ははんだ付着性
を向上する。内包電極１１、外包電極１６、めっき層１
８及び１９により端子電極１２が形成される（図１及び
図２）。
き層は図３（ｇ）に示すようにＮｉめっき層１８を形成
した後、図３（ｈ）に示すようにＳｎめっき層１９を形
成して二重構造にすることが好ましい。Ｎｉめっき層１
８ははんだ耐熱性を向上して、はんだによる外包電極の
電極食われを防止し、Ｓｎめっき層１９ははんだ付着性
を向上する。内包電極１１、外包電極１６、めっき層１
８及び１９により端子電極１２が形成される（図１及び
図２）。
【００１８】
【作用】外包電極用の導電性ペーストを塗布したサーミ
スタ素体を無機物層の融点又は軟化点より低い温度で焼
成すると、図３（ｆ）及び図６に示すように外包電極１
６が形成される。即ち、この焼成時にはペースト中に均
一に分散した無機結合材３２が無機物層１４の一部と反
応してこれを溶融させる。流動化した無機物層１４の無
機物は金属が焼結する際にできる外包電極１６内の細孔
に侵入する。無機物層１４の厚さは０．１〜１０μｍに
設定されているため、無機物層１４の一部は焼成の過程
で上記細孔内に吸収されて内包電極１１の表面から部分
的に消滅する。この結果、外包電極１６と内包電極１１
は無機物層１４の消滅した部分を通じて直接接着し、互
いに電気的に導通する。内包電極１１はサーミスタ素体
１０と導電性を維持するように形成されているから、外
包電極１６とサーミスタ素体１０とは電気的に導通す
る。
スタ素体を無機物層の融点又は軟化点より低い温度で焼
成すると、図３（ｆ）及び図６に示すように外包電極１
６が形成される。即ち、この焼成時にはペースト中に均
一に分散した無機結合材３２が無機物層１４の一部と反
応してこれを溶融させる。流動化した無機物層１４の無
機物は金属が焼結する際にできる外包電極１６内の細孔
に侵入する。無機物層１４の厚さは０．１〜１０μｍに
設定されているため、無機物層１４の一部は焼成の過程
で上記細孔内に吸収されて内包電極１１の表面から部分
的に消滅する。この結果、外包電極１６と内包電極１１
は無機物層１４の消滅した部分を通じて直接接着し、互
いに電気的に導通する。内包電極１１はサーミスタ素体
１０と導電性を維持するように形成されているから、外
包電極１６とサーミスタ素体１０とは電気的に導通す
る。
【００１９】また、外包電極１６の両端部の包込み面積
は内包電極１１の包込み面積より狭いため、外包電極１
６は内包電極１１が存在しない部分の無機物層１４上を
被覆しない。このため無機物層１４の厚さが下限値であ
る０．１μｍの極薄であっても、外包電極１６が直接サ
ーミスタ素体１０に接触することはなく、電流は外包電
極１６、内包電極１１、サーミスタ素体１０を通じて流
れる。一方、外包電極用の導電性ペーストが塗布されて
いない無機物層１４の部分はペーストを焼付けても、そ
の無機物層の融点又は軟化点が焼成温度より高いため、
何ら変化を生じることなくサーミスタ素体１０の表面に
残留し、その絶縁保護機能を保持する。
は内包電極１１の包込み面積より狭いため、外包電極１
６は内包電極１１が存在しない部分の無機物層１４上を
被覆しない。このため無機物層１４の厚さが下限値であ
る０．１μｍの極薄であっても、外包電極１６が直接サ
ーミスタ素体１０に接触することはなく、電流は外包電
極１６、内包電極１１、サーミスタ素体１０を通じて流
れる。一方、外包電極用の導電性ペーストが塗布されて
いない無機物層１４の部分はペーストを焼付けても、そ
の無機物層の融点又は軟化点が焼成温度より高いため、
何ら変化を生じることなくサーミスタ素体１０の表面に
残留し、その絶縁保護機能を保持する。
【００２０】
【発明の効果】以上述べたように、従来の製造方法で
は、工程数が多く複雑であったものが、本発明の製造方
法によれば、少ない工程で比較的容易にチップ型サーミ
スタの端子電極を形成できるため、量産に適し、電極形
成コストが安価になる。また本発明のチップ型サーミス
タは、外包電極が接触する部分を除いてサーミスタ素体
が絶縁性無機物層で被覆され、サーミスタ素体がこの無
機物層で保護されているため、めっき処理してもめっき
液の素体への浸食やめっき付着による特性の変化がな
い。外包電極の表面にめっき層を形成することにより、
はんだ耐熱性とはんだ付着性に優れた効果を奏する。特
に、外包電極の包込み面積が内包電極の包込み面積より
狭いため、内包電極を設けているためサーミスタの抵抗
値はこの内包電極で正確に設定できるとともに、外包電
極の材料を広く選定できる。またこれにより絶縁性無機
物層の厚さを極薄にでき、無機物層の形成が蒸着法によ
る場合には、無機物層の形成時間が短縮され、サーミス
タの生産性が向上する。
は、工程数が多く複雑であったものが、本発明の製造方
法によれば、少ない工程で比較的容易にチップ型サーミ
スタの端子電極を形成できるため、量産に適し、電極形
成コストが安価になる。また本発明のチップ型サーミス
タは、外包電極が接触する部分を除いてサーミスタ素体
が絶縁性無機物層で被覆され、サーミスタ素体がこの無
機物層で保護されているため、めっき処理してもめっき
液の素体への浸食やめっき付着による特性の変化がな
い。外包電極の表面にめっき層を形成することにより、
はんだ耐熱性とはんだ付着性に優れた効果を奏する。特
に、外包電極の包込み面積が内包電極の包込み面積より
狭いため、内包電極を設けているためサーミスタの抵抗
値はこの内包電極で正確に設定できるとともに、外包電
極の材料を広く選定できる。またこれにより絶縁性無機
物層の厚さを極薄にでき、無機物層の形成が蒸着法によ
る場合には、無機物層の形成時間が短縮され、サーミス
タの生産性が向上する。
【００２１】
【実施例】次に本発明の具体的態様を示すために、本発
明を実施例に基づいて説明する。以下に述べる実施例は
本発明の技術的範囲を限定するものではない。 ＜実施例１＞次の方法により図１及び図２に示すチップ
型サーミスタを作製した。先ず市販の炭酸マンガン、炭
酸ニッケル、炭酸コバルトを出発原料とし、これらをＭ
ｎＯ2：ＮｉＯ：ＣｏＯに換算して金属原子比３：１：
２の割合でそれぞれ秤量した。秤量物をボールミルで１
６時間均一に混合した後に脱水乾燥した。次いでこの混
合物を９００℃で２時間仮焼し、この仮焼物を再びボー
ルミルで粉砕して脱水乾燥した。粉砕物１００重量％に
対してポリビニルブチラール６重量％、エタノール３０
重量％及びブタノール３０重量％の結合材を加え、均一
に混合してスラリーを調製した。このスラリーをドクタ
ーブレード法により成膜乾燥して厚さ０．８０ｍｍのグ
リーンシートを形成した。このシートから２．３４ｍｍ
×１．４８ｍｍの大きさのチップ体を打抜き、大気圧
下、１２００℃で４時間焼成し、長さ１．９ｍｍ、幅
１．２ｍｍ、厚さ０．６５ｍｍの焼結体を得た。
明を実施例に基づいて説明する。以下に述べる実施例は
本発明の技術的範囲を限定するものではない。 ＜実施例１＞次の方法により図１及び図２に示すチップ
型サーミスタを作製した。先ず市販の炭酸マンガン、炭
酸ニッケル、炭酸コバルトを出発原料とし、これらをＭ
ｎＯ2：ＮｉＯ：ＣｏＯに換算して金属原子比３：１：
２の割合でそれぞれ秤量した。秤量物をボールミルで１
６時間均一に混合した後に脱水乾燥した。次いでこの混
合物を９００℃で２時間仮焼し、この仮焼物を再びボー
ルミルで粉砕して脱水乾燥した。粉砕物１００重量％に
対してポリビニルブチラール６重量％、エタノール３０
重量％及びブタノール３０重量％の結合材を加え、均一
に混合してスラリーを調製した。このスラリーをドクタ
ーブレード法により成膜乾燥して厚さ０．８０ｍｍのグ
リーンシートを形成した。このシートから２．３４ｍｍ
×１．４８ｍｍの大きさのチップ体を打抜き、大気圧
下、１２００℃で４時間焼成し、長さ１．９ｍｍ、幅
１．２ｍｍ、厚さ０．６５ｍｍの焼結体を得た。
【００２２】この焼結体を図３（ｂ）に示すサーミスタ
素体１０とし、このサーミスタ素体の両端部に銀ペース
トをディッピング法により塗布した。両端部の銀ペース
トを乾燥した後、大気圧下、８００℃で焼付けて内包電
極１１を形成した（図３（ｃ））。
素体１０とし、このサーミスタ素体の両端部に銀ペース
トをディッピング法により塗布した。両端部の銀ペース
トを乾燥した後、大気圧下、８００℃で焼付けて内包電
極１１を形成した（図３（ｃ））。
【００２３】次に内包電極１１を形成したサーミスタ素
体１０を図４に示すスパッタリング装置を用いてその表
面全体にＳｉＯ2膜からなる絶縁性無機物層を形成し
た。即ち、石英ガラスをターゲット２４とするスパッタ
リング装置の中に多数のサーミスタ素体１０を入れたス
テンレススチール製の篭２２を設置し、この篭２２を揺
動させながらスパッタリングを行い、サーミスタ素体１
０の表面全体にＳｉＯ2膜を２μｍの厚さで形成した
（図３（ｄ））。
体１０を図４に示すスパッタリング装置を用いてその表
面全体にＳｉＯ2膜からなる絶縁性無機物層を形成し
た。即ち、石英ガラスをターゲット２４とするスパッタ
リング装置の中に多数のサーミスタ素体１０を入れたス
テンレススチール製の篭２２を設置し、この篭２２を揺
動させながらスパッタリングを行い、サーミスタ素体１
０の表面全体にＳｉＯ2膜を２μｍの厚さで形成した
（図３（ｄ））。
【００２４】更に全面がＳｉＯ2膜１４で被覆されたサ
ーミスタ素体１０の両端部に端子電極１２を設けた。こ
の端子電極１２は、内包電極１１と外包電極１６とＮｉ
めっき層１８とＳｎめっき層１９により構成される。先
ず無機物層１４を形成したサーミスタ素体の両端部に導
電性ペーストをディッピング法により塗布した（図３
（ｅ））。この塗布は導電性ペーストを内包電極１１よ
り少ない包込み面積でサーミスタ素体の両端部を包込む
ように行った。導電性ペーストは市販の銀ペースト（デ
ュポン社製ＪＰＮ−１１７６Ｊ）であって、Ａｇ粉末
と、ＳｉＯ2，ＴｉＯ2，Ｂ2Ｏ3，Ｎａ2Ｏ及びＫ2Ｏから
なるガラス微粒子と、有機ビヒクルとからなる。導電性
ペーストを塗布したサーミスタ素体を大気圧下、乾燥し
た後、３０℃／分の速度で、８２０℃まで昇温しそこで
１０分間保持し、３０℃／分の速度で室温まで降温して
Ａｇからなる外包電極１６を得た（図３（ｆ））。次い
で電解バレルめっき法で電極１６の表面に厚さ２〜３μ
ｍのＮｉめっき層１８を形成し、続いて厚さ１〜２μｍ
のＳｎめっき層１９を形成した。 ＜比較例１＞内包電極をサーミスタ素体の両端部を包込
まずにその両端面のみに形成し、外包電極をサーミスタ
素体の両端部を包込んで形成した以外は、上記実施例１
と同じ方法で、めっき層付きチップ型サーミスタを作製
した。
ーミスタ素体１０の両端部に端子電極１２を設けた。こ
の端子電極１２は、内包電極１１と外包電極１６とＮｉ
めっき層１８とＳｎめっき層１９により構成される。先
ず無機物層１４を形成したサーミスタ素体の両端部に導
電性ペーストをディッピング法により塗布した（図３
（ｅ））。この塗布は導電性ペーストを内包電極１１よ
り少ない包込み面積でサーミスタ素体の両端部を包込む
ように行った。導電性ペーストは市販の銀ペースト（デ
ュポン社製ＪＰＮ−１１７６Ｊ）であって、Ａｇ粉末
と、ＳｉＯ2，ＴｉＯ2，Ｂ2Ｏ3，Ｎａ2Ｏ及びＫ2Ｏから
なるガラス微粒子と、有機ビヒクルとからなる。導電性
ペーストを塗布したサーミスタ素体を大気圧下、乾燥し
た後、３０℃／分の速度で、８２０℃まで昇温しそこで
１０分間保持し、３０℃／分の速度で室温まで降温して
Ａｇからなる外包電極１６を得た（図３（ｆ））。次い
で電解バレルめっき法で電極１６の表面に厚さ２〜３μ
ｍのＮｉめっき層１８を形成し、続いて厚さ１〜２μｍ
のＳｎめっき層１９を形成した。 ＜比較例１＞内包電極をサーミスタ素体の両端部を包込
まずにその両端面のみに形成し、外包電極をサーミスタ
素体の両端部を包込んで形成した以外は、上記実施例１
と同じ方法で、めっき層付きチップ型サーミスタを作製
した。
【００２５】＜実施例２＞絶縁性無機物層をＳｉＯ２，
ＰｂＯ，Ｋ2Ｏ系のガラス膜にし、外包電極の導電性ペ
ーストを塗布後の焼成温度を６００℃とした以外は、実
施例１と同じ方法で、めっき層付きチップ型サーミスタ
を作製した。
ＰｂＯ，Ｋ2Ｏ系のガラス膜にし、外包電極の導電性ペ
ーストを塗布後の焼成温度を６００℃とした以外は、実
施例１と同じ方法で、めっき層付きチップ型サーミスタ
を作製した。
【００２６】＜比較例２＞内包電極をサーミスタ素体の
両端部を包込まずにその両端面のみに形成し、外包電極
をサーミスタ素体の両端部を包込んで形成した以外は、
上記実施例２と同じ方法で、めっき層付きチップ型サー
ミスタを作製した。
両端部を包込まずにその両端面のみに形成し、外包電極
をサーミスタ素体の両端部を包込んで形成した以外は、
上記実施例２と同じ方法で、めっき層付きチップ型サー
ミスタを作製した。
【００２７】＜比較試験と結果＞実施例１、実施例２、
比較例１及び比較例２の各サーミスタを１００個ずつ用
意した。 ・抵抗値のばらつき これらのサーミスタのそれぞれの抵抗値を測定し、その
抵抗基準値に対する抵抗値平均値のずれ及びその平均値
と標準偏差から抵抗値のばらつきを計算した。その結果
を表１に示す。
比較例１及び比較例２の各サーミスタを１００個ずつ用
意した。 ・抵抗値のばらつき これらのサーミスタのそれぞれの抵抗値を測定し、その
抵抗基準値に対する抵抗値平均値のずれ及びその平均値
と標準偏差から抵抗値のばらつきを計算した。その結果
を表１に示す。
【００２８】・研磨断面の顕微鏡観察 これらのサーミスタをそれぞれ図２に示す断面が現れる
ように研磨してその断面を顕微鏡で観察し、外包電極が
サーミスタ素体に直接接続しているチップ数をカウント
した。その結果を表１に示す。 表１から明かなように、実施例１及び実施例２のサーミ
スタは、比較例１及び比較例２のサーミスタと比べて、
外包電極がサーミスタ素体に接続しているものは皆無
で、かつ抵抗値のずれやばらつきは少なく良好な特性が
得られていた。
ように研磨してその断面を顕微鏡で観察し、外包電極が
サーミスタ素体に直接接続しているチップ数をカウント
した。その結果を表１に示す。 表１から明かなように、実施例１及び実施例２のサーミ
スタは、比較例１及び比較例２のサーミスタと比べて、
外包電極がサーミスタ素体に接続しているものは皆無
で、かつ抵抗値のずれやばらつきは少なく良好な特性が
得られていた。
【００２９】
【表１】
【００３０】
【図１】本発明のチップ型サーミスタの要部破断斜視
図。
図。
【図２】その中央断面図。
【図３】本発明のサーミスタ素体からチップ型サーミス
タを作るまでの工程における素体の斜視図。
タを作るまでの工程における素体の斜視図。
【図４】そのサーミスタ素体表面に絶縁性無機物層を被
覆するためのスパッタリング装置の概略斜視図。
覆するためのスパッタリング装置の概略斜視図。
【図５】そのサーミスタ素体に外包電極用の導電性ペー
ストを塗布した状態の要部拡大断面図。
ストを塗布した状態の要部拡大断面図。
【図６】その導電性ペーストを焼付けて、外包電極を形
成した状態の要部拡大断面図。
成した状態の要部拡大断面図。
２ チップ体 １０ サーミスタ素体 １１ 内包電極 １２ 端子電極 １４ 絶縁性無機物層 １６ 外包電極 １８ Ｎｉめっき層 １９ Ｓｎめっき層 ３０ 導電性ペースト ３２ 無機結合材
【手続補正書】
【提出日】平成５年４月９日
【手続補正１】
【補正対象書類名】明細書
【補正対象項目名】００１１
【補正方法】変更
【補正内容】
【００１１】以下、本発明を詳述する。 (a) サーミスタ素体の製造 本発明のサーミスタ素体は次の方法により作られる。先
ずＭｎ，Ｆｅ，Ｃｏ，Ｎｉ，Ｃｕ，Ａｌ等の金属の酸化
物粉末を１種又は２種以上採取して混合する。２種以上
混合するときは、所定の金属原子比になるように各金属
酸化物を秤量する。この混合物を仮焼し粉砕した後、有
機結合材及び溶剤を加え混練してスラリーを調製する。
次いでこのスラリーをドクターブレード法等により成膜
乾燥してグリーンシートを形成する。このグリーンシー
トから図３（ａ）に示すチップ体２を打抜き、これを焼
成して図３（ｂ）に示すチップ状のサーミスタ素体１０
を得る。このサーミスタ素体１０をチップ型積層コンデ
ンサと同様にバレル研磨処理してサーミスタ素体の角取
りをしておくことが好ましい。
ずＭｎ，Ｆｅ，Ｃｏ，Ｎｉ，Ｃｕ，Ａｌ等の金属の酸化
物粉末を１種又は２種以上採取して混合する。２種以上
混合するときは、所定の金属原子比になるように各金属
酸化物を秤量する。この混合物を仮焼し粉砕した後、有
機結合材及び溶剤を加え混練してスラリーを調製する。
次いでこのスラリーをドクターブレード法等により成膜
乾燥してグリーンシートを形成する。このグリーンシー
トから図３（ａ）に示すチップ体２を打抜き、これを焼
成して図３（ｂ）に示すチップ状のサーミスタ素体１０
を得る。このサーミスタ素体１０をチップ型積層コンデ
ンサと同様にバレル研磨処理してサーミスタ素体の角取
りをしておくことが好ましい。
【手続補正２】
【補正対象書類名】明細書
【補正対象項目名】００２１
【補正方法】変更
【補正内容】
【００２１】
【実施例】次に本発明の具体的態様を示すために、本発
明を実施例に基づいて説明する。以下に述べる実施例は
本発明の技術的範囲を限定するものではない。 ＜実施例１＞次の方法により図１及び図２に示すチップ
型サーミスタを作製した。先ず市販の炭酸マンガン、炭
酸ニッケル、炭酸コバルトを出発原料とし、これらをＭ
ｎＯ2：ＮｉＯ：ＣｏＯに換算して金属原子比３：１：
２の割合でそれぞれ秤量した。秤量物をボールミルで１
６時間均一に混合した後に脱水乾燥した。次いでこの混
合物を９００℃で２時間仮焼し、この仮焼物を再びボー
ルミルで粉砕して脱水乾燥した。粉砕物１００重量％に
対してポリビニルブチラール６重量％、エタノール３０
重量％及びブタノール３０重量％の結合材を加え、均一
に混合してスラリーを調製した。このスラリーをドクタ
ーブレード法により成膜乾燥して厚さ０．８０ｍｍのグ
リーンシートを形成した。このシートから２．３４ｍｍ
×１．４８ｍｍの大きさのチップ体を打抜き、大気圧
下、１２００℃で４時間焼成し、長さ１．９ｍｍ、幅
１．２ｍｍ、厚さ０．６５ｍｍの焼結体を得た。この焼
結体をバレル研磨処理して焼結体の角取りを行った。
明を実施例に基づいて説明する。以下に述べる実施例は
本発明の技術的範囲を限定するものではない。 ＜実施例１＞次の方法により図１及び図２に示すチップ
型サーミスタを作製した。先ず市販の炭酸マンガン、炭
酸ニッケル、炭酸コバルトを出発原料とし、これらをＭ
ｎＯ2：ＮｉＯ：ＣｏＯに換算して金属原子比３：１：
２の割合でそれぞれ秤量した。秤量物をボールミルで１
６時間均一に混合した後に脱水乾燥した。次いでこの混
合物を９００℃で２時間仮焼し、この仮焼物を再びボー
ルミルで粉砕して脱水乾燥した。粉砕物１００重量％に
対してポリビニルブチラール６重量％、エタノール３０
重量％及びブタノール３０重量％の結合材を加え、均一
に混合してスラリーを調製した。このスラリーをドクタ
ーブレード法により成膜乾燥して厚さ０．８０ｍｍのグ
リーンシートを形成した。このシートから２．３４ｍｍ
×１．４８ｍｍの大きさのチップ体を打抜き、大気圧
下、１２００℃で４時間焼成し、長さ１．９ｍｍ、幅
１．２ｍｍ、厚さ０．６５ｍｍの焼結体を得た。この焼
結体をバレル研磨処理して焼結体の角取りを行った。
【手続補正３】
【補正対象書類名】明細書
【補正対象項目名】００２４
【補正方法】変更
【補正内容】
【００２４】更に全面がＳｉＯ2膜１４で被覆されたサ
ーミスタ素体１０の両端部に電極を設けた。これによ
り、内包電極１１と外包電極１６とＮｉめっき層１８と
Ｓｎめっき層１９からなる端子電極１２が形成された。
先ず無機物層１４を形成したサーミスタ素体の両端部に
導電性ペーストをディッピング法により塗布した（図３
（ｅ））。この塗布は導電性ペーストを内包電極１１よ
り少ない包込み面積でサーミスタ素体の両端部を包込む
ように行った。導電性ペーストは市販の銀ペースト（デ
ュポン社製ＪＰＮ−１１７６Ｊ）であって、Ａｇ粉末
と、ＳｉＯ2，ＴｉＯ2，Ｂ2Ｏ3，Ｎａ2Ｏ及びＫ2Ｏから
なるガラス微粒子と、有機ビヒクルとからなる。導電性
ペーストを塗布したサーミスタ素体を大気圧下、乾燥し
た後、３０℃／分の速度で、８２０℃まで昇温しそこで
１０分間保持し、３０℃／分の速度で室温まで降温して
Ａｇからなる外包電極１６を得た（図３（ｆ））。次い
で電解バレルめっき法で電極１６の表面に厚さ２〜３μ
ｍのＮｉめっき層１８を形成し、続いて厚さ１〜２μｍ
のＳｎめっき層１９を形成した。 ＜比較例１＞内包電極をサーミスタ素体の両端部を包込
まずにその両端面のみに形成し、外包電極をサーミスタ
素体の両端部を包込んで形成した以外は、上記実施例１
と同じ方法で、めっき層付きチップ型サーミスタを作製
した。 ─────────────────────────────────────────────────────
ーミスタ素体１０の両端部に電極を設けた。これによ
り、内包電極１１と外包電極１６とＮｉめっき層１８と
Ｓｎめっき層１９からなる端子電極１２が形成された。
先ず無機物層１４を形成したサーミスタ素体の両端部に
導電性ペーストをディッピング法により塗布した（図３
（ｅ））。この塗布は導電性ペーストを内包電極１１よ
り少ない包込み面積でサーミスタ素体の両端部を包込む
ように行った。導電性ペーストは市販の銀ペースト（デ
ュポン社製ＪＰＮ−１１７６Ｊ）であって、Ａｇ粉末
と、ＳｉＯ2，ＴｉＯ2，Ｂ2Ｏ3，Ｎａ2Ｏ及びＫ2Ｏから
なるガラス微粒子と、有機ビヒクルとからなる。導電性
ペーストを塗布したサーミスタ素体を大気圧下、乾燥し
た後、３０℃／分の速度で、８２０℃まで昇温しそこで
１０分間保持し、３０℃／分の速度で室温まで降温して
Ａｇからなる外包電極１６を得た（図３（ｆ））。次い
で電解バレルめっき法で電極１６の表面に厚さ２〜３μ
ｍのＮｉめっき層１８を形成し、続いて厚さ１〜２μｍ
のＳｎめっき層１９を形成した。 ＜比較例１＞内包電極をサーミスタ素体の両端部を包込
まずにその両端面のみに形成し、外包電極をサーミスタ
素体の両端部を包込んで形成した以外は、上記実施例１
と同じ方法で、めっき層付きチップ型サーミスタを作製
した。 ─────────────────────────────────────────────────────
【手続補正書】
【提出日】平成５年７月８日
【手続補正１】
【補正対象書類名】明細書
【補正対象項目名】請求項２
【補正方法】変更
【補正内容】
【手続補正２】
【補正対象書類名】明細書
【補正対象項目名】請求項３
【補正方法】変更
【補正内容】
【手続補正３】
【補正対象書類名】明細書
【補正対象項目名】００１３
【補正方法】変更
【補正内容】
【００１３】(c) サーミスタ素体への絶縁性無機物層の
被覆 内包電極１１が形成されたサーミスタ素体１０はその全
面に厚さ０．１〜１０μｍの絶縁性無機物層が被覆され
る（図３（ｄ））。１０μｍより厚いと、後述する外包
電極の形成時に溶融した無機物層が外包電極中に完全に
吸収されず、無機物層が外包電極と内包電極の界面に絶
縁性皮膜として残留するため外包電極と内包電極とが導
通しない。また０．１μｍより薄いと、後述するめっき
処理に際して、まためっき処理後のサーミスタ素体の保
護機能に劣る。この絶縁性無機物層１４（図１及び図
２）を例示すると、ＳｉＯ2膜、又は５０重量％以上の
ＳｉＯ2と残部がＡｌ2Ｏ3，ＭｇＯ，ＺｒＯ2又はＴｉＯ
2のいずれか１種又は２種以上の酸化物により構成され
た薄膜、或いはＳｉＯ2，Ｂ2Ｏ3，Ｎａ2Ｏ，ＰｂＯ，Ｚ
ｎＯ又はＢａＯのいずれか１種又は２種以上の酸化物を
主成分とするガラスにより構成された薄膜が挙げられ
る。この無機物層１４は後述する外包電極を形成すると
きの焼成温度より高い融点又は軟化点を有することが必
要である。例えば、外包電極としてＡｇのペーストを焼
付ける場合にはその焼成温度は６００〜８５０℃である
ため、この温度より高い融点又は軟化点を有するものが
選ばれる。この理由はペーストの焼付け温度より融点又
は軟化点が大幅に低いと、ペースト焼付け時に無機物層
が電極表面に浮き上がったり、或いはサーミスタ素体同
士又は素体と焼成治具との貼り付きが生じて歩留りが低
下し易いからである。
被覆 内包電極１１が形成されたサーミスタ素体１０はその全
面に厚さ０．１〜１０μｍの絶縁性無機物層が被覆され
る（図３（ｄ））。１０μｍより厚いと、後述する外包
電極の形成時に溶融した無機物層が外包電極中に完全に
吸収されず、無機物層が外包電極と内包電極の界面に絶
縁性皮膜として残留するため外包電極と内包電極とが導
通しない。また０．１μｍより薄いと、後述するめっき
処理に際して、まためっき処理後のサーミスタ素体の保
護機能に劣る。この絶縁性無機物層１４（図１及び図
２）を例示すると、ＳｉＯ2膜、又は５０重量％以上の
ＳｉＯ2と残部がＡｌ2Ｏ3，ＭｇＯ，ＺｒＯ2又はＴｉＯ
2のいずれか１種又は２種以上の酸化物により構成され
た薄膜、或いはＳｉＯ2，Ｂ2Ｏ3，Ｎａ2Ｏ，ＰｂＯ，Ｚ
ｎＯ又はＢａＯのいずれか１種又は２種以上の酸化物を
主成分とするガラスにより構成された薄膜が挙げられ
る。この無機物層１４は後述する外包電極を形成すると
きの焼成温度より高い融点又は軟化点を有することが必
要である。例えば、外包電極としてＡｇのペーストを焼
付ける場合にはその焼成温度は６００〜８５０℃である
ため、この温度より高い融点又は軟化点を有するものが
選ばれる。この理由はペーストの焼付け温度より融点又
は軟化点が大幅に低いと、ペースト焼付け時に無機物層
が電極表面に浮き上がったり、或いはサーミスタ素体同
士又は素体と焼成治具との貼り付きが生じて歩留りが低
下し易いからである。
【手続補正４】
【補正対象書類名】明細書
【補正対象項目名】００１５
【補正方法】変更
【補正内容】
【００１５】(d) 外包電極の形成 図３（ｅ）に示すように、絶縁性無機物層１４を被覆し
たサーミスタ素体１０の両端部に金属粉末と無機結合材
を含む導電性ペースト３０を塗布する。この塗布は導電
性ペースト３０を内包電極１１より少ない包込み面積で
サーミスタ素体の両端部を包込むように行う。この塗布
は内包電極の形成法と同様に導電性ペースト中にサーミ
スタ素体の両端部を浸漬させるディッピング法が好まし
い。また導電性ペーストに含まれる金属粉末も内包電極
と同種のＡｇ，Ａｕ，Ｐｄ，Ｐｔ等の貴金属、又はこれ
らを混合した粉末が挙げられる。導電性ペースト３０に
含まれる無機結合材を例示すれば、ＳｉＯ2，Ｂ2Ｏ3，
Ｎａ2Ｏ，ＰｂＯ，ＺｎＯ又はＢａＯのいずれか１種又
は２種以上の酸化物を主成分とする、ほうけい酸系ガラ
ス、ほう酸亜鉛系ガラス、ほう酸カドミウム系ガラス、
けい酸鉛亜鉛系ガラス等のガラス微粒子が挙げられる。
たサーミスタ素体１０の両端部に金属粉末と無機結合材
を含む導電性ペースト３０を塗布する。この塗布は導電
性ペースト３０を内包電極１１より少ない包込み面積で
サーミスタ素体の両端部を包込むように行う。この塗布
は内包電極の形成法と同様に導電性ペースト中にサーミ
スタ素体の両端部を浸漬させるディッピング法が好まし
い。また導電性ペーストに含まれる金属粉末も内包電極
と同種のＡｇ，Ａｕ，Ｐｄ，Ｐｔ等の貴金属、又はこれ
らを混合した粉末が挙げられる。導電性ペースト３０に
含まれる無機結合材を例示すれば、ＳｉＯ2，Ｂ2Ｏ3，
Ｎａ2Ｏ，ＰｂＯ，ＺｎＯ又はＢａＯのいずれか１種又
は２種以上の酸化物を主成分とする、ほうけい酸系ガラ
ス、ほう酸亜鉛系ガラス、ほう酸カドミウム系ガラス、
けい酸鉛亜鉛系ガラス等のガラス微粒子が挙げられる。
Claims (6)
- 【請求項１】 サーミスタ素体(10)と、このサーミスタ
素体(10)の両端部に設けられた内包電極(11)と、この内
包電極(11)が形成されたサーミスタ素体(10)の全面を被
覆する絶縁性無機物層(14)と、この無機物層(14)を被覆
したサーミスタ素体(10)の両端部に設けられた外包電極
(16)と、この外包電極(16)の表面に形成されためっき層
(18,19)とを備えたチップ型サーミスタであって、 前記内包電極(11)は前記サーミスタ素体(10)の両端部を
包込むように形成され、 前記外包電極(16)は金属粉末と無機結合材を含む導電性
ペーストを前記内包電極(11)より少ない包込み面積で前
記サーミスタ素体(10)の両端部を包込むように塗布して
焼付けることにより形成され、 前記無機物層(14)は厚さが０．１〜１０μｍであって、
前記外包電極(16)を形成する時の焼成温度より高い融点
又は軟化点を有し、かつ前記ペーストの下地部分の前記
無機物層の一部が前記外包電極(16)の形成時に前記無機
結合材に反応溶融して前記外包電極(16)に吸収され消滅
するように構成されたことを特徴とするチップ型サーミ
スタ。 - 【請求項２】 絶縁性無機物層(14)がＳｉＯ2又は５０
重量％以上のＳｉＯ2と、残部がＡｌ2Ｏ3，ＭｇＯ，Ｚ
ｒＯ2及びＴｉＯ2の１種又は２種以上の酸化物とにより
構成され、外包電極(16)を形成するための導電性ペース
トに含まれる無機結合材がＳｉＯ2，Ｂ2Ｏ3，Ｎａ2Ｏ，
ＰｂＯ，ＺｎＯ及びＢａＯの１種又は２種以上の酸化物
を主成分とするガラス微粒子により構成された請求項１
記載のチップ型サーミスタ。 - 【請求項３】 絶縁性無機物層(14)がＳｉＯ2，Ｂ
2Ｏ3，Ｎａ2Ｏ，ＰｂＯ，ＺｎＯ及びＢａＯの１種又は
２種以上の酸化物を主成分とするガラスにより構成さ
れ、外包電極(16)を形成するための導電性ペーストに含
まれる無機結合材がＳｉＯ2，Ｂ2Ｏ3，Ｎａ2Ｏ，Ｐｂ
Ｏ，ＺｎＯ及びＢａＯの１種又は２種以上の酸化物を主
成分とするガラス微粒子により構成された請求項１記載
のチップ型サーミスタ。 - 【請求項４】 絶縁性無機物層(14)が結晶化ガラスから
なる請求項３記載のチップ型サーミスタ。 - 【請求項５】 金属酸化物粉末と結合材とを混合してス
ラリーを調製する工程と、 前記スラリーを成膜乾燥してグリーンシートを形成する
工程と、 前記グリーンシートからチップ体(2)を打抜く工程と、 前記チップ体(2)を焼成してサーミスタ素体(10)にする
工程と、 前記サーミスタ素体(10)の両端部にこの両端部を包込む
ように内包電極(11)を形成する工程と、 前記内包電極(11)が形成された前記サーミスタ素体(10)
の全面に厚さ０．１〜１０μｍの絶縁性無機物層(14)を
被覆する工程と、 前記無機物層(14)を被覆したサーミスタ素体(10)の両端
部に金属粉末と無機結合材(32)を含む導電性ペースト(3
0)を前記内包電極(11)より少ない包込み面積で前記両端
部を包込むように塗布する工程と、 前記ペースト(30)を塗布したサーミスタ素体(10)を前記
無機物層(14)の融点又は軟化点より低い温度で焼成し、
前記塗布したペーストの無機結合材(32)にそのペースト
の下地部分の前記無機物層の一部を反応溶融させること
により消滅させて外包電極(16)を形成する工程と、 前記外包電極(16)の表面にめっき層(18,19)を形成する
工程とを含むチップ型サーミスタの製造方法。 - 【請求項６】 サーミスタ素体(10)への絶縁性無機物層
(14)の被覆が物理蒸着法により行われる請求項５記載の
チップ型サーミスタの製造方法。
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5080471A JPH06295803A (ja) | 1993-04-07 | 1993-04-07 | チップ型サーミスタ及びその製造方法 |
| KR1019930010430A KR100204255B1 (ko) | 1992-12-18 | 1993-06-09 | 도전성 칩형 세라믹소자 및 그 제조방법 |
| US08/079,347 US5339068A (en) | 1992-12-18 | 1993-06-18 | Conductive chip-type ceramic element and method of manufacture thereof |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5080471A JPH06295803A (ja) | 1993-04-07 | 1993-04-07 | チップ型サーミスタ及びその製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH06295803A true JPH06295803A (ja) | 1994-10-21 |
Family
ID=13719184
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP5080471A Withdrawn JPH06295803A (ja) | 1992-12-18 | 1993-04-07 | チップ型サーミスタ及びその製造方法 |
Country Status (2)
| Country | Link |
|---|---|
| JP (1) | JPH06295803A (ja) |
| KR (1) | KR100204255B1 (ja) |
Cited By (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO1997027598A1 (fr) * | 1996-01-24 | 1997-07-31 | Matsushita Electric Industrial Co., Ltd. | Pieces electroniques et leur procede de fabrication |
| US6100110A (en) * | 1996-10-09 | 2000-08-08 | Murata Manufacturing Co., Ltd. | Methods of making thermistor chips |
| JP2004172367A (ja) * | 2002-11-20 | 2004-06-17 | Matsushita Electric Ind Co Ltd | 積層型セラミック電子部品およびその製造方法 |
| JP2010258482A (ja) * | 2001-12-04 | 2010-11-11 | Epcos Ag | 負の温度係数を有する電気デバイス |
| JP2017199797A (ja) * | 2016-04-27 | 2017-11-02 | Tdk株式会社 | 電子部品 |
| JP2019220677A (ja) * | 2018-06-15 | 2019-12-26 | サムソン エレクトロ−メカニックス カンパニーリミテッド． | キャパシタ部品 |
| US10541078B2 (en) | 2016-04-21 | 2020-01-21 | Tdk Corporation | Electronic component |
| WO2020166439A1 (ja) * | 2019-02-15 | 2020-08-20 | 三菱マテリアル株式会社 | サーミスタの製造方法、及び、サーミスタ |
| WO2020170757A1 (ja) * | 2019-02-22 | 2020-08-27 | 三菱マテリアル株式会社 | サーミスタの製造方法 |
| JPWO2019073762A1 (ja) * | 2017-10-11 | 2020-09-17 | パナソニックＩｐマネジメント株式会社 | 積層電子部品の製造方法 |
| CN112530698A (zh) * | 2019-09-18 | 2021-03-19 | 三星电机株式会社 | 多层电子组件 |
| WO2024018781A1 (ja) * | 2022-07-22 | 2024-01-25 | 太陽誘電株式会社 | 全固体電池およびその製造方法 |
Families Citing this family (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100361380B1 (ko) * | 2000-09-29 | 2002-11-22 | 파츠닉(주) | 탄탈 칩 콘덴서의 제작 방법 |
| KR20020026672A (ko) * | 2000-10-02 | 2002-04-12 | 전형구 | 탄탈 칩 콘덴서의 제조 방법 |
| KR20030046668A (ko) * | 2001-12-06 | 2003-06-18 | 주식회사 해광 | 도전성 및 저온 소성의 세라믹스재료 |
| KR101703195B1 (ko) * | 2014-11-27 | 2017-02-17 | 홍익대학교 산학협력단 | 나노 박막층을 구비하는 적층 세라믹 칩 부품 및 이의 제조 방법 |
| KR101825696B1 (ko) * | 2016-07-01 | 2018-02-05 | 주식회사 모다이노칩 | 칩 부품 및 그 제조 방법 |
| KR101981466B1 (ko) | 2016-09-08 | 2019-05-24 | 주식회사 모다이노칩 | 파워 인덕터 |
| KR101939083B1 (ko) * | 2017-03-29 | 2019-01-16 | 삼성전기 주식회사 | 적층형 커패시터 및 그 제조방법 |
| KR102076153B1 (ko) | 2018-05-02 | 2020-02-11 | 삼성전기주식회사 | 적층형 커패시터 |
| KR102068805B1 (ko) | 2018-09-06 | 2020-01-22 | 삼성전기주식회사 | 세라믹 전자 부품 |
| KR102276514B1 (ko) | 2019-08-28 | 2021-07-14 | 삼성전기주식회사 | 적층형 전자 부품 |
-
1993
- 1993-04-07 JP JP5080471A patent/JPH06295803A/ja not_active Withdrawn
- 1993-06-09 KR KR1019930010430A patent/KR100204255B1/ko not_active IP Right Cessation
Cited By (24)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO1997027598A1 (fr) * | 1996-01-24 | 1997-07-31 | Matsushita Electric Industrial Co., Ltd. | Pieces electroniques et leur procede de fabrication |
| KR100281244B1 (ko) * | 1996-01-24 | 2001-02-01 | 모리시타 요이찌 | 전자부품과 그 제조방법 |
| US6171644B1 (en) | 1996-01-24 | 2001-01-09 | Matsushita Electric Industrial Co., Ltd. | Electronic component and method of manufacture therefor |
| US6400253B1 (en) | 1996-01-24 | 2002-06-04 | Matsushita Electric Industrial Co., Ltd. | Electronic component and method of manufacture therefor |
| KR100271573B1 (ko) * | 1996-10-09 | 2000-11-15 | 무라타 야스타카 | 칩형써미스터및그의제조방법 |
| US6100110A (en) * | 1996-10-09 | 2000-08-08 | Murata Manufacturing Co., Ltd. | Methods of making thermistor chips |
| JP2010258482A (ja) * | 2001-12-04 | 2010-11-11 | Epcos Ag | 負の温度係数を有する電気デバイス |
| JP2004172367A (ja) * | 2002-11-20 | 2004-06-17 | Matsushita Electric Ind Co Ltd | 積層型セラミック電子部品およびその製造方法 |
| US10541078B2 (en) | 2016-04-21 | 2020-01-21 | Tdk Corporation | Electronic component |
| US11482371B2 (en) | 2016-04-21 | 2022-10-25 | Tdk Corporation | Electronic component |
| JP2017199797A (ja) * | 2016-04-27 | 2017-11-02 | Tdk株式会社 | 電子部品 |
| JPWO2019073762A1 (ja) * | 2017-10-11 | 2020-09-17 | パナソニックＩｐマネジメント株式会社 | 積層電子部品の製造方法 |
| JP2019220677A (ja) * | 2018-06-15 | 2019-12-26 | サムソン エレクトロ−メカニックス カンパニーリミテッド． | キャパシタ部品 |
| WO2020166439A1 (ja) * | 2019-02-15 | 2020-08-20 | 三菱マテリアル株式会社 | サーミスタの製造方法、及び、サーミスタ |
| CN113424277A (zh) * | 2019-02-15 | 2021-09-21 | 三菱综合材料株式会社 | 热敏电阻的制造方法及热敏电阻 |
| JP2020136384A (ja) * | 2019-02-15 | 2020-08-31 | 三菱マテリアル株式会社 | サーミスタの製造方法、及び、サーミスタ |
| WO2020170757A1 (ja) * | 2019-02-22 | 2020-08-27 | 三菱マテリアル株式会社 | サーミスタの製造方法 |
| CN113454736A (zh) * | 2019-02-22 | 2021-09-28 | 三菱综合材料株式会社 | 热敏电阻的制造方法 |
| JP2020136570A (ja) * | 2019-02-22 | 2020-08-31 | 三菱マテリアル株式会社 | サーミスタの製造方法 |
| CN113454736B (zh) * | 2019-02-22 | 2023-02-17 | 三菱综合材料株式会社 | 热敏电阻的制造方法 |
| US11763967B2 (en) | 2019-02-22 | 2023-09-19 | Mitsubishi Materials Corporation | Method of manufacturing thermistor |
| CN112530698A (zh) * | 2019-09-18 | 2021-03-19 | 三星电机株式会社 | 多层电子组件 |
| CN112530698B (zh) * | 2019-09-18 | 2022-11-15 | 三星电机株式会社 | 多层电子组件 |
| WO2024018781A1 (ja) * | 2022-07-22 | 2024-01-25 | 太陽誘電株式会社 | 全固体電池およびその製造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| KR100204255B1 (ko) | 1999-06-15 |
| KR940016309A (ko) | 1994-07-23 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH06295803A (ja) | チップ型サーミスタ及びその製造方法 | |
| US5339068A (en) | Conductive chip-type ceramic element and method of manufacture thereof | |
| JP3036567B2 (ja) | 導電性チップ型セラミック素子及びその製造方法 | |
| US7285232B2 (en) | Conductive paste and ceramic electronic component | |
| JPH10284343A (ja) | チップ型電子部品 | |
| KR20020063121A (ko) | 서미스터 및 제조 방법 | |
| EP0412259B1 (en) | Electronic devices, method for forming end terminations thereof and paste material for forming same | |
| JP3109700B2 (ja) | チップ型サーミスタ及びその製造方法 | |
| JP3147134B2 (ja) | チップ型サーミスタ及びその製造方法 | |
| JP3120703B2 (ja) | 導電性ペースト及び積層セラミック電子部品 | |
| JPH06302406A (ja) | チップ型サーミスタ及びその製造方法 | |
| JP3580391B2 (ja) | 導電性チップ型セラミック素子の製造方法 | |
| JPH04293214A (ja) | チップ型電子部品用導電性ペースト | |
| JP3625053B2 (ja) | チップ型サーミスタ及びその製造方法 | |
| JPH07201527A (ja) | 導電性チップ型セラミック素子の製造方法 | |
| JP2996016B2 (ja) | チップ型電子部品の外部電極 | |
| JPH11135303A (ja) | 厚膜サーミスタ組成物 | |
| JPS6127003A (ja) | 導電性ペ−スト組成物 | |
| JP2001135501A (ja) | チップ型サーミスタ | |
| JPH03129810A (ja) | 積層型セラミックチップコンデンサおよびその製造方法 | |
| JPH07211516A (ja) | チップ型サーミスタ及びその製造方法 | |
| JP6260169B2 (ja) | セラミック電子部品 | |
| JP2996015B2 (ja) | チップ型電子部品の外部電極 | |
| JP3269404B2 (ja) | チップ型サーミスタ及びその製造方法 | |
| KR100443497B1 (ko) | 도전성 페이스트 및 이를 사용한 세라믹 전자부품 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Application deemed to be withdrawn because no request for examination was validly filed |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20000704 |