KR102076153B1 - 적층형 커패시터 - Google Patents

적층형 커패시터 Download PDF

Info

Publication number
KR102076153B1
KR102076153B1 KR1020180050731A KR20180050731A KR102076153B1 KR 102076153 B1 KR102076153 B1 KR 102076153B1 KR 1020180050731 A KR1020180050731 A KR 1020180050731A KR 20180050731 A KR20180050731 A KR 20180050731A KR 102076153 B1 KR102076153 B1 KR 102076153B1
Authority
KR
South Korea
Prior art keywords
electrode
layer
oxide
layers
metal
Prior art date
Application number
KR1020180050731A
Other languages
English (en)
Other versions
KR20190126610A (ko
Inventor
이종호
전덕현
박명준
김은진
방혜민
Original Assignee
삼성전기주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전기주식회사 filed Critical 삼성전기주식회사
Priority to KR1020180050731A priority Critical patent/KR102076153B1/ko
Priority to US16/155,570 priority patent/US10861651B2/en
Priority to JP2018194016A priority patent/JP7111286B2/ja
Priority to CN201811515494.1A priority patent/CN110444394B/zh
Publication of KR20190126610A publication Critical patent/KR20190126610A/ko
Application granted granted Critical
Publication of KR102076153B1 publication Critical patent/KR102076153B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/005—Electrodes
    • H01G4/008—Selection of materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/005—Electrodes
    • H01G4/012—Form of non-self-supporting electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/228—Terminals
    • H01G4/232—Terminals electrically connecting two or more layers of a stacked or rolled capacitor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/228—Terminals
    • H01G4/232—Terminals electrically connecting two or more layers of a stacked or rolled capacitor
    • H01G4/2325—Terminals electrically connecting two or more layers of a stacked or rolled capacitor characterised by the material of the terminals
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/30—Stacked capacitors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/018—Dielectrics
    • H01G4/06—Solid dielectrics
    • H01G4/08—Inorganic dielectrics
    • H01G4/12—Ceramic dielectrics

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Chemical & Material Sciences (AREA)
  • Ceramic Engineering (AREA)
  • Inorganic Chemistry (AREA)
  • Materials Engineering (AREA)
  • Fixed Capacitors And Capacitor Manufacturing Machines (AREA)
  • Ceramic Capacitors (AREA)

Abstract

본 발명의 일 측면은, 유전체층과 번갈아 배치되는 내부 전극을 포함하는 바디와 상기 바디에 배치되는 외부 전극을 포함하고, 상기 외부 전극은, 상기 내부 전극과 접촉되는 제1 전극층; 상기 제1 전극층 상에 배치되며, 금속 산화물과 글라스를 포함하는 산화물층; 및 상기 산화물층 상에 배치되는 제2 전극층;을 포함하는 적층형 커패시터를 제공한다.

Description

적층형 커패시터{MULTI-LAYERED CAPACITOR}
본 발명은 적층형 커패시터에 관한 것이다.
적층형 커패시터 중 하나인 적층 세라믹 커패시터(Multi-Layered Ceramic Capacitor, MLCC)는 소형이면서도 고용량이 보장되고 실장이 용이하다는 장점으로 인하여 통신, 컴퓨터, 가전, 자동차 등의 산업에 사용되는 중요한 칩 부품이고, 특히, 휴대전화, 컴퓨터, 디지털 TV 등 각종 전기, 전자, 정보 통신 기기에 사용되는 핵심 수동 소자이다.
최근에는 전자 기기의 소형화 및 고성능화에 따라 적층 세라믹 커패시터 또한 소형화 및 고용량화되는 추세이며, 이런 흐름에 따라 적층 세라믹 커패시터의 신뢰성에 대한 중요도가 높아지고 있으며, 특히 내습 신뢰성에 대한 중요도가 높아지고 있다.
적층 세라믹 커패시터의 내습 신뢰성을 확보하기 위한 방안으로, 외부 전극을 구성하는 전극층들 사이에 글라스(glass)층을 형성하여 내습 신뢰성을 향상시키고자 하는 시도가 있었다.
그러나, 글라스층과 전극층 간의 결합력이 약해 수분 등이 침투할 수 있는 침투 경로로 작용할 수 있는 문제점이 있었다.
한국 공개특허공보 제10-1994-0016309호
본 발명의 일 목적 중 하나는, 내습 신뢰성이 우수한 적층형 커패시터를 제공하기 위함이다.
본 발명의 일 측면은, 유전체층과 번갈아 배치되는 내부 전극을 포함하는 바디와, 상기 바디에 배치되는 외부 전극을 포함하고, 상기 외부 전극은, 상기 내부 전극과 접촉되는 제1 전극층; 상기 제1 전극층 상에 배치되며, 금속 산화물과 글라스를 포함하는 산화물층; 및 상기 산화물층 상에 배치되는 제2 전극층;을 포함하는 적층형 커패시터를 제공한다.
일 실시 예에서, 상기 산화물층의 두께는 0.2~8㎛일 수 있다.
일 실시 예에서, 상기 산화물층에 포함된 금속 함량은 전체 산화물층 대비 20~80 중량%일 수 있다.
일 실시 예에서, 상기 제1 전극층은 Ni를 포함할 수 있다.
일 실시 예에서, 상기 제2 전극층은 도전성 금속 및 글라스를 포함하는 소성 전극일 수 있다.
일 실시 예에서, 상기 도전성 금속은 Cu일 수 있다.
일 실시 예에서, 상기 금속 산화물은 Ni 산화물일 수 있다.
일 실시 예에서, 상기 제1 전극층은 Ni을 포함하고, 상기 금속 산화물은 Ni 산화물이고, 상기 제2 전극층은 Cu 및 글라스를 포함하는 소성 전극일 수 있다.
본 발명의 일 측면에 따른 적층형 커패시터는 외부 전극에 금속 산화물과 글라스를 포함하는 산화물층을 포함함으로써, 내습 신뢰성을 향상시킬 수 있다.
도 1은 본 발명의 일 실시예에 따른 커패시터의 사시도를 개략적으로 도시한 것이다.
도 2는 도 1의 I-I`의 단면도를 개략적으로 도시한 것이다.
도 3은 본 발명의 일 실시예에 따른 커패시터의 바디를 제작하기 위한 내부 전극이 인쇄된 세라믹 그린시트를 도시한 것이다.
이하, 구체적인 실시형태 및 첨부된 도면을 참조하여 본 발명의 실시형태를 설명한다. 그러나, 본 발명의 실시형태는 여러 가지 다른 형태로 변형될 수 있으며, 본 발명의 범위가 이하 설명하는 실시형태로 한정되는 것은 아니다. 또한, 본 발명의 실시형태는 통상의 기술자에게 본 발명을 더욱 완전하게 설명하기 위해서 제공되는 것이다. 따라서, 도면에서 요소들의 형상 및 크기 등은 보다 명확한 설명을 위해 과장될 수 있다. 또한, 각 실시 예의 도면에 나타난 동일한 사상의 범위 내의 기능이 동일한 구성요소는 동일한 참조부호를 사용하여 설명한다.
그리고 도면에서 본 발명을 명확하게 설명하기 위해서 설명과 관계없는 부분은 생략하고, 여러 층 및 영역을 명확하게 표현하기 위하여 두께를 확대하여 나타내었으며, 동일한 사상의 범위 내의 기능이 동일한 구성요소는 동일한 참조부호를 사용하여 설명한다. 나아가, 명세서 전체에서, 어떤 부분이 어떤 구성요소를 "포함"한다고 할 때, 이는 특별히 반대되는 기재가 없는 한 다른 구성요소를 제외하는 것이 아니라 다른 구성요소를 더 포함할 수 있는 것을 의미한다.
도면에서 X 방향은 제1 방향 또는 길이방향, Y 방향은 제2 방향 또는 폭 방향, Z 방향은 제3 방향, 두께 방향 또는 적층 방향으로 이해될 수 있으나, 이에 제한되는 것은 아니다.
적층형 커패시터
도 1은 본 발명의 일 실시예에 따른 커패시터의 사시도를 개략적으로 도시한 것이다. 도 2는 도 1의 I-I`의 단면도를 개략적으로 도시한 것이다. 도 3은 본 발명의 일 실시예에 따른 커패시터의 바디를 제작하기 위한 내부 전극이 인쇄된 세라믹 그린시트를 도시한 것이다.
이하, 도 1 내지 도 3을 참조하여, 본 발명의 일 실시예에 따른 커패시터(100)에 대해 설명하도록 한다.
도 1을 참조하면, 본 발명의 일 실시예에 따른 적층형 커패시터(100)는 유전체층(111)과 번갈아 배치되는 내부 전극(121, 122)을 포함하는 바디와, 상기 바디에 배치되는 외부 전극(131, 132)을 포함한다.
바디(110)는 복수의 유전체층(111)을 두께(Z) 방향으로 적층한 다음 소성하여 형성되며, 이러한 바디(110)의 형상, 치수 및 유전체층(111)의 적층 수가 본 실시 형태에 도시된 것으로 한정되는 것은 아니다.
바디(110)는 두께 방향(Z 방향)으로 서로 대향하는 제1 및 제2 면(1, 2), 상기 제1 및 제2 면(1, 2)과 연결되고 폭 방향(Y 방향)으로 서로 대향하는 제3 및 제4 면(3, 4), 제1 및 제2 면(1, 2)과 연결되고 제3 및 제4 면(3, 4)과 연결되며 길이 방향(X 방향)으로 서로 대향하는 제5 및 제6 면(5, 6)을 가질 수 있다.
바디(110)를 형성하는 복수의 유전체층(111)은 소성된 상태로서, 인접하는 유전체층(111) 사이의 경계는 주사전자현미경(SEM: Scanning Electron Microscope)를 이용하지 않고 확인하기 곤란할 정도로 일체화될 수 있다.
유전체층(111)을 형성하는 원료는 충분한 정전 용량을 얻을 수 있는 한 특별히 제한되지 않으며, 예를 들어, 티탄산바륨(BaTiO3) 분말일 수 있다. 유전체층(111)을 형성하는 재료는 티탄산바륨(BaTiO3) 등의 파우더에 본 발명의 목적에 따라 다양한 세라믹 첨가제, 유기용제, 가소제, 결합제, 분산제 등이 첨가될 수 있다.
바디(110)의 상부 및 하부에는 각각 내부 전극이 형성되지 않은 유전체층을 적층하여 형성되는 커버층(112, 113)을 포함할 수 있다. 커버층(112, 113)은 외부 충격에 대해 커패시터의 신뢰성을 유지하는 역할을 수행할 수 있다.
도 1 및 도 2를 참조하면, 바디(110)는 유전체층(111)과 유전체층(111)을 사이에 두고 상기 제3 및 제4 면(3, 4)을 통해 번갈아 노출되도록 배치되는 제1 및 제2 내부 전극(121, 122)을 포함할 수 있다.
제1 및 제2 내부 전극(121, 122)은 서로 다른 극성을 갖는 한 쌍의 전극으로서, 중간에 배치된 유전체층(111)에 의해 서로 전기적으로 절연된다.
제1 및 제2 내부 전극(121, 122)은 바디(110)의 길이 방향(X 방향)의 제3 및 제4 면(3, 4)으로 교대로 노출됨으로써, 바디(110)의 외측에 배치되는 제1 및 제2 외부 전극(131, 132)과 각각 연결된다.
제1 및 제 2 내부 전극(121, 122)의 두께는 용도에 따라 결정될 수 있다.
예를 들어, 제1 및 제2 내부 전극(121, 122)의 두께는 바디(110)의 크기를 고려하여 0.2 내지 1.0 ㎛의 범위를 만족하도록 형성할 수 있으나, 반드시 이에 제한되는 것은 아니다.
제1 및 제2 내부 전극(121, 122)은 니켈(Ni), 구리(Cu), 팔라듐(Pd), 은(Ag), 납(Pb) 또는 백금(Pt) 등의 단독 또는 이들의 합금의 도전성 금속을 포함할 수 있다.
도 3을 참조하면, 제1 내부 전극(121)이 인쇄된 세라믹 그린 시트(a)와 제2 내부 전극(122)이 인쇄된 세라믹 그린 시트(b)를 번갈아 적층한 후, 소성하여 바디를 형성할 수 있다.
외부 전극(131, 132)은 바디(110)의 일면에 배치되며, 내부 전극(121, 122)과 접촉된다. 외부 전극(131, 132)은 제1 및 제2 내부 전극(121, 122)과 각각 연결되는 제1 및 제2 외부 전극(131, 132)을 포함할 수 있다.
외부 전극(131, 132)은 바디(110)에 배치되는 제1 전극층(131a, 132a), 제1 전극층(131a, 132a) 상에 배치되며 금속 산화물과 글라스를 포함하는 산화물층 (131b, 132b) 및 산화물층(131b, 132b) 상에 형성된 제2 전극층(131c, 132c)을 포함한다.
제1 전극층(131a, 132a)은 내부 전극(121, 122)과 외부 전극(131, 132)을 전기적으로 연결하는 역할을 한다. 제1 전극층(131a, 132a)을 형성하는 방법은 특별히 제한하지 않으며, 도전성 금속 및 글라스를 포함하는 페이스트를 이용하여 형성하거나, 스퍼터링, 무전해 도금법, 원자층 증착(Atomic Layer Deposition, ALD) 등을 이용하여 형성할 수 있다.
제1 전극층(131a, 132a)은 Ni을 포함할 수 있다. 예를 들어, 제1 전극층(131a, 132a)은 도전성 금속 및 글라스를 포함한 소성 전극일 수 있으며, 도전성 금속은 Ni일 수 있다. 하술하는 바와 같이, 산화물층(131b, 132b)에 포함된 금속 산화물은 제1 전극층(131a, 132a)에 포함된 금속의 산화물일 수 있으며, Ni는 산화되기 쉬운 금속이므로 산화물층(131b, 132b)에 금속 산화물을 용이하게 제공할 수 있다.
또한, 제1 전극층(131a, 132a)에 포함된 도전성 금속을 내부 전극(121, 122)에 포함된 도전성 금속과 동일한 물질로 함으로써 내부 전극(121, 122)과 외부 전극(131, 132)과의 전기적 연결성을 보다 향상시킬 수 있다. 예를 들어, 내부 전극 및 제1 외부 전극을 Ni을 포함하는 도전성 페이스트를 이용하여 각각 형성함으로써 내부 전극과 외부 전극과의 전기적 연결성을 보다 향상시킬 수 있다.
본 발명의 일 실시예에 따른 커패시터의 산화물층(131b, 132b)은 제1 전극층(131a, 132a)과 제2 전극층(131c, 132c) 사이에 형성된다.
산화물층(131b, 132b)은 금속 산화물과 글라스를 포함하며, 제1 전극층(131a, 132a)과 제2 전극층(131c, 132c) 사이에 형성되어 수분이 커패시터 내부로 침투하는 것을 방지함으로써 내습 신뢰성을 향상시키는 역할을 한다.
종래의 일반적인 외부 전극은 금속과 글라스를 이용하여 전기적 특성 구현과 함께 외부로부터 수분 등이 커패시터 내부로 들어가는 것을 방지하는 실링(sealing) 특성을 구현하고자 하였다.
그러나, 금속과 글라스는 이종 물질로 상호간 계면 결합력이 약해 서로 이격된 부분이 존재하여 실링(sealing) 특성이 충분하지 않았으며, 이러한 이격된 부분이 수분 침투 경로로 작용함에 따라 내습 신뢰성이 열위한 문제점이 발생하였다.
이에, 내습 신뢰성을 확보하기 위한 방안으로, 외부 전극을 구성하는 전극층들 사이에 글라스(glass)층을 형성하여 내습 신뢰성을 향상시키고자 하는 시도가 있었으나, 이 경우에도 글라스층과 전극층 간의 결합력이 약해 수분 등이 침투할 수 있는 수분 침투 경로가 형성될 수 있는 문제점이 있었다.
본 발명의 경우, 제1 전극층(131a, 132a)과 제2 전극층(131c, 132c) 사이에 금속 산화물과 글라스를 포함하는 산화물층(131b, 132b)을 형성함으로써, 내습 신뢰성을 향상시킬 수 있다.
금속 산화물은 글라스와 계면 결합력이 높기 때문에 수분 침투 경로가 형성되는 것을 방지할 수 있어 내습 신뢰성을 향상시킬 수 있다.
한편, 산화물층(131b, 132b)의 금속 산화물은 제1 전극층(131a, 132a)에 포함된 금속이 산화되어 형성된 것일 수 있다. 제1 전극층(131a, 132a)을 산화하여 금속 산화물을 형성함으로써, 제1 전극층(131a, 132a)과 산화물층 간의 결합력도 충분히 확보 가능함에 따라 내습 신뢰성을 향상시킬 수 있다.
예를 들어, 제1 전극층(131a, 132a)이 Ni을 포함하고, 산화물층(131b, 132b)의 금속 산화물은 NiO, Ni2O3 등의 Ni 산화물일 수 있다.
본 발명의 산화물층(131b, 132b)을 형성하기 위한 일 예를 설명하면, 우선 바디에 도전성 금속 및 글라스를 포함하는 페이스트를 이용하여 제1 전극층(131a, 132a)을 형성한 후, 제1 전극층(131a, 132a)의 표면을 산화시켜 제1 전극층의 표면에 금속 산화물을 형성한다.
다음으로, 금속 산화물이 형성된 제1 전극층(131a, 132a)의 표면에 도전성 금속 및 글라스를 포함하는 페이스트를 도포한 후 소성하여 제2 전극층(131c, 132c)을 형성함에 따라, 소성 시 제2 전극층의 글라스 성분이 금속 산화물로 이동하여 금속 산화물과 글라스를 포함하는 산화물층(131b, 132b)이 형성될 수 있다.
또한, 산화물층(131b, 132b)의 두께는 0.2~8㎛일 수 있다.
산화물층(131b, 132b)의 두께가 0.2㎛ 미만인 경우에는 내습 신뢰성이 저하될 우려가 있으며, 8㎛ 초과인 경우에는 제1 전극층과 제2 전극층 간의 전기적 연결성이 저하될 우려가 있다.
또한, 산화물층(131b, 132b)에 포함된 금속 함량은 전체 산화물층 대비 20~80 중량%일 수 있다. 이때, 금속 함량은 금속 산화물을 형성한 금속을 의미하며, 일부 산화물이 아닌 형태의 금속이 포함될 수 있다.
금속 함량이 20중량% 미만인 경우에는 금속 산화물이 적기 때문에 글라스와의 충분한 결합력을 확보할 수 없어 내습 신뢰성이 저하될 우려가 있으며, 산화물층의 두께가 약간만 두꺼워져도 제1 및 제2 전극층 간의 전기적 연결성이 저하될 우려가 있다.
반면에, 금속 함량이 80중량% 초과인 경우에는 글라스 함량이 줄어들기 때문에 내습 신뢰성이 저하될 우려가 있다.
제2 전극층(131c, 132c)은 산화물층 상에 형성된다. 제2 전극층(131c, 132c)은 도금층과의 접합력을 상승시키는 역할 또는 실장시 패드와의 연결성을 향상시키는 역할을 할 수 있다.
이때, 제2 전극층(131c, 132c)은 도전성 금속 및 글라스를 포함한 소성 전극일 수 있다. 도전성 금속 및 글라스를 포함하는 페이스트를 도포한 후 소성하여 제2 전극층(131c, 132c)을 형성함에 따라, 소성 시 제2 전극층(131c, 132c)의 글라스 성분이 금속 산화물로 이동하여 금속 산화물과 글라스를 포함하는 산화물층(131b, 132b)을 형성하여 내습 신뢰성을 향상시킬 수 있다.
또한, 제2 전극층에 포함된 도전성 금속은 특별히 제한하지는 않으나, 예를 들어, 도전성 금속은 Cu일 수 있다.
한편, 상기 제2 전극층(131c, 132c) 상에 도금층이 추가로 형성될 수 있다. 예를 들어, 제2 전극층(131c, 132c) 상에 Ni 도금층 또는 Sn 도금층이 형성될 수 있으며, Ni 도금층 및 Sn 도금층이 순차적으로 형성될 수도 있다.
(실시예)
샘플 칩을 제작하기 위하여 세라믹 바디에 Ni 및 글라스를 포함하는 페이스트를 도포하여 제1 전극층을 형성한 후, 제1 전극층의 표면을 산화 시켜 제1 전극층의 표면에 Ni 산화물을 형성하였다. 다음으로, Ni 산화물 상에 Cu 및 글라스를 포함하는 페이스트를 도포한 후, 소성하여 제2 전극층 및 산화물층을 형성하였다.
제1 전극층과 제2 전극층 사이에 형성되는 산화물층의 금속 함량 및 두께를 변경하면서 샘플 칩을 제작한 후, 내습 신뢰성 및 내외부전극 접촉성을 평가하여 하기 표 1에 기재하였다.
내습 신뢰성은 85℃, 85%의 조건에서 9.5V 전압을 20시간 동안 인가하여 테스트하였으며, 샘플 별로 400개를 테스트한 결과 신뢰성 불량이 발생한 개수를 기재한 것이다.
내외부전극 접촉성은 내부 전극과 외부 전극 간의 전기적 연결 여부를 테스트하였으며, 샘플 별로 100개를 테스트한 결과 전기적 연결이 불량인 개수를 기재한 것이다. 본 테스트에서는 산화물층의 금속 함량 및 두께만을 변경하면서 샘플 칩을 제작하였으므로, 전기적 연결이 불량인 경우에는 제1 전극층과 제2 전극층의 전기적 연결이 불량인 것으로 판단할 수 있다.
샘플
No.		 산화물층 내습 신뢰성 내외부전극
접촉성
금속 함량(중량%) 두께(㎛)
1 5% 0.1 8/400 0/100
2 5% 0.4 3/400 0/100
3 5% 4 1/400 0/100
4 5% 8 0/400 1/100
5 5% 10 0/400 60/100
6 20% 0.1 4/400 0/100
7 20% 0.4 0/400 0/100
8 20% 4 0/400 0/100
9 20% 8 0/400 0/100
10 20% 10 0/400 48/100
11 70% 0.1 2/400 0/100
12 70% 0.4 0/400 0/100
13 70% 4 0/400 0/100
14 70% 8 0/400 0/100
15 70% 10 0/400 67/100
샘플 No. 1~5와 같이 산화물층의 금속 함량이 20% 미만인 경우에는 신뢰성이 열위하거나 내외부 전극 접촉성이 열위하였다.
산화물층의 금속 함량이 20% 이상이더라도, 산화물층의 두께가 0.2㎛ 미만인 샘플 No. 6 및 11은 충분한 계면 결합력을 확보하지 못하여 내습 신뢰성이 열위하였다.
산화물층의 금속 함량이 20% 이상이더라도, 산화물층의 두께가 8㎛ 초과로 너무 두꺼운 샘플 No. 10 및 15는 내외부전극 접촉성이 열위하였다.
반면에, 본 발명에서 제시한 산화물층의 금속 함량 및 두께 범위를 모두 만족하는 샘플 No. 7~9 및 12~14는 내습 신뢰성 및 내외부 전극 접촉성이 모두 우수한 것을 확인할 수 있다.
이상에서 본 발명의 실시 예에 대하여 상세하게 설명하였지만 본 발명은 상술한 실시 예 및 첨부된 도면에 의해 한정되는 것이 아니며, 첨부된 청구범위에 의해 한정하고자 한다.
따라서, 청구범위에 기재된 본 발명의 기술적 사상을 벗어나지 않는 범위 내에서 당 기술 분야의 통상의 지식을 가진 자에 의해 다양한 형태의 치환, 변형 및 변경이 가능할 것이며, 이 또한 본 발명의 범위에 속한다고 할 것이다.
100: 커패시터
110: 바디
111: 유전체층
112, 113: 커버층
121, 122: 내부 전극
131, 132: 외부 전극
131a, 132a: 제1 전극층
131b, 132b: 산화물층
131c, 132c: 제2 전극층

Claims (8)

  1. 유전체층과 번갈아 배치되는 내부 전극을 포함하는 바디와, 상기 바디에 배치되는 외부 전극을 포함하고,
    상기 외부 전극은,
    상기 내부 전극과 접촉되는 제1 전극층;
    상기 제1 전극층 상에 배치되며, 금속 산화물과 글라스를 포함하는 산화물층; 및
    상기 산화물층 상에 배치되는 제2 전극층;을 포함하고,
    상기 산화물층의 두께는 0.2~8㎛이고, 상기 산화물층에 포함된 금속 함량은 20~80 중량%인 적층형 커패시터.
  2. 삭제
  3. 삭제
  4. 제1항에 있어서,
    상기 제1 전극층은 Ni을 포함하는 적층형 커패시터.
  5. 제1항에 있어서,
    상기 제2 전극층은 도전성 금속 및 글라스를 포함하는 소성 전극인 적층형 커패시터.
  6. 제5항에 있어서,
    상기 도전성 금속은 Cu인 적층형 커패시터.
  7. 제1항에 있어서,
    상기 금속 산화물은 Ni 산화물인 적층형 커패시터.
  8. 제1항에 있어서,
    상기 제1 전극층은 Ni을 포함하며,
    상기 금속 산화물은 Ni 산화물이고,
    상기 제2 전극층은 Cu 및 글라스를 포함하는 소성 전극인 적층형 커패시터.
KR1020180050731A 2018-05-02 2018-05-02 적층형 커패시터 KR102076153B1 (ko)

Priority Applications (4)

Application Number Priority Date Filing Date Title
KR1020180050731A KR102076153B1 (ko) 2018-05-02 2018-05-02 적층형 커패시터
US16/155,570 US10861651B2 (en) 2018-05-02 2018-10-09 Multilayer capacitor
JP2018194016A JP7111286B2 (ja) 2018-05-02 2018-10-15 積層型キャパシタ
CN201811515494.1A CN110444394B (zh) 2018-05-02 2018-12-12 多层电容器

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020180050731A KR102076153B1 (ko) 2018-05-02 2018-05-02 적층형 커패시터

Publications (2)

Publication Number Publication Date
KR20190126610A KR20190126610A (ko) 2019-11-12
KR102076153B1 true KR102076153B1 (ko) 2020-02-11

Family

ID=68385157

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020180050731A KR102076153B1 (ko) 2018-05-02 2018-05-02 적층형 커패시터

Country Status (4)

Country Link
US (1) US10861651B2 (ko)
JP (1) JP7111286B2 (ko)
KR (1) KR102076153B1 (ko)
CN (1) CN110444394B (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11682527B2 (en) 2020-11-27 2023-06-20 Samsung Electro-Mechanics Co., Ltd. Multilayer capacitor

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20190116165A (ko) * 2019-09-02 2019-10-14 삼성전기주식회사 적층 세라믹 전자부품
JP7276296B2 (ja) * 2020-09-30 2023-05-18 株式会社村田製作所 積層セラミックコンデンサ
JP2022057916A (ja) * 2020-09-30 2022-04-11 株式会社村田製作所 積層セラミックコンデンサ
JP2023102509A (ja) 2022-01-12 2023-07-25 太陽誘電株式会社 積層セラミック電子部品およびその製造方法

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06295803A (ja) 1993-04-07 1994-10-21 Mitsubishi Materials Corp チップ型サーミスタ及びその製造方法
US5339068A (en) 1992-12-18 1994-08-16 Mitsubishi Materials Corp. Conductive chip-type ceramic element and method of manufacture thereof
JPH10135073A (ja) * 1996-10-30 1998-05-22 Matsushita Electric Ind Co Ltd 複合セラミック電子部品およびその製造方法
JP3039403B2 (ja) * 1996-12-06 2000-05-08 株式会社村田製作所 積層セラミックコンデンサ
JP3831497B2 (ja) 1997-10-06 2006-10-11 Ｔｄｋ株式会社 Ｃｒ複合電子部品とその製造方法
JP2000034136A (ja) * 1998-07-17 2000-02-02 Matsushita Electric Ind Co Ltd ガラスセラミック焼結体とその製造方法、およびこの焼結体を用いたガラスセラミック配線基板とその製造方法
JP4496639B2 (ja) 1999-11-29 2010-07-07 Ｔｄｋ株式会社 電子部品およびその製造方法
WO2008035727A1 (fr) 2006-09-22 2008-03-27 Murata Manufacturing Co., Ltd. Condensateur en céramique stratifiée
JP2008130770A (ja) 2006-11-20 2008-06-05 Tdk Corp 電子部品及びその製造方法
JP4952723B2 (ja) * 2007-02-14 2012-06-13 株式会社村田製作所 積層セラミックコンデンサおよびその製造方法
KR101525643B1 (ko) * 2011-05-20 2015-06-03 삼성전기주식회사 적층형 세라믹 전자부품
JP5939475B2 (ja) * 2012-02-29 2016-06-22 株式会社村田製作所 導電性ペースト、及び電子部品、並びに電子部品の製造方法
KR20140014773A (ko) 2012-07-26 2014-02-06 삼성전기주식회사 적층 세라믹 전자부품 및 이의 제조방법
KR101462754B1 (ko) * 2013-01-24 2014-11-17 삼성전기주식회사 적층 세라믹 커패시터 및 그 제조방법.
KR102004789B1 (ko) * 2014-05-07 2019-07-29 삼성전기주식회사 적층 세라믹 전자부품 및 그 실장 기판
US10840008B2 (en) * 2015-01-15 2020-11-17 Murata Manufacturing Co., Ltd. Electronic component and electronic component-mounted structure
US10446320B2 (en) * 2016-04-15 2019-10-15 Samsung Electro-Mechanics Co., Ltd. Multilayer capacitor having external electrode including conductive resin layer

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11682527B2 (en) 2020-11-27 2023-06-20 Samsung Electro-Mechanics Co., Ltd. Multilayer capacitor

Also Published As

Publication number Publication date
CN110444394B (zh) 2022-07-22
US10861651B2 (en) 2020-12-08
US20190341190A1 (en) 2019-11-07
JP7111286B2 (ja) 2022-08-02
KR20190126610A (ko) 2019-11-12
JP2019195037A (ja) 2019-11-07
CN110444394A (zh) 2019-11-12

Similar Documents

Publication Publication Date Title
KR102076153B1 (ko) 적층형 커패시터
KR101462754B1 (ko) 적층 세라믹 커패시터 및 그 제조방법.
US20140043724A1 (en) Multilayer ceramic electronic part and fabricating method thereof
CN103680947A (zh) 多层陶瓷电容器及其制造方法
KR102070235B1 (ko) 커패시터 부품
CN110880416B (zh) 多层陶瓷电容器
US11177072B2 (en) Multilayer capacitor and board having the same mounted thereon
KR20190121148A (ko) 적층형 커패시터
CN109935467B (zh) 电容器组件
US11776746B2 (en) Multilayer capacitor
JP2021103767A (ja) 積層セラミックキャパシタ及びその製造方法
US20120147517A1 (en) Multilayer ceramic capacitor and method of manufacturing the same
US11694847B2 (en) Multilayer capacitor and board having the same mounted thereon
KR102099775B1 (ko) 적층 세라믹 커패시터
KR102142519B1 (ko) 적층 세라믹 커패시터
KR20190116171A (ko) 적층형 전자 부품
KR102076148B1 (ko) 적층형 커패시터
KR102538893B1 (ko) 적층 세라믹 커패시터
US20220208470A1 (en) Multilayer ceramic capacitor and board having the same
KR20200138117A (ko) 적층형 커패시터
CN116417255A (zh) 多层电子组件

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant