CN113424277A - 热敏电阻的制造方法及热敏电阻 - Google Patents

热敏电阻的制造方法及热敏电阻 Download PDF

Info

Publication number
CN113424277A
CN113424277A CN202080014059.XA CN202080014059A CN113424277A CN 113424277 A CN113424277 A CN 113424277A CN 202080014059 A CN202080014059 A CN 202080014059A CN 113424277 A CN113424277 A CN 113424277A
Authority
CN
China
Prior art keywords
electrode layer
thermistor
layer
base
plating
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202080014059.XA
Other languages
English (en)
Inventor
米泽岳洋
日向野怜子
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Materials Corp
Original Assignee
Mitsubishi Materials Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Materials Corp filed Critical Mitsubishi Materials Corp
Publication of CN113424277A publication Critical patent/CN113424277A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01C—RESISTORS
    • H01C1/00—Details
    • H01C1/14—Terminals or tapping points or electrodes specially adapted for resistors; Arrangements of terminals or tapping points or electrodes on resistors
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B41—PRINTING; LINING MACHINES; TYPEWRITERS; STAMPS
    • B41M—PRINTING, DUPLICATING, MARKING, OR COPYING PROCESSES; COLOUR PRINTING
    • B41M3/00—Printing processes to produce particular kinds of printed work, e.g. patterns
    • B41M3/006—Patterns of chemical products used for a specific purpose, e.g. pesticides, perfumes, adhesive patterns; use of microencapsulated material; Printing on smoking articles
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/06—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material characterised by the coating material
    • C23C14/10—Glass or silica
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/22—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material characterised by the process of coating
    • C23C14/34—Sputtering
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C18/00—Chemical coating by decomposition of either liquid compounds or solutions of the coating forming compounds, without leaving reaction products of surface material in the coating; Contact plating
    • C23C18/02—Chemical coating by decomposition of either liquid compounds or solutions of the coating forming compounds, without leaving reaction products of surface material in the coating; Contact plating by thermal decomposition
    • C23C18/08—Chemical coating by decomposition of either liquid compounds or solutions of the coating forming compounds, without leaving reaction products of surface material in the coating; Contact plating by thermal decomposition characterised by the deposition of metallic material
    • C—CHEMISTRY; METALLURGY
    • C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D17/00—Constructional parts, or assemblies thereof, of cells for electrolytic coating
    • C25D17/16—Apparatus for electrolytic coating of small objects in bulk
    • C—CHEMISTRY; METALLURGY
    • C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D17/00—Constructional parts, or assemblies thereof, of cells for electrolytic coating
    • C25D17/16—Apparatus for electrolytic coating of small objects in bulk
    • C25D17/18—Apparatus for electrolytic coating of small objects in bulk having closed containers
    • C25D17/20—Horizontal barrels
    • C—CHEMISTRY; METALLURGY
    • C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D3/00—Electroplating: Baths therefor
    • C25D3/02—Electroplating: Baths therefor from solutions
    • C25D3/12—Electroplating: Baths therefor from solutions of nickel or cobalt
    • C—CHEMISTRY; METALLURGY
    • C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D3/00—Electroplating: Baths therefor
    • C25D3/02—Electroplating: Baths therefor from solutions
    • C25D3/30—Electroplating: Baths therefor from solutions of tin
    • C—CHEMISTRY; METALLURGY
    • C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D5/00—Electroplating characterised by the process; Pretreatment or after-treatment of workpieces
    • C25D5/10—Electroplating with more than one layer of the same or of different metals
    • C25D5/12—Electroplating with more than one layer of the same or of different metals at least one layer being of nickel or chromium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01C—RESISTORS
    • H01C1/00—Details
    • H01C1/14—Terminals or tapping points or electrodes specially adapted for resistors; Arrangements of terminals or tapping points or electrodes on resistors
    • H01C1/148—Terminals or tapping points or electrodes specially adapted for resistors; Arrangements of terminals or tapping points or electrodes on resistors the terminals embracing or surrounding the resistive element
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01C—RESISTORS
    • H01C17/00—Apparatus or processes specially adapted for manufacturing resistors
    • H01C17/28—Apparatus or processes specially adapted for manufacturing resistors adapted for applying terminals
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01C—RESISTORS
    • H01C17/00—Apparatus or processes specially adapted for manufacturing resistors
    • H01C17/28—Apparatus or processes specially adapted for manufacturing resistors adapted for applying terminals
    • H01C17/281—Apparatus or processes specially adapted for manufacturing resistors adapted for applying terminals by thick film techniques
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01C—RESISTORS
    • H01C7/00—Non-adjustable resistors formed as one or more layers or coatings; Non-adjustable resistors made from powdered conducting material or powdered semi-conducting material with or without insulating material
    • H01C7/008—Thermistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01C—RESISTORS
    • H01C7/00—Non-adjustable resistors formed as one or more layers or coatings; Non-adjustable resistors made from powdered conducting material or powdered semi-conducting material with or without insulating material
    • H01C7/02—Non-adjustable resistors formed as one or more layers or coatings; Non-adjustable resistors made from powdered conducting material or powdered semi-conducting material with or without insulating material having positive temperature coefficient
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01C—RESISTORS
    • H01C7/00—Non-adjustable resistors formed as one or more layers or coatings; Non-adjustable resistors made from powdered conducting material or powdered semi-conducting material with or without insulating material
    • H01C7/04—Non-adjustable resistors formed as one or more layers or coatings; Non-adjustable resistors made from powdered conducting material or powdered semi-conducting material with or without insulating material having negative temperature coefficient
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B41—PRINTING; LINING MACHINES; TYPEWRITERS; STAMPS
    • B41M—PRINTING, DUPLICATING, MARKING, OR COPYING PROCESSES; COLOUR PRINTING
    • B41M1/00—Inking and printing with a printer's forme
    • B41M1/12—Stencil printing; Silk-screen printing
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B41—PRINTING; LINING MACHINES; TYPEWRITERS; STAMPS
    • B41M—PRINTING, DUPLICATING, MARKING, OR COPYING PROCESSES; COLOUR PRINTING
    • B41M1/00—Inking and printing with a printer's forme
    • B41M1/26—Printing on other surfaces than ordinary paper
    • B41M1/34—Printing on other surfaces than ordinary paper on glass or ceramic surfaces
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C18/00—Chemical coating by decomposition of either liquid compounds or solutions of the coating forming compounds, without leaving reaction products of surface material in the coating; Contact plating
    • C23C18/02—Chemical coating by decomposition of either liquid compounds or solutions of the coating forming compounds, without leaving reaction products of surface material in the coating; Contact plating by thermal decomposition
    • C23C18/12—Chemical coating by decomposition of either liquid compounds or solutions of the coating forming compounds, without leaving reaction products of surface material in the coating; Contact plating by thermal decomposition characterised by the deposition of inorganic material other than metallic material
    • C23C18/1204—Chemical coating by decomposition of either liquid compounds or solutions of the coating forming compounds, without leaving reaction products of surface material in the coating; Contact plating by thermal decomposition characterised by the deposition of inorganic material other than metallic material inorganic material, e.g. non-oxide and non-metallic such as sulfides, nitrides based compounds
    • C23C18/1208—Oxides, e.g. ceramics
    • C23C18/1212—Zeolites, glasses

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Materials Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Electrochemistry (AREA)
  • Physics & Mathematics (AREA)
  • Electromagnetism (AREA)
  • Mechanical Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • General Chemical & Material Sciences (AREA)
  • Life Sciences & Earth Sciences (AREA)
  • Pest Control & Pesticides (AREA)
  • Thermal Sciences (AREA)
  • Ceramic Engineering (AREA)
  • Thermistors And Varistors (AREA)
  • Details Of Resistors (AREA)
  • Apparatuses And Processes For Manufacturing Resistors (AREA)

Abstract

本发明涉及一种热敏电阻的制造方法及热敏电阻，所述热敏电阻的制造方法具有：基底电极层形成工序(S03)，在热敏电阻基体的端面涂布导电性浆料进行烧成而形成基底电极层；氧化物层形成工序(S04)，在所述基底电极层的表面形成氧化物层；覆盖电极层形成工序(S05)，在所述氧化物层的表面涂布导电性浆料进行烧成而形成覆盖电极层；及导通热处理工序(S06)，进行热处理以使所述基底电极层与所述覆盖电极层电导通，所述热敏电阻的制造方法形成具有所述基底电极层和所述覆盖电极层的所述电极部，并且在导通热处理工序(S06)之后，具备在所述覆盖电极层的表面形成金属镀敷层的镀敷工序(S07)。

Description

热敏电阻的制造方法及热敏电阻
技术领域
本发明涉及一种热敏电阻的制造方法及热敏电阻，所述热敏电阻的制造方法制造具备热敏电阻基体及形成于所述热敏电阻基体的端面的电极部的热敏电阻。
本申请基于2019年2月15日在日本申请的特愿2019-025313号主张优先权，并将其内容援用于此。
背景技术
上述的热敏电阻具有电阻根据温度而变化的特性，适用于各种电子设备的温度补偿或温度传感器等。特别是，最近广泛使用安装于电路基板的芯片型热敏电阻。
上述的热敏电阻为热敏电阻基体和在该热敏电阻基体的两端形成有一对的电极部的结构。
热敏电阻基体具有易受酸或碱的影响且容易还原的性质。而且，如果组成发生变化，则有可能导致特性发生变动。因此，例如像专利文献1所示，提出了在热敏电阻基体的表面进行保护膜的成膜的技术。另外，为了抑制之后的工序或使用时的热敏电阻基体的劣化，要求保护膜具有对于镀敷液的耐受性、耐环境性、绝缘性等。
在此，在专利文献1中，通过在热敏电阻基体的表面涂布玻璃浆料进行烧成而进行由厚膜的玻璃构成的保护膜的成膜。
并且，由于在热敏电阻基体的两端形成电极部，因此在待形成电极部的热敏电阻的端面没有形成保护膜。在此，通过在热敏电阻基体的两端涂布例如含有Ag等导电性材料的导电性浆料进行烧成而形成电极部。并且，在由烧成体构成的电极部的表面形成Ni镀敷层和Sn镀敷层。
专利文献1：日本特开平03-250603号公报
但如专利文献1所示，在热敏电阻基体的端面形成由导电性浆料的烧成体构成的电极部的情况下，有时因导电性浆料的涂布不匀或异物向导电性浆料的混入而在电极部产生空孔并成为多孔状的结构。对于这种对电极部形成镀敷层的情况，有可能因镀敷液进入电极部的内部，使得热敏电阻基体与镀敷液接触而导致热敏电阻基体劣化。并且，有可能因在热敏电阻基体与电极部的界面析出镀敷金属而导致在镀敷前后电阻值发生较大的变化。
发明内容
本发明是鉴于上述情况而完成的，其目的在于提供一种热敏电阻的制造方法及通过该热敏电阻的制造方法制造的特性稳定的热敏电阻，该热敏电阻的制造方法能够制造即使在电极部的表面形成有镀敷层的情况下也能够抑制镀敷液向电极部内部的进入且特性稳定的热敏电阻。
为了解决上述课题，本发明的热敏电阻的制造方法制造具备热敏电阻基体及形成于所述热敏电阻基体的端面的电极部的热敏电阻，其特征在于，包括：基底电极层形成工序，在所述热敏电阻基体的端面涂布导电性浆料(以下，有时称为“第1导电性浆料”的情况)进行烧成而形成基底电极层；氧化物层形成工序，在所述基底电极层的表面形成氧化物层；覆盖电极层形成工序，在所述氧化物层的表面涂布导电性浆料(以下，有时称为“第2导电性浆料”的情况)进行烧成而形成覆盖电极层；及导通热处理工序，进行热处理以使所述基底电极层与所述覆盖电极层电导通，本发明的热敏电阻的制造方法形成具有所述基底电极层和所述覆盖电极层的所述电极部，并且在所述导通热处理工序之后，具备在所述覆盖电极层的表面形成金属镀敷层的镀敷工序。
根据本发明的热敏电阻的制造方法，如上所述，由于通过基底电极层形成工序、氧化物层形成工序、覆盖电极层形成工序及导通热处理工序而形成电极部，因此电极部成为基底电极层与覆盖电极层的双层结构，基底电极层内的空孔和覆盖电极层的空孔不连通，在镀敷工序中，镀敷液的进入在覆盖电极层与基底电极层的界面被阻止，从而能够抑制热敏电阻基体与镀敷液的接触。并且，能够抑制在热敏电阻基体与电极部的界面析出镀敷金属。
并且，由于具备进行热处理以使所述基底电极层与所述覆盖电极层电导通的导通热处理工序，因此即使在基底电极层与覆盖电极层之间形成氧化物层，也可使基底电极层与覆盖电极层电导通，从而可确保作为电极部的特性。另外，在基底电极层与覆盖电极层的导通充分时，氧化物层形成工序所形成的氧化物层可残留在基底电极层与覆盖电极层的界面，也可以在导通热处理工序中完全消失。
在此，本发明的热敏电阻的制造方法也可以为如下构成：在所述基底电极层形成工序中，通过涂布含有金属粉与玻璃粉的玻璃掺入金属浆料并进行烧成而形成所述基底电极层。即，本发明的热敏电阻的制造方法也可以为如下构成：所述第1导电性浆料是含有金属粉与玻璃粉的玻璃掺入金属浆料。
在这种情况下，由于通过烧成作为所述第1浆料的玻璃掺入金属浆料而形成基底电极层，因此能够提高热敏电阻基体与基底电极层的密接性。
并且，本发明的热敏电阻的制造方法也可以为如下构成：在所述覆盖电极层形成工序中，通过涂布含有金属粉与玻璃粉的玻璃掺入金属浆料并进行烧成而形成所述覆盖电极层。即，本发明的热敏电阻的制造方法也可以为如下构成：所述第2导电性浆料是含有金属粉与玻璃粉的玻璃掺入金属浆料。
在这种情况下，由于通过烧成作为所述第2导电性浆料的玻璃掺入金属浆料而形成覆盖电极层，因此在导通热处理工序中，通过玻璃与氧化物层发生反应，能够高效地使氧化物层的至少一部分消失，从而能够使基底电极层与覆盖电极层充分导通。
进一步地，在本发明的热敏电阻的制造方法中，所述氧化物层优选由硅氧化物构成。
在这种情况下，由于氧化物层由硅氧化物构成，因此耐环境性优异，能够在该氧化物层的表面可靠地形成覆盖电极层，并且能够稳定形成基底电极层与覆盖电极层的双层结构的电极部。
本发明的热敏电阻具备热敏电阻基体及形成于所述热敏电阻基体的端面的电极部，其特征在于，所述电极部具备：形成于所述热敏电阻基体的端面的基底电极层；及层叠于所述基底电极层的覆盖电极层，在该电极部的表面形成有金属镀敷层，构成所述金属镀敷层的镀敷金属向所述电极部的进入深度小于所述电极部的厚度。
根据该结构的热敏电阻，由于电极部为基底电极层与覆盖电极层的双层结构，构成金属镀敷层的镀敷金属向所述电极部的进入深度小于所述电极部的厚度，因此在镀敷时能够抑制镀敷液与热敏电阻基体的接触。并且，也能够抑制在热敏电阻基体与电极部的界面析出镀敷金属。因此，能够提供各种特性稳定的热敏电阻。
根据本发明，能够提供一种热敏电阻的制造方法及通过该热敏电阻的制造方法制造的特性稳定的热敏电阻，该热敏电阻的制造方法能够制造即使在电极部的表面形成有镀敷层的情况下也能够抑制镀敷液向电极部内部的进入且特性稳定的热敏电阻。
附图说明
图1是本实施方式所涉及的热敏电阻的示意截面说明图。
图2是本实施方式所涉及的热敏电阻的电极部附近的放大说明图。
图3是表示本实施方式所涉及的热敏电阻的制造方法的流程图。
图4是实施例中的本发明例1的热敏电阻的电极部的观察照片。
图5是实施例中的比较例1的热敏电阻的电极部的观察照片。
具体实施方式
以下，参考附图对本发明的实施方式进行说明。另外，以下所示的各实施方式是为了更好地理解本发明的主旨而具体进行说明的，只要没有特别指定，则不限定本发明。并且，关于以下的说明中使用的附图，为了容易理解本发明的特征，有时为方便起见将作为主要部分的部分放大示出，各构成要素的尺寸比率等不一定与实际相同。
如图1所示，本实施方式所涉及的热敏电阻10例如呈棱柱状，具备热敏电阻基体11、形成于该热敏电阻基体11的表面的保护膜15、及分别形成于热敏电阻基体11的两端部的电极部20。
在此，如图1所示，保护膜15未形成于热敏电阻基体11的两端面，电极部20构成为与热敏电阻基体11直接接触。
热敏电阻基体11具有电阻根据温度而变化的特性。该热敏电阻基体11对于酸或碱的耐受性低，且组成因还原反应等而发生变化，从而有可能导致特性发生较大的变动。因此，在本实施方式中，形成有用于保护热敏电阻基体11的保护膜15。
在此，要求保护膜15具有对于镀敷液的耐受性、耐环境性及绝缘性。因此，在本实施方式中，保护膜15也可以由硅氧化物构成，具体而言由SiO2构成。
并且，在本实施方式中，为了抑制成为非连续膜，保护膜15的厚度优选为100nm以上，更优选为300nm以上。另一方面，保护膜15的厚度的上限可以通过选择适当的保护膜的形成方法而任意设定，但优选为3000nm以下。
如图2所示，电极部20是具备形成于热敏电阻基体11的端面的基底电极层21及层叠配置于该基底电极层21的覆盖电极层22的双层结构。
如下所述，基底电极层21是烧成导电性浆料(第1导电性浆料)而形成的层，在本实施方式中，也可以由Ag的烧成体构成。在这种情况下，在基底电极层21的内部会存在空孔。
并且，如下所述，覆盖电极层22也是烧成导电性浆料(第2导电性浆料)而形成的层，在本实施方式中，也可以由Ag的烧成体构成。在这种情况下，在覆盖电极层22的内部也会存在空孔。
在此，基底电极层21的厚度t1优选在2μm以上且20μm以下的范围内。
通过将基底电极层21的厚度t1设为2μm以上，可以确保玻璃量，准确地引起保护膜15的浸蚀。并且，不需要为了保证保护膜15的浸蚀而将玻璃量增加为必要以上，通过导电性粒子的浸透能够抑制电阻值的上升。另一方面，通过将基底电极层21的厚度t1设为20μm以下，能够抑制材料的浪费。
另外，基底电极层21的厚度t1的下限优选为3μm以上，更优选为5μm以上。另一方面，基底电极层21的厚度t1的上限优选为15μm以下，更优选为10μm以下。
并且，覆盖电极层22的厚度t2优选在3μm以上且20μm以下的范围内。
通过将覆盖电极层22的厚度t2设为3μm以上，可以确保玻璃量，准确地引起保护膜15的浸蚀。并且，不需要为了保证保护膜15的浸蚀而将玻璃量增加为必要以上，通过导电性粒子的浸透能够抑制电阻值的上升。另一方面，通过将覆盖电极层22的厚度t2设为20μm以下，能够抑制材料的浪费的同时，能够抑制元件形状仅在电极部分大幅膨胀。
另外，覆盖电极层22的厚度t2的下限优选为4μm以上，更优选为5μm以上。另一方面，覆盖电极层22的厚度t2的上限优选为15μm以下，更优选为10μm以下。
并且，在电极部20的表面形成有Ni镀敷层31，并且以与该Ni镀敷层31层叠的方式形成有Sn镀敷层32。
而且，在本实施方式中，Ni镀敷层31的Ni向电极部20的进入深度D小于电极部20的厚度t。即，Ni镀敷层31的Ni不会到达热敏电阻基体11与电极部20(基底电极层21)的接合界面。
接着，参考图3的流程图对上述的本实施方式的热敏电阻10的制造方法进行说明。
(热敏电阻基体形成工序S01)
首先，制造呈棱柱状的热敏电阻基体11。在本实施方式中，通过将由热敏电阻材料构成的板材切断成长条状来制造上述的热敏电阻基体11。
(保护膜形成工序S02)
接着，在上述的热敏电阻基体11的表面形成保护膜15。在本实施方式中，也可以将热敏电阻基体11浸渍于含有硅醇盐、水、有机溶剂和碱的反应液中，通过硅醇盐的水解及缩聚反应，在热敏电阻基体11的表面析出硅氧化物(SiO2)，从而进行保护膜15的成膜。
另外，由于在形成保护膜15后切断成规定的芯片尺寸，因此在该阶段中，在热敏电阻基体11的两端面不会形成保护膜15。
(基底电极层形成工序S03)
接着，在热敏电阻基体11的两端部形成基底电极层21。另外，在热敏电阻基体11的两端面未形成保护膜15，以与热敏电阻基体11直接接触的方式形成基底电极层21。
在本实施方式中，通过在热敏电阻基体11的两端部涂布作为第1导电性浆料的含有Ag粉与玻璃粉的导电性浆料并进行烧成而形成基底电极层21，基底电极层21由Ag的烧成体构成。
(氧化物层形成工序S04)
接着，在基底电极层21的表面形成氧化物层。在本实施方式中，通过滚筒溅射形成由硅氧化物构成的氧化物层。
在此，所形成的氧化物层的厚度优选在0.1μm且以上3μm以下的范围内。另外，氧化物层的厚度的下限优选为0.2μm以上，更优选为0.3μm以上。另一方面，氧化物层的厚度的上限优选为2μm以下，更优选为1.5μm以下。
(覆盖电极层形成工序S05)
接着，在上述的氧化物层的表面形成覆盖电极层22。
在本实施方式中，通过在氧化物层的表面涂布作为第2导电性浆料的含有Ag粉与玻璃粉的导电性浆料并进行烧成而形成覆盖电极层22，覆盖电极层22由Ag的烧成体构成。
(导通热处理工序S06)
接着，实施热处理以使基底电极层21与覆盖电极层22电导通。在该导通热处理工序S06中，通过使氧化物层的至少一部分消失，从而基底电极层21与覆盖电极层22导通。
在此，在导通热处理工序S06中，加热温度需要在基底电极层21中的玻璃料与覆盖电极层22中的玻璃料这两个玻璃料的熔点以上。即，最佳温度根据所使用的玻璃料而变化，但优选比覆盖电极层22中的玻璃料的熔点高50℃以上，从覆盖电极层22中的Ag粉的烧结的观点出发，更优选为700℃以上。从玻璃向覆盖电极层22的表面浮起的观点出发，加热温度的上限优选为900℃以下。并且，优选覆盖电极层22中的玻璃料的熔点比基底电极层21中的玻璃料的熔点高。
通过这些基底电极层形成工序S03、氧化物层形成工序S04、覆盖电极层形成工序S05、导通热处理工序S06，形成具备基底电极层21与覆盖电极层22的双层结构的电极部20。
(镀敷工序S07)
接着，在电极部20的表面形成金属镀敷层。在本实施方式中，在电极部20的表面形成Ni镀敷层31，之后，以与该Ni镀敷层31层叠的方式形成Sn镀敷层32。另外，在本实施方式中，通过湿式滚镀，形成上述的Ni镀敷层31及Sn镀敷层32。
在此，在形成Ni镀敷层31时，镀敷液会进入电极部20的空孔内部。在本实施方式中，由于基底电极层21的内部的空孔与覆盖电极层22的内部的空孔不连通，因此在基底电极层21与覆盖电极层22的接合界面，可以抑制镀敷液的进入。
由此，Ni镀敷层31的Ni向电极部20的进入深度D小于电极部20的厚度t。
通过以上的工序，制造本实施方式的热敏电阻10。
根据如上构成的本实施方式的热敏电阻10的制造方法，由于通过基底电极层形成工序S03、氧化物层形成工序S04、覆盖电极层形成工序S05及导通热处理工序S06而形成电极部20，因此电极部20为基底电极层21与覆盖电极层22的双层结构，基底电极层21内的空孔与覆盖电极层22的空孔不连通，在之后的镀敷工序S07中，镀敷液的进入在覆盖电极层22与基底电极层21的界面中被阻止，从而能够抑制热敏电阻基体11与镀敷液的接触。并且，能够抑制在热敏电阻基体11与电极部20的界面析出Ni。
并且，在本实施方式中，由于具备进行热处理以使基底电极层21与覆盖电极层22电导通的导通热处理工序S06，因此即使在基底电极层21与覆盖电极层22之间形成有氧化物层的情况下，也可以使基底电极层21与覆盖电极层22电导通，从而能够确保作为电极部20的特性。
另外，在进行热处理以使基底电极层21与覆盖电极层22电导通的导通热处理工序S06中，通过基底电极层21及覆盖电极层22中的一层或两层所含有的玻璃料与氧化物层发生反应并浸蚀，从而基底电极层21与覆盖电极层22导通。因此，需要在基底电极层21及覆盖电极层22中的至少一层含有玻璃料，优选两层含有玻璃料。
进一步地，在本实施方式中，在基底电极层形成工序S03中，由于通过在热敏电阻基体11的端面涂布作为第1导电性浆料的含有Ag粉与玻璃粉的玻璃掺入金属浆料并进行烧成而形成基底电极层21，因此能够提高热敏电阻基体11与基底电极层21的密接性。
并且，在本实施方式中，在覆盖电极层形成工序S05中，由于通过在氧化物层的表面涂布作为第2导电性浆料的含有Ag粉与玻璃粉的玻璃掺入金属浆料并进行烧成而形成覆盖电极层22，因此在导通热处理工序S06中，通过玻璃与氧化物层发生反应，能够高效地使氧化物层的至少一部分消失，从而能够使基底电极层21与覆盖电极层22充分导通。
进一步地，在本实施方式中，由于形成于基底电极层21与覆盖电极层22之间的氧化物由硅氧化物构成，因此成为耐环境性优异的氧化物层，在覆盖电极层形成工序S05中能够在氧化物层的表面可靠地形成覆盖电极层22，并且能够稳定地形成基底电极层21与覆盖电极层22的双层结构的电极部20。
进一步地，在本实施方式的热敏电阻10中，电极部20为基底电极层21与覆盖电极层22的双层结构，构成Ni镀敷层31的Ni向电极部20的进入深度D小于电极部20的厚度t，因此能够抑制镀敷工序S07中的镀敷液与热敏电阻基体11的接触。并且，也能够抑制在热敏电阻基体11与电极部20(基底电极层21)的界面析出Ni。因此，能够提供各种特性稳定的热敏电阻10。
以上，对本发明的一实施方式进行了说明，但本发明并不限定于此，在不脱离其发明的技术思想范围内，可进行适当变更。
例如，在本实施方式中，对将热敏电阻基体浸渍在反应液中进行保护膜的成膜的方式进行了说明，但并不限定于此，也可以通过其他的方式进行保护膜的成膜。例如也可以涂布玻璃浆料进行烧成而进行保护膜的成膜。
并且，在本实施方式中，对在热敏电阻基体形成保护膜之后，在热敏电阻基体的端面形成基底电极层的方式进行了说明，但并不限定于此，也可以在热敏电阻基体的端面形成基底电极层之后，在形成有基底电极层的热敏电阻基体的整个面进行氧化物膜的成膜，从而同时形成氧化物层与保护膜。即，也可以同时实施保护膜形成工序与氧化物层形成工序。
进一步地，在本实施方式中，对基底电极层及覆盖电极层由Ag的烧成体构成的结构进行了说明，但并不限定于此，也可以由如下的烧成体构成，该烧成体例如由Ag-Pd合金等Ag合金、Au、Pt、Rh、Ir、Ru氧化物及它们的混合物构成。并且，也可以由不同的材质构成基底电极层与覆盖电极层。
并且，在本实施方式中，对于氧化物层由硅氧化物构成的方式进行了说明，但并不限定于此，也可以由氧化铝、氧化钛等的其他氧化物构成。
实施例
对为了确认本发明的有效性而进行的确认实验进行说明。
(本发明例1)
在38×55mm、厚度0.36mm的热敏电阻晶片的两面，通过丝网印刷而印刷掺入玻璃料的Ag浆料在所述晶片两面，并进行烧结，从而形成基底电极层。如此，将形成基底电极层的热敏电阻晶片粘贴在切割胶带上，通过使用金刚石刀片的切割而切断成0.18mm见方以实现芯片化。
在如上述所制作的热敏电阻芯片上通过滚筒溅射而形成0.7μm的硅氧化物膜(保护膜及氧化物层)。
在氧化物层的表面浸渍Ag浆料并进行烧结而形成覆盖电极层。
接着，在气氛：大气、加热温度：700℃、加热温度下的保持时间：10分钟的条件下实施导通热处理。
之后，通过湿式滚镀在覆盖电极层上形成Ni镀敷层，进一步在Ni镀敷层上形成Sn镀敷层。
(本发明例2)
除了将硅氧化物膜(保护膜及氧化物层)的膜厚设为0.1μm，且由Au浆料形成覆盖电极层以外，以与本发明例1同样的方式制作。
(本发明例3)
除了使用含有由Ag-5mass％Pd构成的金属粉的导电性浆料形成基底电极层及覆盖电极层，且将硅氧化物膜(保护膜及氧化物层)的膜厚设为0.5μm以外，以与本发明例1同样的方式制作。
(本发明例4)
在38×55mm、厚度0.15mm的热敏电阻晶片的两面，通过丝网印刷而印刷玻璃浆料并进行烧结之后，通过使用金刚石刀片的切割而切断成0.15mm宽度的长条状。进一步地，在切断面的两面通过丝网印刷而印刷玻璃浆料并进行烧结之后，通过使用金刚石刀片的切割而切断成0.36mm宽度以实现芯片化。
通过在该芯片的两端面浸渍Ag浆料并进行烧结而形成基底电极层。
之后，除了形成膜厚3μm的硅氧化物膜(保护膜及氧化物层)以外，以与本发明例1同样的方式制作。
在38×55mm、厚度0.36mm的热敏电阻晶片的两面，旋涂以高纯度化学制的RuO2粉末为原料且使用涂料搅拌器制成的RuO2浓度10重量％的乙醇分散液而形成RuO2中间层。进一步地，通过丝网印刷而将掺入玻璃料的Ag浆料印刷于所述晶片的两面，在大气中、800℃、10分钟的条件下进行烧结，从而形成基底电极层。
如此，将形成有基底电极层的热敏电阻晶片粘贴在切割胶带上，通过使用金刚石刀片的切割而切断成0.18mm见方以实现芯片化。
将如上述制成的热敏电阻芯片放入水-乙醇的混合溶剂中，一边搅拌一边加入正硅酸乙酯与NaOH水溶液，使正硅酸乙酯水解及缩聚，从而形成0.5μm的硅氧化物膜(保护膜及氧化物层)。
之后，以与本发明例1同样的方式进行。
(本发明例6)
除了由Au浆料形成基底电极层，并将硅氧化物膜(保护膜及氧化物层)的膜厚设为1.0μm以外，以与本发明例5同样的方式制作。
(本发明例7)
除了由Pt浆料形成基底电极层，并将硅氧化物膜(保护膜及氧化物层)的膜厚设为1.2μm以外，以与本发明例5同样的方式制作。
(比较例)
除了没有形成基底电极层及氧化物层以外，以与本发明例4同样的方式制作。
针对如上所述得到的热敏电阻，对以下的项目进行评估。
(Ni的进入深度D)
并且，将观察本发明例1的电极部的剖面的结果示于图4，将观察比较例的电极部的剖面的结果示于图5。图4及图5中的(a)为SEM图像，(b)为Ni映射图。
以在视野中能容纳从热敏电阻基体到电极的方式设定倍率，并且以2500倍拍摄基于SEM-EDS的元素映射图像。在该映射图像中，将从在电极表面侧检测出覆盖电极层的成分的点到热敏电阻基体的距离设为l，在视野中，将l的最大值设为lMAX。接着，将从检测出镀敷层的成分的点到热敏电阻基体的距离设为d，将其最小值设为dMIN。将lMAX-dMIN的值设成镀敷层的进入深度D。另外，将lMAX设成电极部的厚度。
(电特性)
在镀敷前后对25℃下的电阻值的分布(3CV)进行了比较。将镀敷前后的元件填充到测定用的夹具中，连同夹具放入防水袋中，并在调节成25.00℃的恒温水槽中浸渍15分钟，在温度稳定之后，使用数位万用电表测定元件的20个电阻值。对于所测定的电阻值，通过将样本标准差除以平均值得到的变动系数CV乘以3倍，计算出作为偏差的指标的3CV。
[表1]
Figure BDA0003208633560000111
在将电极部以单层构成的比较例中，如图5所示，Ni进入热敏电阻基体与电极部的接合界面。因此，认为在镀敷前后3CV增加了9％以上。推测是因为热敏电阻基体与镀敷液接触而热敏电阻基体产生劣化。
与此相对，将电极部设为双层结构，如图4所示，在Ni的进入深度D小于电极部的厚度的本发明例1-7中，在镀敷前后，3CV没有发生较大的变化，并且热敏电阻基体的特性十分稳定。
如上所述，根据本发明例，确认到能够提供一种热敏电阻的制造方法及通过该热敏电阻的制造方法制造的特性稳定的热敏电阻，该热敏电阻的制造方法能够制造即使在电极部的表面形成有镀敷层情况下也能够抑制镀敷液向电极部内部的进入且特性稳定的热敏电阻。
符号说明
10 热敏电阻
11 热敏电阻基体
15 保护膜
20 电极部
21 基底电极层
22 覆盖电极层

Claims (5)

1.一种热敏电阻的制造方法，制造具备热敏电阻基体及形成于所述热敏电阻基体的端面的电极部的热敏电阻，其特征在于，具有：
基底电极层形成工序，在所述热敏电阻基体的端面涂布导电性浆料进行烧成而形成基底电极层；
氧化物层形成工序，在所述基底电极层的表面形成氧化物层；
覆盖电极层形成工序，在所述氧化物层的表面涂布导电性浆料进行烧成而形成覆盖电极层；及
导通热处理工序，进行热处理以使所述基底电极层与所述覆盖电极层电导通，
所述热敏电阻的制造方法形成具有所述基底电极层和所述覆盖电极层的所述电极部，并且在所述导通热处理工序之后，具备在所述覆盖电极层的表面形成金属镀敷层的镀敷工序。
2.根据权利要求1所述的热敏电阻的制造方法，其特征在于，
在所述基底电极层形成工序中，通过涂布含有金属粉和玻璃粉的玻璃掺入金属浆料并进行烧成而形成所述基底电极层。
3.根据权利要求1或2所述的热敏电阻的制造方法，其特征在于，
在所述覆盖电极层形成工序中，通过涂布含有金属粉与玻璃粉的玻璃掺入金属浆料并进行烧成而形成所述覆盖电极层。
4.根据权利要求1～3中任一项所述的热敏电阻的制造方法，其特征在于，
所述氧化物层由硅氧化物构成。
5.一种热敏电阻，具备：热敏电阻基体；及形成于所述热敏电阻基体的端面的电极部，其特征在于，
所述电极部具备：形成于所述热敏电阻基体的端面的基底电极层；及层叠于所述基底电极层的覆盖电极层，在所述电极部的表面形成有金属镀敷层，
构成所述金属镀敷层的镀敷金属向所述电极部的进入深度小于所述电极部的厚度。
CN202080014059.XA 2019-02-15 2020-02-05 热敏电阻的制造方法及热敏电阻 Pending CN113424277A (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2019025313A JP2020136384A (ja) 2019-02-15 2019-02-15 サーミスタの製造方法、及び、サーミスタ
JP2019-025313 2019-02-15
PCT/JP2020/004213 WO2020166439A1 (ja) 2019-02-15 2020-02-05 サーミスタの製造方法、及び、サーミスタ

Publications (1)

Publication Number Publication Date
CN113424277A true CN113424277A (zh) 2021-09-21

Family

ID=72044687

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202080014059.XA Pending CN113424277A (zh) 2019-02-15 2020-02-05 热敏电阻的制造方法及热敏电阻

Country Status (5)

Country Link
US (1) US20220139599A1 (zh)
JP (1) JP2020136384A (zh)
CN (1) CN113424277A (zh)
TW (1) TW202046345A (zh)
WO (1) WO2020166439A1 (zh)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06295803A (ja) * 1993-04-07 1994-10-21 Mitsubishi Materials Corp チップ型サーミスタ及びその製造方法
CN2501164Y (zh) * 2001-09-26 2002-07-17 成都宏明电子股份有限公司 单层片式热敏电阻器
JP2003068508A (ja) * 2001-08-24 2003-03-07 Murata Mfg Co Ltd 積層チップバリスタの製造方法
JP2017199797A (ja) * 2016-04-27 2017-11-02 Tdk株式会社 電子部品

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5339068A (en) * 1992-12-18 1994-08-16 Mitsubishi Materials Corp. Conductive chip-type ceramic element and method of manufacture thereof
TWI628678B (zh) * 2016-04-21 2018-07-01 Tdk 股份有限公司 電子零件

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06295803A (ja) * 1993-04-07 1994-10-21 Mitsubishi Materials Corp チップ型サーミスタ及びその製造方法
JP2003068508A (ja) * 2001-08-24 2003-03-07 Murata Mfg Co Ltd 積層チップバリスタの製造方法
CN2501164Y (zh) * 2001-09-26 2002-07-17 成都宏明电子股份有限公司 单层片式热敏电阻器
JP2017199797A (ja) * 2016-04-27 2017-11-02 Tdk株式会社 電子部品

Also Published As

Publication number Publication date
WO2020166439A1 (ja) 2020-08-20
TW202046345A (zh) 2020-12-16
JP2020136384A (ja) 2020-08-31
US20220139599A1 (en) 2022-05-05

Similar Documents

Publication Publication Date Title
JP3555563B2 (ja) 積層チップバリスタの製造方法および積層チップバリスタ
US9959975B2 (en) Ceramic electronic component
US11328851B2 (en) Ceramic electronic component and manufacturing method therefor
JP2017059635A (ja) 積層電子部品
JP5142090B2 (ja) セラミック積層電子部品およびその製造方法
CN115050576B (zh) 陶瓷电子部件
TW201218325A (en) Method for production metalized substrate
US9934907B2 (en) Laminated ceramic electronic component and manufacturing method therefor
JP3636075B2 (ja) 積層ｐｔｃサーミスタ
JP2008177611A (ja) 表面実装型負特性サーミスタ
KR101824905B1 (ko) 적층 세라믹 전자부품
JP4506066B2 (ja) チップ型電子部品及びチップ型電子部品の製造方法
CN116420199A (zh) 多层压敏电阻器及其制造方法
CN115036133A (zh) 陶瓷电子部件
CN113454736B (zh) 热敏电阻的制造方法
JP2023013238A (ja) セラミック電子部品
CN113424277A (zh) 热敏电阻的制造方法及热敏电阻
CN115036131B (zh) 陶瓷电子部件
JP2023055001A (ja) セラミック電子部品
TWI840503B (zh) 熱敏電阻之製造方法
JPH10144501A (ja) チップ抵抗器及びその製造方法
JP2008060612A (ja) 表面実装型負特性サーミスタ
JP2004238264A (ja) 金属化層を有するセラミックス焼結体及びその製造方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
WD01 Invention patent application deemed withdrawn after publication
WD01 Invention patent application deemed withdrawn after publication

Application publication date: 20210921