JPH0629567A - 受光回路 - Google Patents
受光回路Info
- Publication number
- JPH0629567A JPH0629567A JP4184969A JP18496992A JPH0629567A JP H0629567 A JPH0629567 A JP H0629567A JP 4184969 A JP4184969 A JP 4184969A JP 18496992 A JP18496992 A JP 18496992A JP H0629567 A JPH0629567 A JP H0629567A
- Authority
- JP
- Japan
- Prior art keywords
- light
- receiving circuit
- light receiving
- elements
- amorphous silicon
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Landscapes
- Solid State Image Pick-Up Elements (AREA)
- Light Receiving Elements (AREA)
Abstract
(57)【要約】
【目的】 光感応素子の出力のＳ／Ｎ比向上、光感応素
子の温度変化や時間的変化の打ち消し及び高感度な光検
出が可能な受光回路の提供。 【構成】 遮光されないアモルファスシリコンｐ−ｉ−
ｎフォトダイオードＤ１と、遮光膜１を設けたアモルフ
ァスシリコンｐ−ｉ−ｎフォトダイオードＤ２と、２個
以上のポリシリコン薄膜トランジスタＴｒ１，Ｔｒ２と
を同一透明基板上に形成し、ブリッジ回路を構成して受
光回路とする。
子の温度変化や時間的変化の打ち消し及び高感度な光検
出が可能な受光回路の提供。 【構成】 遮光されないアモルファスシリコンｐ−ｉ−
ｎフォトダイオードＤ１と、遮光膜１を設けたアモルフ
ァスシリコンｐ−ｉ−ｎフォトダイオードＤ２と、２個
以上のポリシリコン薄膜トランジスタＴｒ１，Ｔｒ２と
を同一透明基板上に形成し、ブリッジ回路を構成して受
光回路とする。
Description
【０００１】
【産業上の利用分野】本発明は、光通信、光情報処理あ
るいはイメージセンシングなどの機能を実現するための
光電子機能回路に用いて有用な高感度な受光回路に関す
る。
るいはイメージセンシングなどの機能を実現するための
光電子機能回路に用いて有用な高感度な受光回路に関す
る。
【０００２】
【従来の技術】従来、４００ｎｍから８００ｎｍの可視
光領域において透明なガラス基板上に形成した光感応素
子として、水素化アモルファスシリコンを用いたｐ−ｉ
−ｎ構造のフォトダイオードが報告されている。図５
に、テレビジョン学会技出報告（VOL.12 p.55-60,1988)
に記載されている二次元イメージセンサ用アモルファス
シリコンｐ−ｉ−ｎフォトダイオードの受光回路を示
す。図５において、アモルファスシリコンｐ−ｉ−ｎフ
ォトダイオードＤ10とブロッキングダイオードＤ11とが
互いに逆極性で直列接続されている。Ｃ10とＣ11は各ダ
イオードの接合容量である。この受光回路では、光照射
時に、アモルファスシリコンｐ−ｉ−ｎフォトダイオー
ドＤ10に発生した電荷をこのフォトダイオードＤ10自身
の接合容量Ｃ10に蓄積する。そしてブロッキングダイオ
ードＤ11に蓄積された電荷を取り出すには、外部の駆動
回路から負のドライビングパルスをブロッキングダイオ
ードＤ11に入れる。これにより、ブロッキングダイオー
ドＤ11が順方向バイアスとなり、光量に応じた電荷が電
流として、増幅回路などの外部回路に流れ、受光回路と
して動作する。
光領域において透明なガラス基板上に形成した光感応素
子として、水素化アモルファスシリコンを用いたｐ−ｉ
−ｎ構造のフォトダイオードが報告されている。図５
に、テレビジョン学会技出報告（VOL.12 p.55-60,1988)
に記載されている二次元イメージセンサ用アモルファス
シリコンｐ−ｉ−ｎフォトダイオードの受光回路を示
す。図５において、アモルファスシリコンｐ−ｉ−ｎフ
ォトダイオードＤ10とブロッキングダイオードＤ11とが
互いに逆極性で直列接続されている。Ｃ10とＣ11は各ダ
イオードの接合容量である。この受光回路では、光照射
時に、アモルファスシリコンｐ−ｉ−ｎフォトダイオー
ドＤ10に発生した電荷をこのフォトダイオードＤ10自身
の接合容量Ｃ10に蓄積する。そしてブロッキングダイオ
ードＤ11に蓄積された電荷を取り出すには、外部の駆動
回路から負のドライビングパルスをブロッキングダイオ
ードＤ11に入れる。これにより、ブロッキングダイオー
ドＤ11が順方向バイアスとなり、光量に応じた電荷が電
流として、増幅回路などの外部回路に流れ、受光回路と
して動作する。
【０００３】上述した従来の受光回路では、光を照射し
た明状態の出力電流は印加電圧に対して急激に立ち上り
増加するが、逆方向電流が高く、光入射時のＳ／Ｎ比
（信号雑音比）は低い。
た明状態の出力電流は印加電圧に対して急激に立ち上り
増加するが、逆方向電流が高く、光入射時のＳ／Ｎ比
（信号雑音比）は低い。
【０００４】一般に、ガラスなどの絶縁体基板上に形成
したｐ−ｉ−ｎフォトダイオードの逆電流は、フォトダ
イオードのパターニングの際のドライエッチングによっ
て膜が損傷を受けることにより、逆方向電流の増加傾向
にある。従って、このようなｐ−ｉ−ｎフォトダイオー
ドでイメージセンシングを行った場合、フォトダイオー
ドの暗電流のばらつきが大きいため、読み取り誤差が生
じてしまうことになる。また、２次元アレイを構成する
場合は、フォトダイオードの暗電流とＳ／Ｎ比によって
アレイ化ができる並列度に限界があり、特に、入射光強
度が弱い場合は高並列度が困難である。
したｐ−ｉ−ｎフォトダイオードの逆電流は、フォトダ
イオードのパターニングの際のドライエッチングによっ
て膜が損傷を受けることにより、逆方向電流の増加傾向
にある。従って、このようなｐ−ｉ−ｎフォトダイオー
ドでイメージセンシングを行った場合、フォトダイオー
ドの暗電流のばらつきが大きいため、読み取り誤差が生
じてしまうことになる。また、２次元アレイを構成する
場合は、フォトダイオードの暗電流とＳ／Ｎ比によって
アレイ化ができる並列度に限界があり、特に、入射光強
度が弱い場合は高並列度が困難である。
【０００５】
【発明が解決しようとする課題】光感応素子のＳ／Ｎ比
を向上させるには、光感応素子の暗状態時の出力を低減
させることが必要である。また、出力を常に安定に得る
には、光感応素子の温度変化や時間的変化を打ち消す必
要がある。更に、微弱な入射光に対して大きな出力を得
るためには、光感応素子の出力を増幅する機能が必要で
ある。
を向上させるには、光感応素子の暗状態時の出力を低減
させることが必要である。また、出力を常に安定に得る
には、光感応素子の温度変化や時間的変化を打ち消す必
要がある。更に、微弱な入射光に対して大きな出力を得
るためには、光感応素子の出力を増幅する機能が必要で
ある。
【０００６】本発明の目的は、上述した必要性に鑑み、
光感応素子の出力のＳ／Ｎ比を向上し、また光感応素子
の温度変化や時間的変化を打ち消し、更に高感度な光検
出が可能な受光回路を提供することにある。
光感応素子の出力のＳ／Ｎ比を向上し、また光感応素子
の温度変化や時間的変化を打ち消し、更に高感度な光検
出が可能な受光回路を提供することにある。
【０００７】
【課題を解決するための手段】上記目的を達成するた
め、請求項１の受光回路は、２個の光感応素子と２個以
上の抵抗素子とが組み合わされてブリッジ回路が構成さ
れ、前記２個の光感応素子のうち一方に入射される光の
光路中に遮光部材が設けられていることを特徴とするも
のである。
め、請求項１の受光回路は、２個の光感応素子と２個以
上の抵抗素子とが組み合わされてブリッジ回路が構成さ
れ、前記２個の光感応素子のうち一方に入射される光の
光路中に遮光部材が設けられていることを特徴とするも
のである。
【０００８】請求項２の受光回路は、請求項１におい
て、前記光感応素子と抵抗素子が入射される光を透過す
る同一の基板上に形成されており、前記２個の光感応素
子と２個以上の抵抗素子がシリコン及びゲルマニウムの
うちいずれか又は両方の元素を構成元素とする薄膜デバ
イスであることを特徴とするものである。
て、前記光感応素子と抵抗素子が入射される光を透過す
る同一の基板上に形成されており、前記２個の光感応素
子と２個以上の抵抗素子がシリコン及びゲルマニウムの
うちいずれか又は両方の元素を構成元素とする薄膜デバ
イスであることを特徴とするものである。
【０００９】請求項３の受光回路は、請求項１におい
て、前記光感応素子と抵抗素子が入射される光を透過す
る同一の基板上に形成されており、前記光感応素子がア
モルファスシリコンｐ−ｉ−ｎフォトダイオードである
ことを特徴とするものである。
て、前記光感応素子と抵抗素子が入射される光を透過す
る同一の基板上に形成されており、前記光感応素子がア
モルファスシリコンｐ−ｉ−ｎフォトダイオードである
ことを特徴とするものである。
【００１０】請求項４の受光回路は、請求項１におい
て、前記光感応素子と抵抗素子が入射される光を透過す
る同一の基板上に形成されており、前記抵抗素子が、ポ
リシリコンを用いた薄膜トランジスタ、アモルファスシ
リコンｐ−ｉ−ｎフォトダイオード及び薄膜抵抗のうち
のいずれかまたは複数の組み合わせにより構成されてい
ることを特徴とするものである。
て、前記光感応素子と抵抗素子が入射される光を透過す
る同一の基板上に形成されており、前記抵抗素子が、ポ
リシリコンを用いた薄膜トランジスタ、アモルファスシ
リコンｐ−ｉ−ｎフォトダイオード及び薄膜抵抗のうち
のいずれかまたは複数の組み合わせにより構成されてい
ることを特徴とするものである。
【００１１】
【作用】請求項１では、２つの光感応素子のうち遮光し
た方が常時暗状態となり、この光感応素子の出力を基準
にして、ブリッジ回路により、遮光しない方の光感応素
子の暗電流を相殺するため、暗状態での出力が低減し、
Ｓ／Ｎ比が高まる。また、同じ理由により、遮光した光
感応素子の出力が基準となり、ブリッジ回路により、遮
光しない方の光感応素子出力の温度変化や時間的変化を
打ち消す。更に、ブリッジ回路なので、光感応素子また
は抵抗素子のインピーダンスを高く設定することにより
高感度となり、入射光が微弱な場合でも高感度に出力を
得ることができる。
た方が常時暗状態となり、この光感応素子の出力を基準
にして、ブリッジ回路により、遮光しない方の光感応素
子の暗電流を相殺するため、暗状態での出力が低減し、
Ｓ／Ｎ比が高まる。また、同じ理由により、遮光した光
感応素子の出力が基準となり、ブリッジ回路により、遮
光しない方の光感応素子出力の温度変化や時間的変化を
打ち消す。更に、ブリッジ回路なので、光感応素子また
は抵抗素子のインピーダンスを高く設定することにより
高感度となり、入射光が微弱な場合でも高感度に出力を
得ることができる。
【００１２】請求項２の発明では、シリコン、ゲルマニ
ウムのいずれか又は両方を構成元素とする薄膜の光感応
素子及び抵抗素子は高並列受光素子アレイの構成に有利
であり、これらの光感応素子と抵抗素子を同一基板上に
複数形成する。
ウムのいずれか又は両方を構成元素とする薄膜の光感応
素子及び抵抗素子は高並列受光素子アレイの構成に有利
であり、これらの光感応素子と抵抗素子を同一基板上に
複数形成する。
【００１３】請求項３の発明では、光感応素子としてア
モルファスシリコンｐ−ｉ−ｎフォトダイオードを用い
ることにより、可視光領域での光検出感度が高い。
モルファスシリコンｐ−ｉ−ｎフォトダイオードを用い
ることにより、可視光領域での光検出感度が高い。
【００１４】請求項４の発明では、抵抗素子として、ポ
リシリコンの薄膜トランジスタ、アモルファスシリコン
ｐ−ｉ−ｎフォトダイオード及び薄膜抵抗のいずれか又
は複数の組み合せとすることにより、受光回路の製作が
容易になる。
リシリコンの薄膜トランジスタ、アモルファスシリコン
ｐ−ｉ−ｎフォトダイオード及び薄膜抵抗のいずれか又
は複数の組み合せとすることにより、受光回路の製作が
容易になる。
【００１５】
【実施例】以下、実施例を示す図面を参照して本発明を
詳細に説明する。図１は本発明の受光回路の第１実施例
を示す。図１に示す実施例では、２つの光感応素子とし
てアモルファスシリコンｐ−ｉ−ｎフォトダイオードＤ
１，Ｄ２を用い、２つの抵抗素子としてポリシリコンの
薄膜トランジスタ（ＴＦＴ）Ｔｒ１，Ｔｒ２を用い、こ
れらでブリッジ回路を構成してある。但し、一方のアモ
ルファスシリコンｐ−ｉ−ｎフォトダイオードＤ２は膜
状の遮光部材（以下、遮光膜という）１を設け、このｐ
−ｉ−ｎフォトダイオードＤ２に入射する光の光路を遮
って常時暗状態にしている。また、２つのｐ−ｉ−ｎフ
ォトダイオードＤ１，Ｄ２はブリッジ中の一方の互いに
隣接するアームに配置し、これに対向する他方の互いに
隣接するアームに２つの薄膜トランジスタＴｒ１，Ｔｒ
２を配置してある。更に、ブリッジ回路の４つの端子と
して、電極２，３，４，５を設けてある。
詳細に説明する。図１は本発明の受光回路の第１実施例
を示す。図１に示す実施例では、２つの光感応素子とし
てアモルファスシリコンｐ−ｉ−ｎフォトダイオードＤ
１，Ｄ２を用い、２つの抵抗素子としてポリシリコンの
薄膜トランジスタ（ＴＦＴ）Ｔｒ１，Ｔｒ２を用い、こ
れらでブリッジ回路を構成してある。但し、一方のアモ
ルファスシリコンｐ−ｉ−ｎフォトダイオードＤ２は膜
状の遮光部材（以下、遮光膜という）１を設け、このｐ
−ｉ−ｎフォトダイオードＤ２に入射する光の光路を遮
って常時暗状態にしている。また、２つのｐ−ｉ−ｎフ
ォトダイオードＤ１，Ｄ２はブリッジ中の一方の互いに
隣接するアームに配置し、これに対向する他方の互いに
隣接するアームに２つの薄膜トランジスタＴｒ１，Ｔｒ
２を配置してある。更に、ブリッジ回路の４つの端子と
して、電極２，３，４，５を設けてある。
【００１６】図１に示した受光回路を以下の工程により
作製した。図２に示す受光回路の模式的な断面構造を参
照して、受光回路の作製工程を説明する。 （１）透明基板として、厚さ１ｍｍの石英基板６を用い
た。 （２）まず、石英基板６上に、チャンネル長１０μｍの
ｎチャンネルのポリシリコン薄膜トランジスタＴｒ１，
Ｔｒ２を作製して、２つの抵抗素子を形成した。 （３）次に、透明電極７，８を形成し、一方の透明電極
８上にＭｏ（モリブデン）膜を形成して遮光膜１とし
た。 （４）次に、プラズマＣＶＤ法を用いて、透明電極７及
びＭｏ遮光膜１上にそれぞれｎ型，ｉ型，ｐ型のアモル
ファスシリコン膜を順次堆積して、アモルファスシリコ
ンｐ−ｉ−ｎフォトダイオードＤ１，Ｄ２を作成し、２
つの光感応素子を形成した。 （５）次に、層間絶縁膜を形成した後、最後に金属電極
２，３，４，５を形成し、受光回路の作製を終了した。
作製した。図２に示す受光回路の模式的な断面構造を参
照して、受光回路の作製工程を説明する。 （１）透明基板として、厚さ１ｍｍの石英基板６を用い
た。 （２）まず、石英基板６上に、チャンネル長１０μｍの
ｎチャンネルのポリシリコン薄膜トランジスタＴｒ１，
Ｔｒ２を作製して、２つの抵抗素子を形成した。 （３）次に、透明電極７，８を形成し、一方の透明電極
８上にＭｏ（モリブデン）膜を形成して遮光膜１とし
た。 （４）次に、プラズマＣＶＤ法を用いて、透明電極７及
びＭｏ遮光膜１上にそれぞれｎ型，ｉ型，ｐ型のアモル
ファスシリコン膜を順次堆積して、アモルファスシリコ
ンｐ−ｉ−ｎフォトダイオードＤ１，Ｄ２を作成し、２
つの光感応素子を形成した。 （５）次に、層間絶縁膜を形成した後、最後に金属電極
２，３，４，５を形成し、受光回路の作製を終了した。
【００１７】上記（１）〜（５）の工程で作製した受光
回路の受光特性は以下に述べる通りであった。図１又は
図２に示す電極２に１５Ｖの直流電圧を印加し、これに
対向する電極３を接地し、他の電極４の電位と電極５の
電位との差を出力電圧とする。この時、図２に示す如く
透明基板６の裏面から光９を入射し、入射光強度と出力
電圧の関係を調べた。得られた特性を図３に示す。具体
的には、波長６３３ｎｍの光の入射光強度が４０μＷ／
cm2 以上で約１５Ｖの出力電圧が得られており、高感度
な受光検出を確認できた。また、この実施例の受光回路
の消費電力は、６０μＷ／cm2 と極めて低く、高並列受
光素子アレイ化した場合でも特別な冷却機構を必要とし
ない。
回路の受光特性は以下に述べる通りであった。図１又は
図２に示す電極２に１５Ｖの直流電圧を印加し、これに
対向する電極３を接地し、他の電極４の電位と電極５の
電位との差を出力電圧とする。この時、図２に示す如く
透明基板６の裏面から光９を入射し、入射光強度と出力
電圧の関係を調べた。得られた特性を図３に示す。具体
的には、波長６３３ｎｍの光の入射光強度が４０μＷ／
cm2 以上で約１５Ｖの出力電圧が得られており、高感度
な受光検出を確認できた。また、この実施例の受光回路
の消費電力は、６０μＷ／cm2 と極めて低く、高並列受
光素子アレイ化した場合でも特別な冷却機構を必要とし
ない。
【００１８】図４に本発明の受光回路の第２実施例を示
す。この実施例の受光回路では、２個のアモルファスシ
リコンｐ−ｉ−ｎフォトダイオードＤ１，Ｄ２と、４個
の抵抗素子としてポリシリコン薄膜トランジスタＴｒ
３，Ｔｒ４，Ｔｒ５，Ｔｒ６とを用い、これらでブリッ
ジ回路を構成してある。但し、フォトダイオードＤ２に
は遮光膜１を設け、Ｄ２に入射する光の光路を遮断して
いる。これら各素子Ｄ１，Ｄ２，Ｔｒ３〜Ｔｒ６及び１
は同一の透明基板上に形成してある。
す。この実施例の受光回路では、２個のアモルファスシ
リコンｐ−ｉ−ｎフォトダイオードＤ１，Ｄ２と、４個
の抵抗素子としてポリシリコン薄膜トランジスタＴｒ
３，Ｔｒ４，Ｔｒ５，Ｔｒ６とを用い、これらでブリッ
ジ回路を構成してある。但し、フォトダイオードＤ２に
は遮光膜１を設け、Ｄ２に入射する光の光路を遮断して
いる。これら各素子Ｄ１，Ｄ２，Ｔｒ３〜Ｔｒ６及び１
は同一の透明基板上に形成してある。
【００１９】更に、第２の実施例では、受光回路の透明
基板上に６個の薄膜トランジスタＴｒ７，Ｔｒ８，Ｔｒ
９，Ｔｒ１０，Ｔｒ１１及びＴｒ１２により差動増幅回
路を構成しており、ブリッジ回路の出力電圧を増幅して
一層高感度な光検出を実現している。図４中、２，３，
１０，１１は電極である。
基板上に６個の薄膜トランジスタＴｒ７，Ｔｒ８，Ｔｒ
９，Ｔｒ１０，Ｔｒ１１及びＴｒ１２により差動増幅回
路を構成しており、ブリッジ回路の出力電圧を増幅して
一層高感度な光検出を実現している。図４中、２，３，
１０，１１は電極である。
【００２０】上述した第１及び第２実施例では、抵抗素
子として薄膜トランジスタＴｒ１〜Ｔｒ６を用いたが、
アモルファスシリコンｐ−ｉ−ｎフォトダイオード又は
／及び薄膜抵抗など抵抗を呈するものを用いることもで
き、構成元素としてもシリコンの他、ゲルマニウや、シ
リコンとゲルマニウムの合金などを使用できる。同様
に、光感応素子としてもアモルファスシリコンｐ−ｉ−
ｎフォトダイオードに限らず、構成元素としてもシリコ
ンの他に、ゲルマニウムや、シリコンとゲルマニウムの
合金などを用いることもできる。更に、遮光膜１もＭｏ
に限らず、透明基板６も石英に限らず、適宜な材料を使
用することができる。
子として薄膜トランジスタＴｒ１〜Ｔｒ６を用いたが、
アモルファスシリコンｐ−ｉ−ｎフォトダイオード又は
／及び薄膜抵抗など抵抗を呈するものを用いることもで
き、構成元素としてもシリコンの他、ゲルマニウや、シ
リコンとゲルマニウムの合金などを使用できる。同様
に、光感応素子としてもアモルファスシリコンｐ−ｉ−
ｎフォトダイオードに限らず、構成元素としてもシリコ
ンの他に、ゲルマニウムや、シリコンとゲルマニウムの
合金などを用いることもできる。更に、遮光膜１もＭｏ
に限らず、透明基板６も石英に限らず、適宜な材料を使
用することができる。
【００２１】
【発明の効果】以上説明したように、本発明の受光回路
は、以下の効果を奏する。 （１）ブリッジ回路により、遮光した常時暗状態の光感
応素子の出力を基準にしているため、暗状態での受光回
路の出力が低減し、Ｓ／Ｎ比を増大することができる。 （２）同じく、遮光した常時暗状態の光感応素子の出力
を基準にしているため、光感応素子の温度変化や時間的
変化を打ち消すことができ、受光回路の出力が安定化す
る。 （３）光感応素子または抵抗素子のインピーダンスを高
く設定することにより、入射光が微弱な場合でも、高感
度に出力を得ることができる。 （４）従って、本発明の受光回路の適用により、高感度
な受光素子アレイを透明基板上に形成することができ
る。 （５）特に、請求項２の発明の如くシリコン、ゲルマニ
ウムのいずれか又は両方を構成元素とする薄膜の光感応
素子及び抵抗素子を用いることにより、高並列受光素子
アレイを構成することができる。 （６）また、請求項３の発明の如く、光感応素子として
アモルファスシリコンｐ−ｉ−ｎフォトダイオードを用
いることにより、可視光領域での光検出感度を高くする
ことができる。 （７）更に、請求項４の発明の如く抵抗素子として、ポ
リシリコンの薄膜トランジスタ、アモルファスシリコン
ｐ−ｉ−ｎフォトダイオード及び薄膜抵抗のいずれか又
は複数の組み合せとすることにより、受光回路の製作が
容易になる。 （８）本発明の受光回路は、高度な機能を有する様々な
光電子機能回路に適用することができる。
は、以下の効果を奏する。 （１）ブリッジ回路により、遮光した常時暗状態の光感
応素子の出力を基準にしているため、暗状態での受光回
路の出力が低減し、Ｓ／Ｎ比を増大することができる。 （２）同じく、遮光した常時暗状態の光感応素子の出力
を基準にしているため、光感応素子の温度変化や時間的
変化を打ち消すことができ、受光回路の出力が安定化す
る。 （３）光感応素子または抵抗素子のインピーダンスを高
く設定することにより、入射光が微弱な場合でも、高感
度に出力を得ることができる。 （４）従って、本発明の受光回路の適用により、高感度
な受光素子アレイを透明基板上に形成することができ
る。 （５）特に、請求項２の発明の如くシリコン、ゲルマニ
ウムのいずれか又は両方を構成元素とする薄膜の光感応
素子及び抵抗素子を用いることにより、高並列受光素子
アレイを構成することができる。 （６）また、請求項３の発明の如く、光感応素子として
アモルファスシリコンｐ−ｉ−ｎフォトダイオードを用
いることにより、可視光領域での光検出感度を高くする
ことができる。 （７）更に、請求項４の発明の如く抵抗素子として、ポ
リシリコンの薄膜トランジスタ、アモルファスシリコン
ｐ−ｉ−ｎフォトダイオード及び薄膜抵抗のいずれか又
は複数の組み合せとすることにより、受光回路の製作が
容易になる。 （８）本発明の受光回路は、高度な機能を有する様々な
光電子機能回路に適用することができる。
【図１】本発明の受光回路の第１実施例の回路構成を示
す図。
す図。
【図２】第１実施例の受光回路の断面構造を模式的に示
す図。
す図。
【図３】第１実施例の受光回路の出力電圧−印加電圧特
性を示す図。
性を示す図。
【図４】本発明の受光回路の第２実施例の回路構成を示
す図。
す図。
【図５】従来の受光回路の回路構成を示す図。
Ｄ１，Ｄ２ 光感応素子（アモルファスシリコンｐ−ｉ
−ｎフォトダイオード） Ｔｒ１，Ｔｒ２，Ｔｒ３，Ｔｒ４，Ｔｒ５，Ｔｒ６ 抵
抗素子（ポリシリコン薄膜トランジスタ） Ｔｒ７，Ｔｒ８，Ｔｒ９，Ｔｒ１０，Ｔｒ１１，Ｔｒ１
２ 薄膜トランジスタ１ 遮光膜 ２，３，４，５，１０，１１ 電極 ６ 基板 ７，８ 透明電極 ９ 入射光
−ｎフォトダイオード） Ｔｒ１，Ｔｒ２，Ｔｒ３，Ｔｒ４，Ｔｒ５，Ｔｒ６ 抵
抗素子（ポリシリコン薄膜トランジスタ） Ｔｒ７，Ｔｒ８，Ｔｒ９，Ｔｒ１０，Ｔｒ１１，Ｔｒ１
２ 薄膜トランジスタ１ 遮光膜 ２，３，４，５，１０，１１ 電極 ６ 基板 ７，８ 透明電極 ９ 入射光
Claims (4)
- 【請求項１】 ２個の光感応素子と２個以上の抵抗素子
とが組み合わされてブリッジ回路が構成され、前記２個
の光感応素子のうち一方に入射される光の光路中に遮光
部材が設けられていることを特徴とする受光回路。 - 【請求項２】 前記光感応素子と抵抗素子が入射される
光を透過する同一の基板上に形成されており、前記２個
の光感応素子と２個以上の抵抗素子がシリコン及びゲル
マニウムのうちいずれか又は両方の元素を構成元素とす
る薄膜デバイスであることを特徴とする請求項１記載の
受光回路。 - 【請求項３】 前記光感応素子と抵抗素子が入射される
光を透過する同一の基板上に形成されており、前記光感
応素子がアモルファスシリコンｐ−ｉ−ｎフォトダイオ
ードであることを特徴とする請求項１記載の受光回路。 - 【請求項４】 前記光感応素子と抵抗素子が入射される
光を透過する同一の基板上に形成されており、前記抵抗
素子が、ポリシリコンを用いた薄膜トランジスタ、アモ
ルファスシリコンｐ−ｉ−ｎフォトダイオード及び薄膜
抵抗のうちのいずれかまたは複数の組み合わせにより構
成されていることを特徴とする請求項１記載の受光回
路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4184969A JPH0629567A (ja) | 1992-07-13 | 1992-07-13 | 受光回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4184969A JPH0629567A (ja) | 1992-07-13 | 1992-07-13 | 受光回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0629567A true JPH0629567A (ja) | 1994-02-04 |
Family
ID=16162526
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP4184969A Withdrawn JPH0629567A (ja) | 1992-07-13 | 1992-07-13 | 受光回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0629567A (ja) |
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2005129909A (ja) * | 2003-09-19 | 2005-05-19 | Semiconductor Energy Lab Co Ltd | 光センサー装置および電子機器 |
| JP2005136392A (ja) * | 2003-10-06 | 2005-05-26 | Semiconductor Energy Lab Co Ltd | 半導体装置およびその作製方法 |
| EP2109895A1 (en) * | 2007-02-07 | 2009-10-21 | Sharp Kabushiki Kaisha | A light sensing system |
| JP2010153915A (ja) * | 2006-05-30 | 2010-07-08 | Semiconductor Energy Lab Co Ltd | 半導体装置 |
| US8779348B2 (en) | 2008-03-21 | 2014-07-15 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device comprising photodiode and transistor circuit |
| US11353360B2 (en) | 2017-03-22 | 2022-06-07 | Mitsubishi Electric Corporation | Electromagnetic wave detector, electromagnetic wave detector array, and electromagnetic wave detection method |
-
1992
- 1992-07-13 JP JP4184969A patent/JPH0629567A/ja not_active Withdrawn
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2005129909A (ja) * | 2003-09-19 | 2005-05-19 | Semiconductor Energy Lab Co Ltd | 光センサー装置および電子機器 |
| JP2005136392A (ja) * | 2003-10-06 | 2005-05-26 | Semiconductor Energy Lab Co Ltd | 半導体装置およびその作製方法 |
| JP2010153915A (ja) * | 2006-05-30 | 2010-07-08 | Semiconductor Energy Lab Co Ltd | 半導体装置 |
| EP2109895A1 (en) * | 2007-02-07 | 2009-10-21 | Sharp Kabushiki Kaisha | A light sensing system |
| EP2109895A4 (en) * | 2007-02-07 | 2011-05-25 | Sharp Kk | LIGHT SENSOR SYSTEM |
| US8779348B2 (en) | 2008-03-21 | 2014-07-15 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device comprising photodiode and transistor circuit |
| US11353360B2 (en) | 2017-03-22 | 2022-06-07 | Mitsubishi Electric Corporation | Electromagnetic wave detector, electromagnetic wave detector array, and electromagnetic wave detection method |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR101810608B1 (ko) | 광센싱 장치 및 그 구동 방법, 광센싱 장치를 포함하는 광터치 스크린 장치 | |
| JP4183990B2 (ja) | 薄膜フォトトランジスタ及びそれを用いたアクティブマトリクス基板並びにそれを用いた画像読み取り装置。 | |
| JPS617663A (ja) | デイプレツシヨン型薄膜半導体光検知器 | |
| GB2188482A (en) | Optical sensor | |
| JPS6386973A (ja) | 露光ブロツキング素子をもつ感光ピクセル | |
| JPS6259469B2 (ja) | ||
| US7893392B2 (en) | Light-receiving circuit having a photodiode made of thin films and a transferring thin film transistor | |
| JPH0629567A (ja) | 受光回路 | |
| JPS59108462A (ja) | 静電誘導トランジスタを具える固体撮像素子 | |
| US4988631A (en) | Method of making a photoelectric conversion device | |
| JPH09199699A (ja) | 薄膜イメージセンサ | |
| US6252215B1 (en) | Hybrid sensor pixel architecture with gate line and drive line synchronization | |
| JP2865284B2 (ja) | 薄膜半導体デバイス | |
| US4789888A (en) | Solid-state image sensor | |
| JPH06296036A (ja) | フォトセンサ | |
| JP3289535B2 (ja) | 光電変換装置 | |
| JPH0531864B2 (ja) | ||
| JPH0864793A (ja) | 光電変換装置 | |
| JP2933870B2 (ja) | 光検出装置及びその製造方法 | |
| JPS6121891Y2 (ja) | ||
| JP3018669B2 (ja) | 半導体センサ | |
| JP2940935B2 (ja) | 光検出増幅器 | |
| RU2616222C1 (ru) | Устройство для усиления сигнала от ячейки матричного фотоприёмника | |
| JP2501107B2 (ja) | 光電変換装置 | |
| JPS5845828B2 (ja) | ハンドウタイコウゾウケンシユツソウチ |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Application deemed to be withdrawn because no request for examination was validly filed |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 19991005 |