JPH11354446A - 半導体膜の製造方法 - Google Patents
半導体膜の製造方法Info
- Publication number
- JPH11354446A JPH11354446A JP16123698A JP16123698A JPH11354446A JP H11354446 A JPH11354446 A JP H11354446A JP 16123698 A JP16123698 A JP 16123698A JP 16123698 A JP16123698 A JP 16123698A JP H11354446 A JPH11354446 A JP H11354446A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor film
- film
- impurities
- manufacturing
- laser
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Recrystallisation Techniques (AREA)
Abstract
(57)【要約】
【課題】 固相成長過程後またはレーザ照射後の結晶性
の劣化を防止することが可能な半導体膜の製造方法を提
供する。 【解決手段】 ガラス基板上１にジシランを原料とした
ＬＰＣＶＤ法を用いてａ−Ｓｉ膜２を堆積させ、６００
℃の窒素中または大気中で熱処理を行ってから固相成長
を行い、固相成長多結晶シリコン膜３にした後、ＬＰＣ
ＶＤ法によってジシラン及びジボランの混合ガスを用い
て不純物を導入し、不純物導入シリコン膜４１を堆積さ
せる。この堆積後、不純物導入シリコン膜４１上にレー
ザ５を照射して結晶化を行う。
の劣化を防止することが可能な半導体膜の製造方法を提
供する。 【解決手段】 ガラス基板上１にジシランを原料とした
ＬＰＣＶＤ法を用いてａ−Ｓｉ膜２を堆積させ、６００
℃の窒素中または大気中で熱処理を行ってから固相成長
を行い、固相成長多結晶シリコン膜３にした後、ＬＰＣ
ＶＤ法によってジシラン及びジボランの混合ガスを用い
て不純物を導入し、不純物導入シリコン膜４１を堆積さ
せる。この堆積後、不純物導入シリコン膜４１上にレー
ザ５を照射して結晶化を行う。
Description
【０００１】
【発明の属する技術分野】本発明は半導体膜の製造方法
に関し、特にアクティブマトリックス液晶ディスプレイ
パネルや密着型イメージセンサ等の入出力装置、携帯機
器等に用いる低温でのガラス基板上への形成が要求され
る薄膜トランジスタのシリコン薄膜の製造方法に関す
る。
に関し、特にアクティブマトリックス液晶ディスプレイ
パネルや密着型イメージセンサ等の入出力装置、携帯機
器等に用いる低温でのガラス基板上への形成が要求され
る薄膜トランジスタのシリコン薄膜の製造方法に関す
る。
【０００２】
【従来の技術】ガラス基板上に薄膜トランジスタ（ＴＦ
Ｔ：Ｔｈｉｎ Ｆｉｌｍ Ｔｒａｎｓｉｓｔｏｒ）を形
成する代表的な技術として、水素化アモルファス半導体
ＴＦＴ技術及び多結晶シリコンＴＦＴ技術が挙げられ
る。
Ｔ：Ｔｈｉｎ Ｆｉｌｍ Ｔｒａｎｓｉｓｔｏｒ）を形
成する代表的な技術として、水素化アモルファス半導体
ＴＦＴ技術及び多結晶シリコンＴＦＴ技術が挙げられ
る。
【０００３】前者は作製プロセス最高温度３００℃程度
であり、移動度１ｃｍ2 ／Ｖｓｅｃ程度のキャリア移動
度を実現している。後者は、例えば石英基板を用い１０
００℃程度のＬＳＩ（大規模集積回路）と類似した高温
プロセスを用いることで、キャリア移動度１００ｃｍ2
／Ｖｓｅｃの性能を得ることができる。
であり、移動度１ｃｍ2 ／Ｖｓｅｃ程度のキャリア移動
度を実現している。後者は、例えば石英基板を用い１０
００℃程度のＬＳＩ（大規模集積回路）と類似した高温
プロセスを用いることで、キャリア移動度１００ｃｍ2
／Ｖｓｅｃの性能を得ることができる。
【０００４】このような高いキャリア移動度の実現は、
例えば上記のＴＦＴを液晶ディスプレイに応用した場
合、各画素を駆動する画素ＴＦＴと同時に、周辺駆動回
路部までもが同一ガラス基板上に同時に形成することが
できる。
例えば上記のＴＦＴを液晶ディスプレイに応用した場
合、各画素を駆動する画素ＴＦＴと同時に、周辺駆動回
路部までもが同一ガラス基板上に同時に形成することが
できる。
【０００５】ところが、多結晶シリコンＴＦＴ技術にお
いて、上述のような高温プロセスを用いる場合、前者の
プロセスが用いることができる安価な低軟化点ガラスを
用いることができない。そこで、低温で高移動度を有す
る低温多結晶シリコン薄膜トランジスタの研究開発が活
発に行われている。
いて、上述のような高温プロセスを用いる場合、前者の
プロセスが用いることができる安価な低軟化点ガラスを
用いることができない。そこで、低温で高移動度を有す
る低温多結晶シリコン薄膜トランジスタの研究開発が活
発に行われている。
【０００６】低温で高性能な多結晶シリコンを得るには
エキシマレーザ結晶化技術が最も有効である。この方法
を用いて移動度３００ｃｍ2 ／Ｖｓｅｃという高い移動
度を実現したという報告もある。しかしながら、パルス
レーザによる溶融結晶化技術を用いるため、均一性や再
現性に課題を残している。
エキシマレーザ結晶化技術が最も有効である。この方法
を用いて移動度３００ｃｍ2 ／Ｖｓｅｃという高い移動
度を実現したという報告もある。しかしながら、パルス
レーザによる溶融結晶化技術を用いるため、均一性や再
現性に課題を残している。
【０００７】このような問題を解決する手段として予め
固相成長法によって結晶化した膜をエキシマレーザ照射
によって再結晶化させる方法が提案されている。すなわ
ち、固相成長法によって粒径の大きい多結晶化膜を作製
し、これをエキシマレーザ照射によって粒界の界質を行
うことで均一に高移動度な膜を得る方法である。
固相成長法によって結晶化した膜をエキシマレーザ照射
によって再結晶化させる方法が提案されている。すなわ
ち、固相成長法によって粒径の大きい多結晶化膜を作製
し、これをエキシマレーザ照射によって粒界の界質を行
うことで均一に高移動度な膜を得る方法である。
【０００８】一方、駆動回路を形成するにはＣＭＯＳ
（Ｃｏｍｐｌｅｍｅｎｔａｒｙ Ｍｅｔａｌ Ｏｘｉｄ
ｅ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ）のＴＦＴが必要にな
る。一般に真性多結晶シリコン薄膜を用いてＴＦＴを作
製すると、ｎチャネル及びｐチャネル共にトランジスタ
の閾値が負側にシフトすることが知られている。
（Ｃｏｍｐｌｅｍｅｎｔａｒｙ Ｍｅｔａｌ Ｏｘｉｄ
ｅ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ）のＴＦＴが必要にな
る。一般に真性多結晶シリコン薄膜を用いてＴＦＴを作
製すると、ｎチャネル及びｐチャネル共にトランジスタ
の閾値が負側にシフトすることが知られている。
【０００９】これは多結晶シリコン中に存在するトラッ
プ準位のエネルギがバンド内に一様に分布していないか
らである。よって、ｎ型のＴＦＴとｐ型のＴＦＴとの特
性のバランスを保つために、チャネルに微量ドーピング
を行い、閾値の制御を行う。
プ準位のエネルギがバンド内に一様に分布していないか
らである。よって、ｎ型のＴＦＴとｐ型のＴＦＴとの特
性のバランスを保つために、チャネルに微量ドーピング
を行い、閾値の制御を行う。
【００１０】このように、閾値を制御するために不純物
を導入する手法として、薄膜中へのイオン注入やイオン
ドーピング技術があり、また特開平６−１８１２２２号
公報に開示された技術に代表される気相中で不純物ガス
を分解させ、薄膜中に不純物を導入させた後、固相成
長、レーザ照射させて結晶化させる技術が提案されてい
る。この気相中で微量不純物を混入させる方法は他の方
法と比較して、注入等のプロセスを必要としないので、
簡便な方法として期待されている。
を導入する手法として、薄膜中へのイオン注入やイオン
ドーピング技術があり、また特開平６−１８１２２２号
公報に開示された技術に代表される気相中で不純物ガス
を分解させ、薄膜中に不純物を導入させた後、固相成
長、レーザ照射させて結晶化させる技術が提案されてい
る。この気相中で微量不純物を混入させる方法は他の方
法と比較して、注入等のプロセスを必要としないので、
簡便な方法として期待されている。
【００１１】
【発明が解決しようとする課題】上述した従来のシリコ
ン薄膜の製造方法では、膜に不純物を混入させている
が、不純物を混入させない方法と比較して固相成長法に
よる結晶成長の状態が異なるという問題がある。
ン薄膜の製造方法では、膜に不純物を混入させている
が、不純物を混入させない方法と比較して固相成長法に
よる結晶成長の状態が異なるという問題がある。
【００１２】不純物を混入した膜の場合、不純物からの
核発生率が支配的となり、大粒径を得ることができな
い。そのため、上述した高移動度や高均一化の手段であ
る固相成長結晶化膜のレーザアニールという手段がとれ
ないという問題がある。よって、従来は固相成長を行っ
た後にイオン注入やイオンドーピング法等を用いて微量
ドープによる閾値の制御を行っている。
核発生率が支配的となり、大粒径を得ることができな
い。そのため、上述した高移動度や高均一化の手段であ
る固相成長結晶化膜のレーザアニールという手段がとれ
ないという問題がある。よって、従来は固相成長を行っ
た後にイオン注入やイオンドーピング法等を用いて微量
ドープによる閾値の制御を行っている。
【００１３】そこで、本発明の目的は上記の問題点を解
消し、固相成長過程後またはレーザ照射後の結晶性の劣
化を防止することができる半導体膜の製造方法を提供す
ることにある。
消し、固相成長過程後またはレーザ照射後の結晶性の劣
化を防止することができる半導体膜の製造方法を提供す
ることにある。
【００１４】
【課題を解決するための手段】本発明による第１の半導
体膜の製造方法は、絶縁基板上に第１の半導体膜を成膜
した後、前記第１の半導体膜の固相成長を行い、その固
相成長を行った膜上に不純物を０．１ｐｐｍ〜１００ｐ
ｐｍの範囲で含有する第２の半導体膜を成膜し、該第２
の半導体膜上にレーザ照射するようにしている。
体膜の製造方法は、絶縁基板上に第１の半導体膜を成膜
した後、前記第１の半導体膜の固相成長を行い、その固
相成長を行った膜上に不純物を０．１ｐｐｍ〜１００ｐ
ｐｍの範囲で含有する第２の半導体膜を成膜し、該第２
の半導体膜上にレーザ照射するようにしている。
【００１５】本発明による第２の半導体膜の製造方法
は、絶縁基板上に第１の半導体膜を成膜した後、レーザ
照射によって結晶化を行い、その結晶化された膜上に不
純物を０．１ｐｐｍ〜１００ｐｐｍの範囲で含有する第
２の半導体膜を成膜し、該第２の半導体膜上にレーザ照
射するようにしている。
は、絶縁基板上に第１の半導体膜を成膜した後、レーザ
照射によって結晶化を行い、その結晶化された膜上に不
純物を０．１ｐｐｍ〜１００ｐｐｍの範囲で含有する第
２の半導体膜を成膜し、該第２の半導体膜上にレーザ照
射するようにしている。
【００１６】本発明による第３の半導体膜の製造方法
は、絶縁基板上に、膜中の不純物が膜表面から基板界面
へと連続的に減少するよう濃度勾配をもつ半導体膜を堆
積し、該濃度勾配をもつ半導体膜の表面にレーザ照射す
るようにしている。
は、絶縁基板上に、膜中の不純物が膜表面から基板界面
へと連続的に減少するよう濃度勾配をもつ半導体膜を堆
積し、該濃度勾配をもつ半導体膜の表面にレーザ照射す
るようにしている。
【００１７】本発明による第４の半導体膜の製造方法
は、絶縁基板上に、膜中の不純物が膜表面から基板界面
へと連続的に減少するよう濃度勾配をもつ半導体膜を堆
積し、該濃度勾配をもつ半導体膜を固相成長した後にそ
の固相成長させた膜表面にレーザ照射するようにしてい
る。
は、絶縁基板上に、膜中の不純物が膜表面から基板界面
へと連続的に減少するよう濃度勾配をもつ半導体膜を堆
積し、該濃度勾配をもつ半導体膜を固相成長した後にそ
の固相成長させた膜表面にレーザ照射するようにしてい
る。
【００１８】本発明による第５の半導体膜の製造方法
は、絶縁基板上に第１の半導体膜を成膜する工程と、前
記第１の半導体膜の固相成長を行う工程と、その固相成
長を行った膜上に不純物を０．１ｐｐｍ〜１００ｐｐｍ
の範囲で含有する第２の半導体膜を成膜する工程と、該
第２の半導体膜上にレーザ照射する工程とを備えてい
る。
は、絶縁基板上に第１の半導体膜を成膜する工程と、前
記第１の半導体膜の固相成長を行う工程と、その固相成
長を行った膜上に不純物を０．１ｐｐｍ〜１００ｐｐｍ
の範囲で含有する第２の半導体膜を成膜する工程と、該
第２の半導体膜上にレーザ照射する工程とを備えてい
る。
【００１９】本発明による第６の半導体膜の製造方法
は、絶縁基板上に第１の半導体膜を成膜する工程と、レ
ーザ照射によって結晶化を行う工程と、その結晶化され
た膜上に不純物を０．１ｐｐｍ〜１００ｐｐｍの範囲で
含有する第２の半導体膜を成膜する工程と、該第２の半
導体膜上にレーザ照射する工程とを備えている。
は、絶縁基板上に第１の半導体膜を成膜する工程と、レ
ーザ照射によって結晶化を行う工程と、その結晶化され
た膜上に不純物を０．１ｐｐｍ〜１００ｐｐｍの範囲で
含有する第２の半導体膜を成膜する工程と、該第２の半
導体膜上にレーザ照射する工程とを備えている。
【００２０】本発明による第７の半導体膜の製造方法
は、絶縁基板上に、膜中の不純物が膜表面から基板界面
へと連続的に減少するよう濃度勾配をもつ半導体膜を堆
積する工程と、該濃度勾配をもつ半導体膜の表面にレー
ザ照射する工程とを備えている。
は、絶縁基板上に、膜中の不純物が膜表面から基板界面
へと連続的に減少するよう濃度勾配をもつ半導体膜を堆
積する工程と、該濃度勾配をもつ半導体膜の表面にレー
ザ照射する工程とを備えている。
【００２１】本発明による第８の半導体膜の製造方法
は、絶縁基板上に、膜中の不純物が膜表面から基板界面
へと連続的に減少するよう濃度勾配をもつ半導体膜を堆
積する工程と、該濃度勾配をもつ半導体膜を固相成長さ
せる工程と、固相成長させた膜表面にレーザ照射する工
程とを備えている。
は、絶縁基板上に、膜中の不純物が膜表面から基板界面
へと連続的に減少するよう濃度勾配をもつ半導体膜を堆
積する工程と、該濃度勾配をもつ半導体膜を固相成長さ
せる工程と、固相成長させた膜表面にレーザ照射する工
程とを備えている。
【００２２】すなわち、本発明の半導体膜の製造方法
は、活性層として用いるシリコン薄膜の閾値の制御とし
て用いる不純物を膜全体に拡散、導入させずに、不純物
が混入する膜と不純物が混入しない膜とを分離形成ある
いは堆積途中から不純物ガスを導入して不純物濃度に勾
配を形成させて不純物が混入しない膜を残している。こ
れによって、固相成長過程後またはレーザ照射後の結晶
性の劣化を防止することが可能となる。
は、活性層として用いるシリコン薄膜の閾値の制御とし
て用いる不純物を膜全体に拡散、導入させずに、不純物
が混入する膜と不純物が混入しない膜とを分離形成ある
いは堆積途中から不純物ガスを導入して不純物濃度に勾
配を形成させて不純物が混入しない膜を残している。こ
れによって、固相成長過程後またはレーザ照射後の結晶
性の劣化を防止することが可能となる。
【００２３】
【発明の実施の形態】次に、本発明の一実施例について
図面を参照して説明する。図１（ａ）〜（ｃ）は本発明
の一実施例による半導体膜の製造過程を示す断面図であ
る。この図１を参照して本発明の一実施例による半導体
膜の製造過程について説明する。
図面を参照して説明する。図１（ａ）〜（ｃ）は本発明
の一実施例による半導体膜の製造過程を示す断面図であ
る。この図１を参照して本発明の一実施例による半導体
膜の製造過程について説明する。
【００２４】まず、ガラス基板上１にジシランを原料と
したＬＰＣＶＤ（Ｌｏｗ Ｐｒｅｓｓｕｒｅ Ｃｈｅｍ
ｉｃａｌ Ｖａｐｏｒ Ｄｅｐｏｓｉｔｉｏｎ：減圧Ｃ
ＶＤ）法を用いて成長温度４５０℃でａ−Ｓｉ膜２を５
００Åから９００Å堆積させる［図１（ａ）参照］。
したＬＰＣＶＤ（Ｌｏｗ Ｐｒｅｓｓｕｒｅ Ｃｈｅｍ
ｉｃａｌ Ｖａｐｏｒ Ｄｅｐｏｓｉｔｉｏｎ：減圧Ｃ
ＶＤ）法を用いて成長温度４５０℃でａ−Ｓｉ膜２を５
００Åから９００Å堆積させる［図１（ａ）参照］。
【００２５】その後に、６００℃の窒素中または大気中
で熱処理を行ってから固相成長を行い、固相成長多結晶
シリコン膜３にした後［図１（ｂ）参照］、ＬＰＣＶＤ
法によってジシラン及びジボランの混合ガス（混合比は
ジシランに対してジボラン０．１ｐｐｍ〜１００ｐｐｍ
の範囲）を用いて不純物を導入し、不純物導入シリコン
膜４１を５００Åから１００Å堆積させる。この堆積
後、不純物導入シリコン膜４１上にレーザ５を照射して
結晶化を行う［図１（ｃ）参照］。
で熱処理を行ってから固相成長を行い、固相成長多結晶
シリコン膜３にした後［図１（ｂ）参照］、ＬＰＣＶＤ
法によってジシラン及びジボランの混合ガス（混合比は
ジシランに対してジボラン０．１ｐｐｍ〜１００ｐｐｍ
の範囲）を用いて不純物を導入し、不純物導入シリコン
膜４１を５００Åから１００Å堆積させる。この堆積
後、不純物導入シリコン膜４１上にレーザ５を照射して
結晶化を行う［図１（ｃ）参照］。
【００２６】この時、レーザ５の照射強度を、下層であ
る固相成長多結晶シリコン膜３の上部のみが溶融する程
度に調整する。その結果、下層の固相成長膜は不純物を
含まないため、大粒径化が得られるので、第２のシリコ
ン層を積層してレーザを照射した後、下層である固相成
長膜から結晶成長が起こり、固相成長膜の粒径を反映し
て大粒径で高移動度な多結晶シリコン膜が均一性をもっ
て得られる。
る固相成長多結晶シリコン膜３の上部のみが溶融する程
度に調整する。その結果、下層の固相成長膜は不純物を
含まないため、大粒径化が得られるので、第２のシリコ
ン層を積層してレーザを照射した後、下層である固相成
長膜から結晶成長が起こり、固相成長膜の粒径を反映し
て大粒径で高移動度な多結晶シリコン膜が均一性をもっ
て得られる。
【００２７】この場合、上層膜は不純物を予め含んでい
るため、微量に不純物を含んだ多結晶シリコンを均一に
作製することができる。このように、イオン注入やイオ
ンドーピング等のプロセスを用いずに、移動度の高い多
結晶シリコン膜を均一に作製することができる。
るため、微量に不純物を含んだ多結晶シリコンを均一に
作製することができる。このように、イオン注入やイオ
ンドーピング等のプロセスを用いずに、移動度の高い多
結晶シリコン膜を均一に作製することができる。
【００２８】通常、ａ−Ｓｉ膜２を固相成長した場合、
柱状結晶が棒状にかつランダムに成長し、レーザ照射後
にその柱状結晶の形状を残しながら結晶化する。予め不
純物を含むシリコン膜の固相成長膜後の粒径はジボラン
／ジシランガス比が１００ｐｐｍの時、粒径サイズは１
００ｎｍ以下であるのに対し、ガス濃度比１０ｐｐｍ以
下では５００ｎｍ、１ｐｐｍ以下では１０００ｎｍの粒
径が得られる（図４参照）。これからも、不純物を気相
で混入させて固相成長を行うことが結晶成長の点で不利
であることがわかる。
柱状結晶が棒状にかつランダムに成長し、レーザ照射後
にその柱状結晶の形状を残しながら結晶化する。予め不
純物を含むシリコン膜の固相成長膜後の粒径はジボラン
／ジシランガス比が１００ｐｐｍの時、粒径サイズは１
００ｎｍ以下であるのに対し、ガス濃度比１０ｐｐｍ以
下では５００ｎｍ、１ｐｐｍ以下では１０００ｎｍの粒
径が得られる（図４参照）。これからも、不純物を気相
で混入させて固相成長を行うことが結晶成長の点で不利
であることがわかる。
【００２９】図２（ａ）〜（ｄ）は本発明の一実施例に
よる薄膜トランジスタの各製造工程を示す断面図であ
る。この図２を参照して本発明の一実施例による薄膜ト
ランジスタの各製造工程について説明する。
よる薄膜トランジスタの各製造工程を示す断面図であ
る。この図２を参照して本発明の一実施例による薄膜ト
ランジスタの各製造工程について説明する。
【００３０】ガラス基板上１にＬＰＣＶＤ法を用いて、
反応管内部の温度を４５０℃に均一に保ち、ジシランガ
ス（Ｓｉ2 Ｈ6 ）を導入させ、ａ−Ｓｉ膜２を５００Å
堆積させる。同一の反応管内で６００℃のＮ2 中で５０
時間の固相成長膜３とする［図２（ａ）参照］。
反応管内部の温度を４５０℃に均一に保ち、ジシランガ
ス（Ｓｉ2 Ｈ6 ）を導入させ、ａ−Ｓｉ膜２を５００Å
堆積させる。同一の反応管内で６００℃のＮ2 中で５０
時間の固相成長膜３とする［図２（ａ）参照］。
【００３１】この後に、ジボランガス（Ｂ2 Ｈ6 ）とジ
シランガス（Ｓｉ2 Ｈ6 ）との混合ガスを導入させ、不
純物導入膜４を３００Å堆積させる。その後に、不純物
導入膜４上にレーザ５を照射して結晶化させるととも
に、不純物を固相成長膜３中に再分布させる［図２
（ｂ）参照］。この場合、レーザ５には大面積に均一に
照射することが可能なエキシマレーザを用いている。
シランガス（Ｓｉ2 Ｈ6 ）との混合ガスを導入させ、不
純物導入膜４を３００Å堆積させる。その後に、不純物
導入膜４上にレーザ５を照射して結晶化させるととも
に、不純物を固相成長膜３中に再分布させる［図２
（ｂ）参照］。この場合、レーザ５には大面積に均一に
照射することが可能なエキシマレーザを用いている。
【００３２】レーザ５の照射後に結晶化させた後、固相
成長膜３を島状に加工し、ＬＰＣＶＤ法によってゲート
絶縁膜６を形成させる。続けて、高融点シリサイド金属
を用いてシリサイドゲート電極７を形成し、イオンドー
ピング８によってソースドレイン電極９を形成し、層間
絶縁膜（ＳｉＮx ）１０を３００ｎｍ堆積させる［図２
（ｃ）参照］。
成長膜３を島状に加工し、ＬＰＣＶＤ法によってゲート
絶縁膜６を形成させる。続けて、高融点シリサイド金属
を用いてシリサイドゲート電極７を形成し、イオンドー
ピング８によってソースドレイン電極９を形成し、層間
絶縁膜（ＳｉＮx ）１０を３００ｎｍ堆積させる［図２
（ｃ）参照］。
【００３３】この後に、ゲート絶縁膜６及び層間絶縁膜
１０にコンタクトホールを形成し、そのコンタクトホー
ルにアルミ電極１１を形成させてトランジスタを作製す
る［図２（ｄ）参照］。
１０にコンタクトホールを形成し、そのコンタクトホー
ルにアルミ電極１１を形成させてトランジスタを作製す
る［図２（ｄ）参照］。
【００３４】上述した製造工程で作製したトランジスタ
はｎチャネル及びｐチャネル共に均一に移動度１００ｃ
ｍ2 ／Ｖｓｅｃ以上の値を示し、高性能な薄膜トランジ
スタを均一に作製することができる。また、ｎチャネル
及びｐチャネルのトランジスタ特性はゲート電圧０Ｖを
中心に対称な特性を示し、閾値の制御も良好であること
が実験等から得られている。
はｎチャネル及びｐチャネル共に均一に移動度１００ｃ
ｍ2 ／Ｖｓｅｃ以上の値を示し、高性能な薄膜トランジ
スタを均一に作製することができる。また、ｎチャネル
及びｐチャネルのトランジスタ特性はゲート電圧０Ｖを
中心に対称な特性を示し、閾値の制御も良好であること
が実験等から得られている。
【００３５】図３（ａ）〜（ｃ）は本発明の他の実施例
による半導体膜の各製造過程を示す断面図である。この
図３を参照して本発明の他の実施例による半導体膜の製
造過程について説明する。
による半導体膜の各製造過程を示す断面図である。この
図３を参照して本発明の他の実施例による半導体膜の製
造過程について説明する。
【００３６】まず、ガラス基板上１にジシランを原料と
したＬＰＣＶＤ法を用いて成長温度４５０℃でａ−Ｓｉ
膜２を堆積させる成長途中から不純物ガスとしてジシラ
ンとジボランとの混合ガスを導入し、不純物導入膜４２
を形成させる［図３（ａ），（ｂ）参照］。その後に、
不純物導入膜４２上にレーザ５を照射させる［図３
（ｃ）参照］。この場合、レーザ５の照射前に６００℃
の固相成長を実施してもよい。
したＬＰＣＶＤ法を用いて成長温度４５０℃でａ−Ｓｉ
膜２を堆積させる成長途中から不純物ガスとしてジシラ
ンとジボランとの混合ガスを導入し、不純物導入膜４２
を形成させる［図３（ａ），（ｂ）参照］。その後に、
不純物導入膜４２上にレーザ５を照射させる［図３
（ｃ）参照］。この場合、レーザ５の照射前に６００℃
の固相成長を実施してもよい。
【００３７】図４は従来技術のジボラン／ジシランガス
濃度に依存した粒径を示す図であり、図５は本発明のジ
ボラン／ジシランガス濃度に依存した粒径を示す図であ
る。これら図４及び図５を参照してジボラン／ジシラン
ガス濃度に依存した粒径について説明する。
濃度に依存した粒径を示す図であり、図５は本発明のジ
ボラン／ジシランガス濃度に依存した粒径を示す図であ
る。これら図４及び図５を参照してジボラン／ジシラン
ガス濃度に依存した粒径について説明する。
【００３８】ａ−Ｓｉ膜２を固相成長した場合、柱状結
晶が棒状にランダムに成長し、レーザ照射後にこの柱状
結晶の形状を残しながら結晶化する。膜全体に不純物を
導入させた場合の固相成長膜後の粒径は、ジボラン／ジ
シランガス比が１００ｐｐｍの時、粒径サイズは１００
ｎｍ以下であるのに対し、ガス濃度比１０ｐｐｍ以下で
は５００ｎｍ、１ｐｐｍ以下では１０００ｎｍの粒径が
得られる（図４参照）。
晶が棒状にランダムに成長し、レーザ照射後にこの柱状
結晶の形状を残しながら結晶化する。膜全体に不純物を
導入させた場合の固相成長膜後の粒径は、ジボラン／ジ
シランガス比が１００ｐｐｍの時、粒径サイズは１００
ｎｍ以下であるのに対し、ガス濃度比１０ｐｐｍ以下で
は５００ｎｍ、１ｐｐｍ以下では１０００ｎｍの粒径が
得られる（図４参照）。
【００３９】レーザで不純物を再分布させ、目的とする
膜中不純物濃度にする場合、不純物形成時のガス濃度比
は不純物を導入しない膜厚との比率によっても異なる
が、膜全体に不純物を混入させる場合のガス濃度の約
１．１倍から５倍のガス濃度比を必要とする。その結
果、同じ膜中不純物濃度を得るために導入した不純物の
ガス濃度では２倍程度が好ましく、この場合での粒径サ
イズを比較した場合、１０ｐｐｍのガス濃度で粒径サイ
ズが５００ｎｍなのに対し、２０ｐｐｍでは８００ｎｍ
の粒径サイズとなる（図５参照）。尚、結晶性及び粒径
は走査型電子顕微鏡、透過型電子顕微鏡にて観察し、評
価している。
膜中不純物濃度にする場合、不純物形成時のガス濃度比
は不純物を導入しない膜厚との比率によっても異なる
が、膜全体に不純物を混入させる場合のガス濃度の約
１．１倍から５倍のガス濃度比を必要とする。その結
果、同じ膜中不純物濃度を得るために導入した不純物の
ガス濃度では２倍程度が好ましく、この場合での粒径サ
イズを比較した場合、１０ｐｐｍのガス濃度で粒径サイ
ズが５００ｎｍなのに対し、２０ｐｐｍでは８００ｎｍ
の粒径サイズとなる（図５参照）。尚、結晶性及び粒径
は走査型電子顕微鏡、透過型電子顕微鏡にて観察し、評
価している。
【００４０】このように、不純物導入膜４１，４２と、
不純物を導入しない固相成長膜３とを分離させて形成
し、不純物を導入しない固相成長膜３のみを初期段階で
熱処理させることで、レーザ照射後に不純物を導入しな
い固相成長膜３からの核発生を支配的に起こさせること
で、良好な結晶性薄膜を得ることができる。
不純物を導入しない固相成長膜３とを分離させて形成
し、不純物を導入しない固相成長膜３のみを初期段階で
熱処理させることで、レーザ照射後に不純物を導入しな
い固相成長膜３からの核発生を支配的に起こさせること
で、良好な結晶性薄膜を得ることができる。
【００４１】すなわち、活性層として用いるシリコン薄
膜の閾値の制御として用いる不純物を膜全体に拡散、導
入させずに、不純物が混入する膜と不純物が混入しない
膜とを分離形成あるいは堆積途中から不純物ガスを導入
して不純物濃度に勾配を形成させて不純物が混入しない
膜を残すことによって、固相成長過程後またはレーザ照
射後の結晶性の劣化を防止することができる。
膜の閾値の制御として用いる不純物を膜全体に拡散、導
入させずに、不純物が混入する膜と不純物が混入しない
膜とを分離形成あるいは堆積途中から不純物ガスを導入
して不純物濃度に勾配を形成させて不純物が混入しない
膜を残すことによって、固相成長過程後またはレーザ照
射後の結晶性の劣化を防止することができる。
【００４２】不純物を導入しない固相成長膜３の固相成
長を先に行うことで、不純物によって微結晶化せずかつ
レーザ５の照射後に大粒径が得られる多結晶シリコン薄
膜を提供することができ、高移動度を実現した薄膜トラ
ンジスタを作製することができる。
長を先に行うことで、不純物によって微結晶化せずかつ
レーザ５の照射後に大粒径が得られる多結晶シリコン薄
膜を提供することができ、高移動度を実現した薄膜トラ
ンジスタを作製することができる。
【００４３】
【発明の効果】以上説明したように本発明によれば、絶
縁基板上に第１の半導体膜を成膜した後、第１の半導体
膜の固相成長を行い、その固相成長を行った膜上に不純
物を０．１ｐｐｍ〜１００ｐｐｍの範囲で含有する第２
の半導体膜を成膜し、該第２の半導体膜上にレーザ照射
することによって、固相成長過程後またはレーザ照射後
の結晶性の劣化を防止することができるという効果があ
る。
縁基板上に第１の半導体膜を成膜した後、第１の半導体
膜の固相成長を行い、その固相成長を行った膜上に不純
物を０．１ｐｐｍ〜１００ｐｐｍの範囲で含有する第２
の半導体膜を成膜し、該第２の半導体膜上にレーザ照射
することによって、固相成長過程後またはレーザ照射後
の結晶性の劣化を防止することができるという効果があ
る。
【図１】（ａ）〜（ｃ）は本発明の一実施例による半導
体膜の製造過程を示す断面図である。
体膜の製造過程を示す断面図である。
【図２】（ａ）〜（ｄ）は本発明の一実施例による薄膜
トランジスタの各製造工程を示す断面図である。
トランジスタの各製造工程を示す断面図である。
【図３】（ａ）〜（ｃ）は本発明の他の実施例による半
導体膜の各製造過程を示す断面図である。
導体膜の各製造過程を示す断面図である。
【図４】従来技術のジボラン／ジシランガス濃度に依存
した粒径を示す図である。
した粒径を示す図である。
【図５】本発明のジボラン／ジシランガス濃度に依存し
た粒径を示す図である。
た粒径を示す図である。
１ ガラス基板 ２ ａ−Ｓｉ膜 ３ 固相成長膜 ５ レーザ ６ ゲート絶縁膜 ７ シリサイドゲート電極 ８ イオンドーピング ９ ソースドレイン電極 １０ 層間絶縁膜 １１ アルミ電極 ４１，４２ 不純物導入膜
Claims (16)
- 【請求項１】 絶縁基板上に第１の半導体膜を成膜した
後、前記第１の半導体膜の固相成長を行い、その固相成
長を行った膜上に不純物を０．１ｐｐｍ〜１００ｐｐｍ
の範囲で含有する第２の半導体膜を成膜し、該第２の半
導体膜上にレーザ照射するようにしたことを特徴とする
半導体膜の製造方法。 - 【請求項２】 前記第２の半導体膜に含まれる導伝型不
純物濃度が前記第１の半導体膜に含まれる導伝型不純物
濃度よりも高くなるようにしたことを特徴とする請求項
１記載の半導体膜の製造方法。 - 【請求項３】 前記第１の半導体膜が導伝型不純物を含
まないことを特徴とする請求項１または請求項２記載の
半導体膜の製造方法。 - 【請求項４】 絶縁基板上に第１の半導体膜を成膜した
後、レーザ照射によって結晶化を行い、その結晶化され
た膜上に不純物を０．１ｐｐｍ〜１００ｐｐｍの範囲で
含有する第２の半導体膜を成膜し、該第２の半導体膜上
にレーザ照射するようにしたことを特徴とする半導体膜
の製造方法。 - 【請求項５】 前記第２の半導体膜に含まれる導伝型不
純物濃度が前記第１の半導体膜に含まれる導伝型不純物
濃度よりも高くなるようにしたことを特徴とする請求項
４記載の半導体膜の製造方法。 - 【請求項６】 前記第１の半導体膜が導伝型不純物を含
まないことを特徴とする請求項４または請求項５記載の
半導体膜の製造方法。 - 【請求項７】 絶縁基板上に、膜中の不純物が膜表面か
ら基板界面へと連続的に減少するよう濃度勾配をもつ半
導体膜を堆積し、該濃度勾配をもつ半導体膜の表面にレ
ーザ照射するようにしたことを特徴とする半導体膜の製
造方法。 - 【請求項８】 絶縁基板上に、膜中の不純物が膜表面か
ら基板界面へと連続的に減少するよう濃度勾配をもつ半
導体膜を堆積し、該濃度勾配をもつ半導体膜を固相成長
した後にその固相成長させた膜表面にレーザ照射するよ
うにしたことを特徴とする半導体膜の製造方法。 - 【請求項９】 絶縁基板上に第１の半導体膜を成膜する
工程と、前記第１の半導体膜の固相成長を行う工程と、
その固相成長を行った膜上に不純物を０．１ｐｐｍ〜１
００ｐｐｍの範囲で含有する第２の半導体膜を成膜する
工程と、該第２の半導体膜上にレーザ照射する工程とを
有することを特徴とする半導体膜の製造方法。 - 【請求項１０】 前記第２の半導体膜に含まれる導伝型
不純物濃度が前記第１の半導体膜に含まれる導伝型不純
物濃度よりも高くなるようにしたことを特徴とする請求
項９記載の半導体膜の製造方法。 - 【請求項１１】 前記第１の半導体膜が導伝型不純物を
含まないことを特徴とする請求項９または請求項１０記
載の半導体膜の製造方法。 - 【請求項１２】 絶縁基板上に第１の半導体膜を成膜す
る工程と、レーザ照射によって結晶化を行う工程と、そ
の結晶化された膜上に不純物を０．１ｐｐｍ〜１００ｐ
ｐｍの範囲で含有する第２の半導体膜を成膜する工程
と、該第２の半導体膜上にレーザ照射する工程とを有す
ることを特徴とする半導体膜の製造方法。 - 【請求項１３】 前記第２の半導体膜に含まれる導伝型
不純物濃度が前記第１の半導体膜に含まれる導伝型不純
物濃度よりも高くなるようにしたことを特徴とする請求
項１２記載の半導体膜の製造方法。 - 【請求項１４】 前記第１の半導体膜が導伝型不純物を
含まないことを特徴とする請求項１２または請求項１３
記載の半導体膜の製造方法。 - 【請求項１５】 絶縁基板上に、膜中の不純物が膜表面
から基板界面へと連続的に減少するよう濃度勾配をもつ
半導体膜を堆積する工程と、該濃度勾配をもつ半導体膜
の表面にレーザ照射する工程とを有することを特徴とす
る半導体膜の製造方法。 - 【請求項１６】 絶縁基板上に、膜中の不純物が膜表面
から基板界面へと連続的に減少するよう濃度勾配をもつ
半導体膜を堆積する工程と、該濃度勾配をもつ半導体膜
を固相成長させる工程と、固相成長させた膜表面にレー
ザ照射する工程とを有することを特徴とする半導体膜の
製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP16123698A JP3185757B2 (ja) | 1998-06-10 | 1998-06-10 | 半導体膜の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP16123698A JP3185757B2 (ja) | 1998-06-10 | 1998-06-10 | 半導体膜の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH11354446A true JPH11354446A (ja) | 1999-12-24 |
| JP3185757B2 JP3185757B2 (ja) | 2001-07-11 |
Family
ID=15731235
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP16123698A Expired - Fee Related JP3185757B2 (ja) | 1998-06-10 | 1998-06-10 | 半導体膜の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3185757B2 (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006115484A (ja) * | 2004-09-17 | 2006-04-27 | Nec Corp | 半導体装置、回路、これらを用いた表示装置、及びこれらの駆動方法 |
| US8681084B2 (en) | 2004-09-17 | 2014-03-25 | Gold Charm Limited | Semiconductor device, method for driving same, display device using same and personal digital assistant |
-
1998
- 1998-06-10 JP JP16123698A patent/JP3185757B2/ja not_active Expired - Fee Related
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006115484A (ja) * | 2004-09-17 | 2006-04-27 | Nec Corp | 半導体装置、回路、これらを用いた表示装置、及びこれらの駆動方法 |
| US8681084B2 (en) | 2004-09-17 | 2014-03-25 | Gold Charm Limited | Semiconductor device, method for driving same, display device using same and personal digital assistant |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3185757B2 (ja) | 2001-07-11 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100227439B1 (ko) | 다결정 박막 및 박막 반도체 장치 제작 방법 | |
| US5818076A (en) | Transistor and semiconductor device | |
| US5970327A (en) | Method of fabricating a thin film transistor | |
| US6329269B1 (en) | Semiconductor device manufacturing with amorphous film cyrstallization using wet oxygen | |
| JPH02140915A (ja) | 半導体装置の製造方法 | |
| US7087964B2 (en) | Predominantly <100> polycrystalline silicon thin film transistor | |
| JPH08195492A (ja) | 多結晶薄膜の形成方法および薄膜トランジスタの製造方法 | |
| JP3411408B2 (ja) | 半導体装置の作製方法 | |
| JP3357707B2 (ja) | 多結晶半導体膜の製造方法及び薄膜トランジスタの製造方法 | |
| JP2961375B2 (ja) | 半導体装置の製造方法 | |
| JPH1168109A (ja) | 多結晶薄膜の製造方法及び薄膜トランジスタの製造方法 | |
| JP3185757B2 (ja) | 半導体膜の製造方法 | |
| JPH01270310A (ja) | 半導体製造方法 | |
| JPH02275641A (ja) | 半導体装置の製造方法 | |
| JP3203652B2 (ja) | 半導体薄膜の製造方法 | |
| JP3141909B2 (ja) | 半導体装置作製方法 | |
| JP2822394B2 (ja) | 半導体装置の製造方法 | |
| JPH11261078A (ja) | 半導体装置の製造方法 | |
| JPH0945926A (ja) | 多結晶半導体薄膜の形成方法、並びに薄膜トランジスタ及びその製造方法 | |
| JPH04305940A (ja) | 薄膜トランジスタの製造方法 | |
| JP2876598B2 (ja) | 半導体装置の製造方法 | |
| JP2773203B2 (ja) | 半導体装置の製造方法 | |
| JPH0982639A (ja) | 半導体装置およびその製造方法 | |
| JP2933081B2 (ja) | 半導体装置の製造方法 | |
| JP3338756B2 (ja) | 半導体装置およびその製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090511 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100511 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110511 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110511 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120511 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120511 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130511 Year of fee payment: 12 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130511 Year of fee payment: 12 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130511 Year of fee payment: 12 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130511 Year of fee payment: 12 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |