JPH06268217A - 薄膜半導体素子 - Google Patents
薄膜半導体素子Info
- Publication number
- JPH06268217A JPH06268217A JP5054019A JP5401993A JPH06268217A JP H06268217 A JPH06268217 A JP H06268217A JP 5054019 A JP5054019 A JP 5054019A JP 5401993 A JP5401993 A JP 5401993A JP H06268217 A JPH06268217 A JP H06268217A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- drain
- source
- channel
- tft
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 40
- 239000010409 thin film Substances 0.000 title claims description 6
- 239000000758 substrate Substances 0.000 claims abstract description 13
- 239000010410 layer Substances 0.000 abstract description 90
- 239000011241 protective layer Substances 0.000 abstract description 26
- 238000000034 method Methods 0.000 abstract description 14
- 239000004973 liquid crystal related substance Substances 0.000 description 15
- 239000010408 film Substances 0.000 description 14
- 238000004519 manufacturing process Methods 0.000 description 12
- 239000011159 matrix material Substances 0.000 description 8
- 229910021417 amorphous silicon Inorganic materials 0.000 description 5
- 238000010586 diagram Methods 0.000 description 5
- 238000005530 etching Methods 0.000 description 5
- 239000000463 material Substances 0.000 description 5
- 229910052581 Si3N4 Inorganic materials 0.000 description 4
- 238000000059 patterning Methods 0.000 description 4
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N silicon dioxide Inorganic materials O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 4
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 4
- 238000002955 isolation Methods 0.000 description 3
- 229910052814 silicon oxide Inorganic materials 0.000 description 3
- ZOKXTWBITQBERF-UHFFFAOYSA-N Molybdenum Chemical compound [Mo] ZOKXTWBITQBERF-UHFFFAOYSA-N 0.000 description 2
- 229910052782 aluminium Inorganic materials 0.000 description 2
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 2
- 239000011651 chromium Substances 0.000 description 2
- 230000007547 defect Effects 0.000 description 2
- 239000011521 glass Substances 0.000 description 2
- 229910052751 metal Inorganic materials 0.000 description 2
- 239000002184 metal Substances 0.000 description 2
- 229910052750 molybdenum Inorganic materials 0.000 description 2
- 239000011733 molybdenum Substances 0.000 description 2
- VYZAMTAEIAYCRO-UHFFFAOYSA-N Chromium Chemical compound [Cr] VYZAMTAEIAYCRO-UHFFFAOYSA-N 0.000 description 1
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 1
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 1
- 239000000969 carrier Substances 0.000 description 1
- 229910052804 chromium Inorganic materials 0.000 description 1
- 239000011248 coating agent Substances 0.000 description 1
- 238000000576 coating method Methods 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 230000002542 deteriorative effect Effects 0.000 description 1
- 238000001312 dry etching Methods 0.000 description 1
- 239000007772 electrode material Substances 0.000 description 1
- -1 for example Substances 0.000 description 1
- 239000007789 gas Substances 0.000 description 1
- 239000012535 impurity Substances 0.000 description 1
- 239000011229 interlayer Substances 0.000 description 1
- 150000002739 metals Chemical class 0.000 description 1
- 239000000203 mixture Substances 0.000 description 1
- 238000000465 moulding Methods 0.000 description 1
- 229910052760 oxygen Inorganic materials 0.000 description 1
- 239000001301 oxygen Substances 0.000 description 1
- 230000003071 parasitic effect Effects 0.000 description 1
- 229910052698 phosphorus Inorganic materials 0.000 description 1
- 239000011574 phosphorus Substances 0.000 description 1
- 238000005268 plasma chemical vapour deposition Methods 0.000 description 1
- 238000001020 plasma etching Methods 0.000 description 1
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 1
- 239000010453 quartz Substances 0.000 description 1
- 230000002040 relaxant effect Effects 0.000 description 1
- LIVNPJMFVYWSIS-UHFFFAOYSA-N silicon monoxide Chemical compound [Si-]#[O+] LIVNPJMFVYWSIS-UHFFFAOYSA-N 0.000 description 1
- 239000002356 single layer Substances 0.000 description 1
- 238000003860 storage Methods 0.000 description 1
- 229910052715 tantalum Inorganic materials 0.000 description 1
- GUVRBAGPIYLISA-UHFFFAOYSA-N tantalum atom Chemical compound [Ta] GUVRBAGPIYLISA-UHFFFAOYSA-N 0.000 description 1
- TXEYQDLBPFQVAA-UHFFFAOYSA-N tetrafluoromethane Chemical compound FC(F)(F)F TXEYQDLBPFQVAA-UHFFFAOYSA-N 0.000 description 1
- 238000001039 wet etching Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Ceramic Engineering (AREA)
- Thin Film Transistor (AREA)
- Liquid Crystal (AREA)
Abstract
よるリーク電流を小さくする 【構成】 逆スタッガ型TFTにおいて、ソースおよび
ドレインがそれぞれチャネル保護層上に重なる領域を有
し、重なる領域においてチャネル保護層の幅方向の少な
くとも一方の幅面よりもソースおよびドレインの幅面が
重なる領域の外側にあり、かつソースおよびドレインと
チャネル保護層との重なり交点において半導体層とも重
なり交点を有する。
Description
とくにアクティブマトリックス型液晶表示装置等に用い
られる薄膜半導体素子の構造に関する。
略称する。)はアクティブマトリックス型液晶表示装置
やイメージセンサー等の素子として多用されており、そ
れと共に、液晶表示装置等に使用する際の半導体特性の
向上が望まれている。
TFTを例にとり図2を参照して説明する。図2(a)
は平面図を、図2(b)は図2(a)のII−II断面図
を、図2(c)は図2(a)のIV−IV断面図を示す。ガ
ラスなどからなる絶縁基板7上にゲート電極層3を形成
して、さらにゲート絶縁層4、半導体層5、チャネル保
護層1を順に成膜する。所定のチャネル長が得られるよ
うにチャネル保護層1を成形した後、コンタクト層6、
ソース2、ドレイン2を形成する。このままではソース
とドレインはコンタクト層6により短絡している。そこ
で、チャネル保護層1上のコンタクト層6をソース2と
ドレイン2をマスクにして除去する。ここで、ソース2
およびドレイン2の幅はチャネル保護層の幅よりも広く
形成する。すなわち、ソースまたはドレインの幅を
W1、チャネル保護層の幅をW0 とするとW0 >W1 で
ある。これはチャネル層の幅を広くすることにより、ソ
ースとドレインとの間の抵抗を下げる必要があるためで
ある。また、チャネル層の保護を確実にするためにもチ
ャネル保護層の幅を広くしてアライメントを容易にする
必要があった。
利用した場合を例にとり、このようなTFTの問題点に
ついて説明する。TFTは、マトリックス状に形成され
た各画素に選択的に電荷を書き込むためのスイッチング
素子として機能している。このため、オン状態の時に電
荷を充分に書き込むことが可能で、オフ状態の時には必
要な時間だけ画素に書き込んだ電荷を保持する性能が要
求される。したがって、スイッチング機能を果たす上で
オン/オフ比が充分に確保されていることが重要にな
る。原理上透過光を使用する液晶表示装置に利用される
TFTは、光照射を受けることが避けられない。このた
め、非晶質シリコンや多結晶シリコンを用いているTF
Tは、光により励起されたキャリアが発生してとくにオ
フ状態時にリーク電流が生じやすくなる。このオフ状態
の時に発生するドレインリーク電流値を下げ、オン/オ
フ比を充分に確保することがTFTに必須の技術となっ
ている。オン/オフ比を大きく保てないと、たとえばノ
ーマリーホワイトの液晶材料を使用した場合、画素が白
くなり表示装置の欠陥として認識される。液晶表示装置
用のように構造上また使用環境上光が照射される状況下
で使用される場合、このようにTFTのオン/オフ比の
低下に基づく表示不良が発生しやすかった。
比を充分に確保するための対策として、TFTへの光照
射を避けるためにブラックマトリックスや遮蔽膜の配設
が考えられている。また、TFTのリーク電流が無視で
きるように画素電極の補助容量を大きくする方法も考え
られている。さらに、ソースおよびドレインを遮蔽層と
して半導体層への光照射を避ける方法も提案されている
(USP 5,051,800 )。
極側に通常形成されているブラックマトリックスを配設
する場合は、ブラックマトリックスとTFTとの間が数
μm あり、その間に液晶組成物が挟持されているため、
バックライトおよび使用環境からの光は液晶装置内の乱
反射によりTFTに照射されてしまう。ブラックマトリ
ックスの面積を大きくする方法もあるが液晶表示装置の
開口率が低下し画質の劣化が生じてしまう。また、TF
T上に直接光の遮蔽膜を配設する方法は、遮蔽膜の電位
がTFTの動作に影響を与え電位決定を困難とすること
や、層間ショートの恐れなどの問題がある。また製造工
程数が増加し複雑化する。したがってTFTを使用する
装置の製造歩留まりが低下するなどの問題がある。
液晶表示装置の開口率を低下させてしまうことや、大き
な補助容量の分、電荷を画素に書き込むことが可能とな
る移動度の高いTFTが必要となるなどの問題がある。
体層への光照射を避ける方法は、チャネル領域の遮蔽層
先端において半導体層とソースおよびドレインがコンタ
クト層を介して接触部分を有するため、ドレインリーク
電流を充分下げることができないという問題がある。
ーク電流を効率よく下げることは困難であるとの問題が
あった。
もので、製造工程を複雑化させることなく、またTFT
を使用する装置の性能を劣化させることなく、光照射に
よるTFTのリーク電流を小さくすることのできるTF
Tを提供することを目的とする。
と、この基板上に配設されたゲート電極層と、絶縁層を
介してゲート電極層上に配設された半導体層からなるチ
ャネル領域と、チャネル領域上に配設されたチャネル保
護層と、チャネル領域を介して電気的に接続されたソー
スおよびドレインとからなるTFTであって、ソースお
よびドレインがそれぞれチャネル保護層上に重なる領域
を有し、重なる領域においてチャネル保護層の幅方向の
少なくとも一方の幅面よりもソースおよびドレインの幅
面が重なる領域の外側にあり、かつソースおよびドレイ
ンとチャネル保護層との重なり交点において半導体層と
も重なり交点を有することを特徴とする。
図1(a)は平面図を、図1(b)は図1(a)の I−
I 断面図を、図1(c)は図1(a)のII−II断面図
を、図1(d)は図1(a)のIV−IV断面図をそれぞれ
示す。透明基板7の上にゲート電極層3、ゲート絶縁層
4、半導体層5、チャネル保護層1が配設されている。
さらにその上にコンタクト層6を介して半導体層5と電
気的に接続されたソースおよびドレイン2が配設されて
いる。ソースおよびドレイン2は、チャネル保護層1上
に重なる領域を有している。さらにチャネル保護層の幅
方向の少なくとも一方の幅面よりもソースおよびドレイ
ンの幅面が外側にあるように重なる。したがって、チャ
ネル保護層の一方の幅面だけを覆うように重なっても、
また両方の幅面を覆うように重なってもよい。ソースお
よびドレイン2の電極幅W1 はチャネル保護層1の幅W
0 よりも大きく、かつ両方の幅面を覆うように重なると
きは、TFTのリーク電流を小さくすることのできるの
でより好ましい。なお、一方の幅面だけを覆うように重
なるときは、TFTの寄生容量を下げることができる。
の重なり交点において半導体層とも重なり交点を有する
とは、図1に示すようにソースおよびドレイン2とチャ
ネル保護層1の重なり交点 IIIにおいて、ソースおよび
ドレイン2が直接半導体層5と接触しており、コンタク
ト層6を介していないことをいう(図1(c)および図
1(d))。このような構造とすることによりリーク電
流を大幅に下げることができる。ここで、ソースおよび
ドレイン2は低抵抗半導体層あるいは金属からなっても
よいし、またこれらを重ねたものであってもよい。
幅に下がることを図3(a)、図3(b)、図3(c)
により説明する。図3(a)、図3(b)は従来のTF
Tの平面構造を、図3(c)は本発明のTFTの平面構
造を示す。なお、図3(b)は半導体層5がチャネル領
域以外はエッチングで除去されていることが図3(a)
と異なる。
流経路の有無がリーク電流値に大きく影響することに注
目した結果なされたものである。したがって、本発明の
TFTは光照射によって生じるリーク電流経路を遮断す
る構造にする。
大面積に低コストで堆積可能な半導体層として非晶質シ
リコンが使用されることが多い。非晶質シリコンは、そ
の性質上光が照射されると電気伝導性を帯びる。このた
めにソースおよびドレイン間にリーク電流経路が存在す
ると本来ならばゲート電位によって制御されるべきチャ
ネル領域にリーク電流が流れる。たとえば、図3(a)
の構造のTFTの場合、光照射によって生じるリーク電
流経路はA→B、A´→B´およびC→D、C´→D´
である。また図3(b)の場合、リーク電流経路はA→
B、A´→B´である。リーク電流経路はA→B、A´
→B´において、点A(またはA´)および点B(また
はB´)は光照射によって高い電気伝導性になっている
領域(ハッチングされている領域)とコンタクト層6が
接している点であるためにソースおよびドレイン間に電
位差があるとリーク電流が流れてしまう。さらに図3
(a)の場合、リーク電流経路C→Dに見られるように
半導体層5がチャネル領域以外に残留していると半導体
層とコンタクト領域はACやBFのように線で接してい
るのでリーク電流は図3(b)の場合よりもさらに大き
くなる。 本発明のTFTの平面構造を示す図3(c)
においては、光照射によってハッチング部に示す領域は
高い電気伝導性になるが、この領域とコンタクト層とが
接している箇所は存在しない。したがって本発明の構造
とすることによってリーク電流経路を遮断することがで
きる。
説明する。基板7上にゲート電極層3を形成する。たと
えばTFTを液晶表示装置に使用する場合は、ガラス、
石英などの透明基板を基板7の材料として使用する。ま
た、ゲート電極層3には、モリブデン(Mo)、タンタル
(Ta)、アルミニウム(Al)単独層またはこれらの金属
の積層膜が材料として使用され、プラズマエッチングや
ウエットエッチングを用いて所望の形状に形成される。
ネル保護層1を順に堆積させる。具体的には以下の例を
挙げることができる。ゲート絶縁層4としてはシリコン
窒化膜( SiNx )、シリコン酸化膜( SiOx )またはシ
リコン窒化膜とシリコン酸化膜との積層膜等の材料を使
用して、堆積方法はプラズマCVD法などを使用する。
半導体層5としては非晶質シリコンなどを、チャネル保
護層1としてはシリコン窒化膜やシリコン酸化膜等の材
料を使用する。積層膜が堆積された後にチャネル保護層
1を所望のチャネル長さが得られるように形成する。つ
ぎにコンタクト層6として、たとえば燐( P)などの不
純物をドーピングしたn+コンタクト層を堆積させる。
その後、素子分離のために半導体層5とコンタクト層6
をパターニングする。このパターニングの際にTFTの
チャネル幅を決定する。したがって、パターニングの合
わせ精度を緩和することを考慮してチャネル保護層1を
形成する際、実際のチャネル幅よりも大きく形成してお
くのが好ましい。チャネル保護層1を所望のチャネル幅
よりも大きく形成しておくので、素子分離のエッチング
工程でチャネル保護層1のエッチングを同時に行う。こ
のようなエッチングはチャネル保護層1と半導体層5と
の間に選択性がないエッチング方法を用いれば容易に実
現できる。たとえばチャネル保護層1にシリコン窒化膜
を半導体層5に非晶質シリコンを用いた場合、エッチン
グ方法としてパーフルオロメタン(CF4 )と酸素(
O2 )系の混合ガスを用いた乾式エッチング法が好まし
い。
る。電極材料としては、たとえばモリブデン(Mo)、ク
ロム(Cr)、アルミニウム(Al)またはこれらの積層膜
が使用できる。この電極層を形成する際、チャネル保護
層1のチャネル幅方向に対してソース2およびドレイン
2の幅を図1(a)に示すようにW0 <W1 となるよう
に形成する。その後、コンタクト層6をソース2および
ドレイン2をマスクにしてエッチングする。
T構造は、図2に示す従来例のTFT構造と比較して、
ソース2およびドレイン2がチャネル幅方向に関してチ
ャネル保護層1、半導体層5およびコンタクト層6より
も幅広いことが特徴である。すなわち、従来例はW0 >
W1 であるのに対して、本実施例はW0 <W1 である。
したがって、TFTの製造工程を増加させたり、複雑化
させることがない。
て図4に示す。図4は、TFTの Id − Vg 特性を示し
たもので、図4(a)は本実施例を、図4(b)は従来
例をそれぞれ示す。なお、 Id − Vg 特性は、TFTの
ソースおよびドレイン側から光をそれぞれ 70 lx、250
lx、750 lx照射した場合と光照射なしの場合とを示した
ものである。たとえば、ゲート電圧 0[V] での電流値を
比較すれば、それぞれの光照射量に対して本実施例のT
FTはリーク電流値が明らかに小さくなっている。この
ようなTFTを用いると表示品位に優れた液晶表示装置
が得られる。
して、図5を考えることができる。図5(a)は平面図
を、図5(b)は図5(a)の I−I 断面図をそれぞれ
示す。 図5においては、W0 =W1 である。したがっ
て、コンタクト層6および半導体層5は断面にて露出し
ている。このため、ソース2およびドレイン2間のコン
タクト層エッチングの際にコンタクト層6および半導体
層5が端部よりエッチングされTFTのソース・ドレイ
ンコンタクト部を劣化させ、良好なTFT特性が得られ
なくなる。以上より、W0 =W1 は望ましくなく、W0
<W1 であることが重要となる。
する。透明絶縁基板上にゲート電極層を形成し、ゲート
絶縁層、半導体層、チャネル保護層を順に堆積させる。
チャネル保護層のパターニング工程において、レジスト
を塗布した後、ゲート電極層をマスクにして基板側から
露光する裏面露光法で自己整合的にチャネル保護層を形
成する。この方法を用いることにより、ゲート電極層パ
ターンとソース・ドレインパターンとの重なり領域を精
度よく制御することができる。また、チャネル保護層を
パターニングするためのレチクルが不要となり製造コス
トを下げることができる。チャネル幅に関しては、実施
例1に示したように素子分離を図るためのマスクを用い
所望のチャネル幅を決定できるので、実施例1と工程の
変更は不要である。その後の製造工程は実施例1と同じ
である。
を取り入れることによって、製造工程を簡略化させ、ま
た、製造コストを下げることができる。
チャネル保護層、半導体層およびコンタクト層の幅より
も広いソースおよびドレインを形成するので、光照射に
よるリーク電流を下げることができる。
従来の製造工程数を増やしたり、製造工程を複雑にした
りしないでTFTを製造できる。
使用すると、表示品位に優れた液晶表示装置が得られ
る。
(a)は平面図を、図1(b)は図1(a)の I−I 断
面図を、図1(c)は図1(a)のII−II断面図を、図
1(d)は図1(a)のIV−IV断面図をそれぞれ示す。
(a)は平面図を、図2(b)は図2(a)のII−II断
面図を、図2(c)は図2(a)のIV−IV断面図をそれ
ぞれ示す。
3(a)、図3(b)は従来のTFTの平面構造を、図
3(c)は本発明のTFTの平面構造をそれぞれ示す。
お、図4(a)は実施例1を、図4(b)は従来例をそ
れぞれ示す。
る。なお、図5(a)は平面図を、図5(b)は図5
(a)の I−I 断面図をそれぞれ示す。
ン、3………ゲート電極層、4………ゲート絶縁層、5
………半導体層、6………コンタクト層、7………基
板。
Claims (1)
- 【請求項1】 基板と、この基板上に配設されたゲート
電極層と、絶縁層を介して前記ゲート電極層上に配設さ
れた半導体層からなるチャネル領域と、前記チャネル領
域上に配設されたチャネル保護層と、前記チャネル領域
を介して電気的に接続されたソースおよびドレインとか
らなる薄膜半導体素子であって、 前記ソースおよびドレインがそれぞれ前記チャネル保護
層上に重なる領域を有し、前記重なる領域において前記
チャネル保護層の幅方向の少なくとも一方の幅面よりも
前記ソースおよびドレインの幅面が前記重なる領域の外
側にあり、かつ前記ソースおよびドレインと前記チャネ
ル保護層との重なり交点において前記半導体層とも重な
り交点を有することを特徴とする薄膜半導体素子。
Priority Applications (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP05401993A JP3340782B2 (ja) | 1993-03-15 | 1993-03-15 | 薄膜半導体素子 |
KR1019940005079A KR0168700B1 (ko) | 1993-03-15 | 1994-03-15 | 박막반도체소자 |
US08/514,124 US5614731A (en) | 1993-03-15 | 1995-08-11 | Thin-film transistor element having a structure promoting reduction of light-induced leakage current |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP05401993A JP3340782B2 (ja) | 1993-03-15 | 1993-03-15 | 薄膜半導体素子 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH06268217A true JPH06268217A (ja) | 1994-09-22 |
JP3340782B2 JP3340782B2 (ja) | 2002-11-05 |
Family
ID=12958881
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP05401993A Expired - Lifetime JP3340782B2 (ja) | 1993-03-15 | 1993-03-15 | 薄膜半導体素子 |
Country Status (2)
Country | Link |
---|---|
JP (1) | JP3340782B2 (ja) |
KR (1) | KR0168700B1 (ja) |
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100484571B1 (ko) * | 2000-11-30 | 2005-04-20 | 엔이씨 엘씨디 테크놀로지스, 엘티디. | 액티브 매트릭스형 액정 표시 장치 및 이 장치에 사용하는스위칭 소자 |
JP2010045390A (ja) * | 2004-09-02 | 2010-02-25 | Casio Comput Co Ltd | 薄膜トランジスタおよびその製造方法 |
JP2010113253A (ja) * | 2008-11-07 | 2010-05-20 | Hitachi Displays Ltd | 表示装置及び表示装置の製造方法 |
JP2011077509A (ja) * | 2009-09-02 | 2011-04-14 | Semiconductor Energy Lab Co Ltd | トランジスタ、及び当該トランジスタを具備する半導体装置、並びにそれらの作製方法 |
-
1993
- 1993-03-15 JP JP05401993A patent/JP3340782B2/ja not_active Expired - Lifetime
-
1994
- 1994-03-15 KR KR1019940005079A patent/KR0168700B1/ko not_active IP Right Cessation
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100484571B1 (ko) * | 2000-11-30 | 2005-04-20 | 엔이씨 엘씨디 테크놀로지스, 엘티디. | 액티브 매트릭스형 액정 표시 장치 및 이 장치에 사용하는스위칭 소자 |
JP2010045390A (ja) * | 2004-09-02 | 2010-02-25 | Casio Comput Co Ltd | 薄膜トランジスタおよびその製造方法 |
JP2010113253A (ja) * | 2008-11-07 | 2010-05-20 | Hitachi Displays Ltd | 表示装置及び表示装置の製造方法 |
JP2011077509A (ja) * | 2009-09-02 | 2011-04-14 | Semiconductor Energy Lab Co Ltd | トランジスタ、及び当該トランジスタを具備する半導体装置、並びにそれらの作製方法 |
Also Published As
Publication number | Publication date |
---|---|
KR0168700B1 (ko) | 1999-01-15 |
KR940022922A (ko) | 1994-10-22 |
JP3340782B2 (ja) | 2002-11-05 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR100190023B1 (ko) | 박막트랜지스터-액정표시장치 및 그 제조방법 | |
KR100299381B1 (ko) | 고개구율 및 고투과율을 갖는 액정표시장치 및 그 제조방법 | |
KR100219118B1 (ko) | 박막트랜지스터 액정표시장치 및 그 제조방법 | |
KR100348647B1 (ko) | 박막 트랜지스터 및 그 제조 방법 | |
US5614731A (en) | Thin-film transistor element having a structure promoting reduction of light-induced leakage current | |
KR20010099958A (ko) | 액정 표시 장치의 제조 방법 | |
JP4582877B2 (ja) | Tftアレイの製造方法 | |
JP5187994B2 (ja) | 薄膜トランジスタの製造方法並びにそのような製造方法を用いて製造された薄膜トランジスタ及び液晶表示パネル | |
JP3425851B2 (ja) | 液晶表示装置用薄膜トランジスタ | |
KR100272266B1 (ko) | 박막 트랜지스터 및 그의 제조방법 | |
US6448117B1 (en) | Tri-layer process for forming TFT matrix of LCD with gate metal layer around pixel electrode as black matrix | |
JP3340782B2 (ja) | 薄膜半導体素子 | |
US6323034B1 (en) | Amorphous TFT process | |
JPH1079514A (ja) | アクティブマトリクス基板の製造方法 | |
KR100626600B1 (ko) | 액정 표시 장치용 어레이 기판 및 그 제조 방법 | |
JP3093314B2 (ja) | 薄膜トランジスタ及びその製造方法 | |
US20020145141A1 (en) | Gate-overlapped lightly doped drain polysilicon thin film transistor | |
JP2001044442A (ja) | 薄膜トランジスタパネル | |
JPH06101478B2 (ja) | 薄膜トランジスタとその製造方法 | |
KR20050002231A (ko) | 박막 트랜지스터 표시판 및 그의 제조 방법 | |
JP3536518B2 (ja) | 多結晶半導体tft、その製造方法、及びtft基板 | |
JPH1039331A (ja) | アクティブマトリクス方式液晶表示装置の製造方法及びその方法によって製造されるアクティブマトリクス方式液晶表示装置 | |
US5889290A (en) | Thin film transistor and manufacturing method thereof | |
JPH0519831B2 (ja) | ||
JP2656555B2 (ja) | 薄膜トランジスタならびにそれを用いたアクティブマトリクス回路基板と画像表示装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20020806 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20070816 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080816 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090816 Year of fee payment: 7 |
|
S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090816 Year of fee payment: 7 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100816 Year of fee payment: 8 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100816 Year of fee payment: 8 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110816 Year of fee payment: 9 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120816 Year of fee payment: 10 |
|
S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120816 Year of fee payment: 10 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120816 Year of fee payment: 10 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120816 Year of fee payment: 10 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130816 Year of fee payment: 11 |