JPH1039331A - アクティブマトリクス方式液晶表示装置の製造方法及びその方法によって製造されるアクティブマトリクス方式液晶表示装置 - Google Patents
アクティブマトリクス方式液晶表示装置の製造方法及びその方法によって製造されるアクティブマトリクス方式液晶表示装置Info
- Publication number
- JPH1039331A JPH1039331A JP10525597A JP10525597A JPH1039331A JP H1039331 A JPH1039331 A JP H1039331A JP 10525597 A JP10525597 A JP 10525597A JP 10525597 A JP10525597 A JP 10525597A JP H1039331 A JPH1039331 A JP H1039331A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- semiconductor
- semiconductor device
- semiconductor layer
- impurity
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 35
- 238000000034 method Methods 0.000 title claims description 27
- 239000004973 liquid crystal related substance Substances 0.000 title abstract description 24
- 239000011159 matrix material Substances 0.000 title abstract description 6
- 239000010410 layer Substances 0.000 claims abstract description 225
- 239000004065 semiconductor Substances 0.000 claims abstract description 107
- 239000012535 impurity Substances 0.000 claims abstract description 23
- 239000010409 thin film Substances 0.000 claims abstract description 3
- 239000002184 metal Substances 0.000 claims description 37
- 229910052751 metal Inorganic materials 0.000 claims description 37
- 239000000758 substrate Substances 0.000 claims description 27
- 238000005530 etching Methods 0.000 claims description 18
- 239000011241 protective layer Substances 0.000 claims description 18
- 238000000059 patterning Methods 0.000 claims description 15
- 238000000151 deposition Methods 0.000 claims description 12
- 230000002265 prevention Effects 0.000 claims 8
- 239000004020 conductor Substances 0.000 claims 2
- 238000009413 insulation Methods 0.000 claims 2
- 230000001681 protective effect Effects 0.000 abstract description 16
- 239000011521 glass Substances 0.000 description 11
- 239000010408 film Substances 0.000 description 6
- 229910052581 Si3N4 Inorganic materials 0.000 description 5
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 5
- 238000004544 sputter deposition Methods 0.000 description 3
- 229910018523 Al—S Inorganic materials 0.000 description 2
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 description 2
- XYFCBTPGUUZFHI-UHFFFAOYSA-N Phosphine Chemical compound P XYFCBTPGUUZFHI-UHFFFAOYSA-N 0.000 description 2
- 229910018594 Si-Cu Inorganic materials 0.000 description 2
- 229910008332 Si-Ti Inorganic materials 0.000 description 2
- 229910004205 SiNX Inorganic materials 0.000 description 2
- 229910008465 Si—Cu Inorganic materials 0.000 description 2
- 229910006749 Si—Ti Inorganic materials 0.000 description 2
- 239000007789 gas Substances 0.000 description 2
- 238000005268 plasma chemical vapour deposition Methods 0.000 description 2
- QGZKDVFQNNGYKY-UHFFFAOYSA-N Ammonia Chemical compound N QGZKDVFQNNGYKY-UHFFFAOYSA-N 0.000 description 1
- BLRPTPMANUNPDV-UHFFFAOYSA-N Silane Chemical compound [SiH4] BLRPTPMANUNPDV-UHFFFAOYSA-N 0.000 description 1
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 1
- 239000000956 alloy Substances 0.000 description 1
- 229910045601 alloy Inorganic materials 0.000 description 1
- 229910021417 amorphous silicon Inorganic materials 0.000 description 1
- 239000010407 anodic oxide Substances 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 238000010292 electrical insulation Methods 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 229910000073 phosphorus hydride Inorganic materials 0.000 description 1
- 238000000206 photolithography Methods 0.000 description 1
- 229920002120 photoresistant polymer Polymers 0.000 description 1
- 230000007261 regionalization Effects 0.000 description 1
- 229910000077 silane Inorganic materials 0.000 description 1
- 229910052814 silicon oxide Inorganic materials 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66742—Thin film unipolar transistors
- H01L29/6675—Amorphous silicon or polysilicon transistors
- H01L29/66765—Lateral single gate single channel transistors with inverted structure, i.e. the channel layer is formed after the gate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
- H01L29/78651—Silicon transistors
- H01L29/7866—Non-monocrystalline silicon transistors
- H01L29/78663—Amorphous silicon transistors
- H01L29/78669—Amorphous silicon transistors with inverted-type structure, e.g. with bottom gate
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
- G02F1/1362—Active matrix addressed cells
- G02F1/1368—Active matrix addressed cells in which the switching element is a three-electrode device
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Liquid Crystal (AREA)
- Thin Film Transistor (AREA)
Abstract
(57)【要約】
【課題】 本発明はアクティブマトリクス方式液晶表示
装置の薄膜トランジスタを製造するために使用される、
多数のマスク工程を減らすことを目的とする。 【解決手段】 特に、ソース、ドレイン電極１４３ａ，
１４３ｂ、不純物がドープされた半導体層１３９、及び
不純物がドープされない半導体層１３７を同時にパター
ニングする。又、ソース、ドレイン電極１４３ａ，１４
３ｂを形成するために、保護絶縁層１４５をマスクとし
て用いて、前記ソース、ドレイン電極及び不純物ドープ
半導体層を単一の工程(a single step)でエッチングす
る。従って、コストが低減し、歩留まりが向上する。
装置の薄膜トランジスタを製造するために使用される、
多数のマスク工程を減らすことを目的とする。 【解決手段】 特に、ソース、ドレイン電極１４３ａ，
１４３ｂ、不純物がドープされた半導体層１３９、及び
不純物がドープされない半導体層１３７を同時にパター
ニングする。又、ソース、ドレイン電極１４３ａ，１４
３ｂを形成するために、保護絶縁層１４５をマスクとし
て用いて、前記ソース、ドレイン電極及び不純物ドープ
半導体層を単一の工程(a single step)でエッチングす
る。従って、コストが低減し、歩留まりが向上する。
Description
【０００１】
【発明の属する技術分野】本発明はアクティブマトリク
ス方式の液晶表示装置の製造方法、及び、その方法によ
って製造されるアクティブマトリクス方式液晶表示装置
に関する。
ス方式の液晶表示装置の製造方法、及び、その方法によ
って製造されるアクティブマトリクス方式液晶表示装置
に関する。
【０００２】
【従来の技術】一般のアクティブマトリクス液晶表示装
置（以下には、「AMLCD」と称する）には、各々画素の駆
動及び制御のため、スイッチング素子として薄膜トラン
ジスタ（以下には、「TFT」と称する）のような能動素子
が用いられている。図１のようにTFTアレイを具備した
一般の液晶表示装置は、透明ガラス基板上に大略長方形
の画素電極４７が行、列で近接して配列されている。ゲ
ートバス配線（アトレスライン）13は画素電極47の各行
配列に沿って近接して形成されており、ソースバス配線
（データライン）14は画素電極４７の各列配列に沿って
近接して形成されている。
置（以下には、「AMLCD」と称する）には、各々画素の駆
動及び制御のため、スイッチング素子として薄膜トラン
ジスタ（以下には、「TFT」と称する）のような能動素子
が用いられている。図１のようにTFTアレイを具備した
一般の液晶表示装置は、透明ガラス基板上に大略長方形
の画素電極４７が行、列で近接して配列されている。ゲ
ートバス配線（アトレスライン）13は画素電極47の各行
配列に沿って近接して形成されており、ソースバス配線
（データライン）14は画素電極４７の各列配列に沿って
近接して形成されている。
【０００３】図１Ｂは図１Ａの液晶表示素子の一部の拡
大平面図であり、透明ガラス基板（図示せず）上にゲー
ト電極の形成部33（図３）を有するゲートバス配線13が
形成されている。絶縁層35（図４参照）が前記ゲートバ
ス配線13及びゲート電極33を覆い、該絶縁層上にゲート
バス配線13と交差する多数の平行なソースバス配線14が
形成されている。又、前記ゲートバス配線13とソースバ
ス電極14の交差部の近傍に、半導体層37（図４参照）が
該ゲートバス配線及びゲート電極を覆っている絶縁層上
に形成されている。該半導体層上にソース電極43a及び
ゲート電極43bが対向するように互いに離間して形成さ
れて、能動素子としてのTFTが構成される。
大平面図であり、透明ガラス基板（図示せず）上にゲー
ト電極の形成部33（図３）を有するゲートバス配線13が
形成されている。絶縁層35（図４参照）が前記ゲートバ
ス配線13及びゲート電極33を覆い、該絶縁層上にゲート
バス配線13と交差する多数の平行なソースバス配線14が
形成されている。又、前記ゲートバス配線13とソースバ
ス電極14の交差部の近傍に、半導体層37（図４参照）が
該ゲートバス配線及びゲート電極を覆っている絶縁層上
に形成されている。該半導体層上にソース電極43a及び
ゲート電極43bが対向するように互いに離間して形成さ
れて、能動素子としてのTFTが構成される。
【０００４】従来のAMLCDの製造方法について、図２の
２ー２線に沿って切断した切断面である図３〜図７を参
照して説明する。
２ー２線に沿って切断した切断面である図３〜図７を参
照して説明する。
【０００５】透明ガラス基板31上に第１金属層を被着し
た後、パータニングを行ってゲートバス配線13の拡張部
であるゲート電極33を形成する（図３）。基板の全面に
SiNxから成る第１絶縁層（ゲート絶縁層）35と，ａ−Ｓ
ｉから成る半導体層37及びSiNxから成る第２絶縁層とを
順次被着する。図４に示すように、前記第２絶縁層のパ
ターニングを行ってエッチストッパ40を形成し、n+型a-
Siから成る不純物がドープされた半導体39層を基板の全
面に被着した後、該不純物半導体層39と半導体層37とを
同時にパターニングする（図５）。
た後、パータニングを行ってゲートバス配線13の拡張部
であるゲート電極33を形成する（図３）。基板の全面に
SiNxから成る第１絶縁層（ゲート絶縁層）35と，ａ−Ｓ
ｉから成る半導体層37及びSiNxから成る第２絶縁層とを
順次被着する。図４に示すように、前記第２絶縁層のパ
ターニングを行ってエッチストッパ40を形成し、n+型a-
Siから成る不純物がドープされた半導体39層を基板の全
面に被着した後、該不純物半導体層39と半導体層37とを
同時にパターニングする（図５）。
【０００６】第２金属層43が次にを前記基板の全面に被
着され、その後、第２金属層をパターニングして、ソー
スバス配線及びソースバス配線から分岐するソース電極
43aと、ドレイン電極43bとを形成する。次に、図６に示
すように、前記ソース、ドレイン電極をマスクとして用
いて不純物半導体層39の露出されている部分をエッチン
グする。
着され、その後、第２金属層をパターニングして、ソー
スバス配線及びソースバス配線から分岐するソース電極
43aと、ドレイン電極43bとを形成する。次に、図６に示
すように、前記ソース、ドレイン電極をマスクとして用
いて不純物半導体層39の露出されている部分をエッチン
グする。
【０００７】第１絶縁層と前記ソース電極43a及びドレ
イン電極43bが形成されている基板全面に窒化シリコン
層を被着して保護絶縁層45を形成する。次に保護絶縁層
をエッチングしてコンタクトホ−ルを形成する。続い
て、前記基板の全面の絶縁保護層上にスパッタリング法
でＩＴＯ層を被着して、前記ＩＴＯ層をパターニングし
て画素電極47を形成する。画素電極はコンタクトホ−ル
を通じてドレイン電極43bと電気的に接触する（図
７）。
イン電極43bが形成されている基板全面に窒化シリコン
層を被着して保護絶縁層45を形成する。次に保護絶縁層
をエッチングしてコンタクトホ−ルを形成する。続い
て、前記基板の全面の絶縁保護層上にスパッタリング法
でＩＴＯ層を被着して、前記ＩＴＯ層をパターニングし
て画素電極47を形成する。画素電極はコンタクトホ−ル
を通じてドレイン電極43bと電気的に接触する（図
７）。
【０００８】
【発明が解決しようとする課題】従来のTFTの製造方法
は、非常に複雑である。また、AMLCDの各々パターン形
成の工程においては、マスクパターンの形成、正確なパ
ターニングを行うための高度のマスクの位置合わせ、フ
ォトレジストの塗布及び現象等の工程で時間がたくさん
必要であり、又、不良の発生で歩留まりの低減等の問題
点がある。
は、非常に複雑である。また、AMLCDの各々パターン形
成の工程においては、マスクパターンの形成、正確なパ
ターニングを行うための高度のマスクの位置合わせ、フ
ォトレジストの塗布及び現象等の工程で時間がたくさん
必要であり、又、不良の発生で歩留まりの低減等の問題
点がある。
【０００９】
【課題を解決するための手段】本発明はAMLCDの製造工
程で第２金属層と半導体層との同時パターニングを行
い、パターン形成のためのマスク工程の数を減らすこと
を目的とする。又、保護絶縁層をマスクとして用いて第
２金属層と不純物半導体層とを同時にエッチングしてソ
ース電極及びドレイン電極を形成する。
程で第２金属層と半導体層との同時パターニングを行
い、パターン形成のためのマスク工程の数を減らすこと
を目的とする。又、保護絶縁層をマスクとして用いて第
２金属層と不純物半導体層とを同時にエッチングしてソ
ース電極及びドレイン電極を形成する。
【００１０】特に、前述した目的を達成するために本発
明は、次の方法で製造する。透明ガラス基板上に第１金
属層を被着した後、パターニングしてゲートバス配線及
びゲート電極を形成する。前記ゲートバス配線及びゲー
ト電極が形成された前記透明ガラス基板上に第１絶縁
層、半導体層及び第２絶縁層を順次被着する。前記第２
絶縁層をパターニングしてエッチストッパを形成し、前
記エッチストッパ及び前記半導体層上に不純物ドープの
半導体層を被着する。前記不純物ドープの半導体層上に
第２金属層を被着し、前記第２金属層、不純物半導体層
及び半導体層をパターニングする。
明は、次の方法で製造する。透明ガラス基板上に第１金
属層を被着した後、パターニングしてゲートバス配線及
びゲート電極を形成する。前記ゲートバス配線及びゲー
ト電極が形成された前記透明ガラス基板上に第１絶縁
層、半導体層及び第２絶縁層を順次被着する。前記第２
絶縁層をパターニングしてエッチストッパを形成し、前
記エッチストッパ及び前記半導体層上に不純物ドープの
半導体層を被着する。前記不純物ドープの半導体層上に
第２金属層を被着し、前記第２金属層、不純物半導体層
及び半導体層をパターニングする。
【００１１】パターニングされた第２金属層と第１絶縁
層上に保護絶縁層を被着する。前記保護絶縁層のパター
ニングを行ってコンタクトホールを形成し、前記エッチ
ストッパ上の第２金属層の一部を露出させる。前記露出
された第２金属層及び保護絶縁層上に透明導電膜を形成
する。前記コンタクトホールを通じて第２金属層と電気
的に接続するように前記導電膜をパターニングして画素
電極を形成する。そして、前記保護絶縁層をマスクとし
て用いて、前記第２金属層の一部と、不純物半導体層の
一部とをエッチングして、ソース電極とドレイン電極と
を形成する。
層上に保護絶縁層を被着する。前記保護絶縁層のパター
ニングを行ってコンタクトホールを形成し、前記エッチ
ストッパ上の第２金属層の一部を露出させる。前記露出
された第２金属層及び保護絶縁層上に透明導電膜を形成
する。前記コンタクトホールを通じて第２金属層と電気
的に接続するように前記導電膜をパターニングして画素
電極を形成する。そして、前記保護絶縁層をマスクとし
て用いて、前記第２金属層の一部と、不純物半導体層の
一部とをエッチングして、ソース電極とドレイン電極と
を形成する。
【００１２】従って、本発明によるAMLCDは、透明ガラ
ス基板と、該透明ガラス基板上に形成されたゲートバス
配線及びゲート電極と、該ゲートバス配線とゲート電極
が形成されている基板上に形成されたゲート絶縁層と、
該ゲート絶縁層上に形成された半導体層と、前記半導体
層の一部分上に形成されたエッチストッパと、前記エッ
チストッパ上に二領域に分離された前記半導体層に形成
され、不純物半導体層と、分離されて形成された前記不
純物半導体層上の各部分に形成されたソース電極及びド
レイン電極と、前記ソース電極及びドレイン電極上に形
成され、コンタクトホールを有する保護絶縁層と、前記
コンタクトホールを通じて前記ドレイン電極に電気的に
接続され、前記保護絶縁層上に形成された画素電極とか
ら成る構造を有する。
ス基板と、該透明ガラス基板上に形成されたゲートバス
配線及びゲート電極と、該ゲートバス配線とゲート電極
が形成されている基板上に形成されたゲート絶縁層と、
該ゲート絶縁層上に形成された半導体層と、前記半導体
層の一部分上に形成されたエッチストッパと、前記エッ
チストッパ上に二領域に分離された前記半導体層に形成
され、不純物半導体層と、分離されて形成された前記不
純物半導体層上の各部分に形成されたソース電極及びド
レイン電極と、前記ソース電極及びドレイン電極上に形
成され、コンタクトホールを有する保護絶縁層と、前記
コンタクトホールを通じて前記ドレイン電極に電気的に
接続され、前記保護絶縁層上に形成された画素電極とか
ら成る構造を有する。
【００１３】
【発明の実施の形態】以下、本発明のAMLCDの製造方法
の実施の形態を図面を参照して説明する。まず、透明ガ
ラス基板131の一面にAl、又は、Al系合金のAl-Pd、Al-S
i、Al-Si-Ti、Al-Si-Cu等から成る第１金属層をスパッ
タリング法で被着する。写真食刻法で第１金属層を選択
的にエッチングしてゲート電極133を形成する（図
８）。もし必要であれば、耐化学性、耐熱性、特に、続
いて形成するゲート絶縁層との接着性等の向上のため、
ゲート電極133を陽極酸化させ、陽極酸化層を形成する
ようにしてもよい。該陽極酸化層は続いて形成されるゲ
ート絶縁層の窒化シリコンと共に絶縁層として機能して
ゲート電極133と近接の信号線間の電気的絶縁性を向上
させる役割を果たす。
の実施の形態を図面を参照して説明する。まず、透明ガ
ラス基板131の一面にAl、又は、Al系合金のAl-Pd、Al-S
i、Al-Si-Ti、Al-Si-Cu等から成る第１金属層をスパッ
タリング法で被着する。写真食刻法で第１金属層を選択
的にエッチングしてゲート電極133を形成する（図
８）。もし必要であれば、耐化学性、耐熱性、特に、続
いて形成するゲート絶縁層との接着性等の向上のため、
ゲート電極133を陽極酸化させ、陽極酸化層を形成する
ようにしてもよい。該陽極酸化層は続いて形成されるゲ
ート絶縁層の窒化シリコンと共に絶縁層として機能して
ゲート電極133と近接の信号線間の電気的絶縁性を向上
させる役割を果たす。
【００１４】ゲート電極が形成された前記透明ガラス基
板131上に第１絶縁層（ゲート絶縁層）135、不純物がド
ープされていないa-Si半導体層137及び窒化シリコンか
ら成る第２絶縁層140を順次被着する（図９）。
板131上に第１絶縁層（ゲート絶縁層）135、不純物がド
ープされていないa-Si半導体層137及び窒化シリコンか
ら成る第２絶縁層140を順次被着する（図９）。
【００１５】図１０から分かるように、第２絶縁層をエ
ッチングしてエッチストッパ140を形成し、エッチスト
ッパ140及び半導体層137上にプラスマCVD装置で水素ガ
ス及びホスフィンガスを使って、Ｎ+半導体層139を被着
する（図１１）。
ッチングしてエッチストッパ140を形成し、エッチスト
ッパ140及び半導体層137上にプラスマCVD装置で水素ガ
ス及びホスフィンガスを使って、Ｎ+半導体層139を被着
する（図１１）。
【００１６】続いて、図１２に示すように、Pd、Al-S
i、Al-Si-Ti及びAl-Si-Cuのいずれかの一つの金属から
成る第２金属層143をスパッタリング法で被着し、次に
第２金属層143上に感光膜（図示せず）を塗布する。そ
して感光膜の選択された部分を露光し、現象して、第２
金属層143の選択された部分を露出する。次に、前記現
象されたパターンで、第２金属層143、Ｎ+半導体層139
及び半導体層137を除去する。図１３ように、第２金属
層143、Ｎ+半導体層139及び半導体層137は所望の形態に
パターニングされる。
i、Al-Si-Ti及びAl-Si-Cuのいずれかの一つの金属から
成る第２金属層143をスパッタリング法で被着し、次に
第２金属層143上に感光膜（図示せず）を塗布する。そ
して感光膜の選択された部分を露光し、現象して、第２
金属層143の選択された部分を露出する。次に、前記現
象されたパターンで、第２金属層143、Ｎ+半導体層139
及び半導体層137を除去する。図１３ように、第２金属
層143、Ｎ+半導体層139及び半導体層137は所望の形態に
パターニングされる。
【００１７】ゲート絶縁層135及びパターニングされた
第２金属層143の上にプラスマCVD装置でアンモニアガ
ス、シランガス、水素ガスを使って、窒化珪素層から成
る保護絶縁層145を被着する。そして、エッチストッパ1
40上の開口と、第２金属層143の一部分が露出するコン
タクトホールを形成するように保護絶縁層145をパター
ニングする（図１４）。
第２金属層143の上にプラスマCVD装置でアンモニアガ
ス、シランガス、水素ガスを使って、窒化珪素層から成
る保護絶縁層145を被着する。そして、エッチストッパ1
40上の開口と、第２金属層143の一部分が露出するコン
タクトホールを形成するように保護絶縁層145をパター
ニングする（図１４）。
【００１８】図１５に示すように、画素電極147を形成
する。そして、パターニングによりコンタクトホールを
通じて第２金属層143とが電気的に接続するようにコン
タクトホールの中と保護絶縁層145上にＩＴＯ層を被着
する。そして、図１６に示されるように、保護絶縁層14
5をマスクとして用いて、露出された第２金属層の部分1
43とＮ+半導体層139とをエッチングして、ソース電極14
3aとドレイン電極143bを形成する。前記第２金属層143
とＮ+半導体層139のエッチングの前に、保護絶縁層145
にコンタクトホールを形成して、その後に前記画素電極
147を形成する理由は、前記画素電極147は、コンタクト
ホールを介して露出された第２金属層143をエッチング
されることを防ぐ役割をするためである。従って、製造
工程の順序が重要である。それで、第２金属層143及び
Ｎ+半導体層139は単一の工程でエッチングされる。これ
に対して、前記の従来の工程によると、エッチングスト
ッパ140上に形成される各層は各々別々の工程でエッチ
ングされる。
する。そして、パターニングによりコンタクトホールを
通じて第２金属層143とが電気的に接続するようにコン
タクトホールの中と保護絶縁層145上にＩＴＯ層を被着
する。そして、図１６に示されるように、保護絶縁層14
5をマスクとして用いて、露出された第２金属層の部分1
43とＮ+半導体層139とをエッチングして、ソース電極14
3aとドレイン電極143bを形成する。前記第２金属層143
とＮ+半導体層139のエッチングの前に、保護絶縁層145
にコンタクトホールを形成して、その後に前記画素電極
147を形成する理由は、前記画素電極147は、コンタクト
ホールを介して露出された第２金属層143をエッチング
されることを防ぐ役割をするためである。従って、製造
工程の順序が重要である。それで、第２金属層143及び
Ｎ+半導体層139は単一の工程でエッチングされる。これ
に対して、前記の従来の工程によると、エッチングスト
ッパ140上に形成される各層は各々別々の工程でエッチ
ングされる。
【００１９】上述した方法で製造されたAMCLDは、以下
に述べる構造を有している。透明ガラス基板131上に形
成されたゲートバス配線及びゲート電極133と、該ゲー
トバス配線及びゲート電極133が形成されている基板上
に形成されたゲート絶縁層135と、該ゲート絶縁層135上
に形成された半導体層137と、半導体層137上のゲート電
極133の位置に合わせて形成されたエッチストッパ140
と、エッチストッパ140及び半導体層137の各々を覆う二
領域に離間した不純物Ｎ+半導体層139と、前記不純物Ｎ
＋半導体層139の一領域上に形成されたソース電極143a
と、他の一領域上に形成されたドレイン電極143bと、前
記ゲート絶縁層、ソース電極143a及びドレイン電極143b
を覆っている保護絶縁層と、前記保護絶縁層上のコンタ
クトホールを通じてドレイン電極143bと電気的に接続さ
れている画素電極147と、から成る構造である。
に述べる構造を有している。透明ガラス基板131上に形
成されたゲートバス配線及びゲート電極133と、該ゲー
トバス配線及びゲート電極133が形成されている基板上
に形成されたゲート絶縁層135と、該ゲート絶縁層135上
に形成された半導体層137と、半導体層137上のゲート電
極133の位置に合わせて形成されたエッチストッパ140
と、エッチストッパ140及び半導体層137の各々を覆う二
領域に離間した不純物Ｎ+半導体層139と、前記不純物Ｎ
＋半導体層139の一領域上に形成されたソース電極143a
と、他の一領域上に形成されたドレイン電極143bと、前
記ゲート絶縁層、ソース電極143a及びドレイン電極143b
を覆っている保護絶縁層と、前記保護絶縁層上のコンタ
クトホールを通じてドレイン電極143bと電気的に接続さ
れている画素電極147と、から成る構造である。
【００２０】もし、ここで第２絶縁層140が形成されて
ない場合には、半導体層139は、開口を通じて露出され
て、コンタクト物質から保護されない。それで、半導体
層139との粘着性が良い酸化シリコンあるいは窒化シリ
コンで第２絶縁層140を形成するため、前記第２絶縁膜
は、エッチストッパ及び半導体層139の保護膜の役割を
する。
ない場合には、半導体層139は、開口を通じて露出され
て、コンタクト物質から保護されない。それで、半導体
層139との粘着性が良い酸化シリコンあるいは窒化シリ
コンで第２絶縁層140を形成するため、前記第２絶縁膜
は、エッチストッパ及び半導体層139の保護膜の役割を
する。
【００２１】
【発明の効果】従って、本発明は第２金属層、不純物半
導体層139及び半導体層139を一つの工程で同時にパター
ニングするので、製造コストが低減され、製造の時間が
短縮される。又、ソース電極及びドレイン電極を付加的
なマスク工程を必要とすることなく、単一の工程で形成
することができる。それ故、歩留まりが向上する。
導体層139及び半導体層139を一つの工程で同時にパター
ニングするので、製造コストが低減され、製造の時間が
短縮される。又、ソース電極及びドレイン電極を付加的
なマスク工程を必要とすることなく、単一の工程で形成
することができる。それ故、歩留まりが向上する。
【図１】液晶表示装置の回路図。
【図２】液晶表示装置の一部を示す拡大平面図。
【図３】従来の液晶表示装置の製造工程を示す断面図。
【図４】従来の液晶表示装置の製造工程を示す断面図。
【図５】従来の液晶表示装置の製造工程を示す断面図。
【図６】従来の液晶表示装置の製造工程を示す断面図。
【図７】従来の液晶表示装置の製造工程を示す断面図。
【図８】本発明の実施形態による液晶表示装置の製造工
程を示す断面図。
程を示す断面図。
【図９】本発明の実施形態による液晶表示装置の製造工
程を示す断面図。
程を示す断面図。
【図１０】本発明の実施形態による液晶表示装置の製造
工程を示す断面図。
工程を示す断面図。
【図１１】本発明の実施形態による液晶表示装置の製造
工程を示す断面図。
工程を示す断面図。
【図１２】本発明の実施形態による液晶表示装置の製造
工程を示す断面図。
工程を示す断面図。
【図１３】本発明の実施形態による液晶表示装置の製造
工程を示す断面図。
工程を示す断面図。
【図１４】本発明の実施形態による液晶表示装置の製造
工程を示す断面図。
工程を示す断面図。
【図１５】本発明の実施形態による液晶表示装置の製造
工程を示す断面図。
工程を示す断面図。
【図１６】本発明の実施形態による液晶表示装置の製造
工程を示す断面図。
工程を示す断面図。
13 ゲートバス配線 14 ソース配線 31、131 透明ガラス基板 33、133 ゲート電極 35、135 第１絶縁層 37、137 半導体層 39、139 不純物半導体層 40、140 エッチストッパ 43、143 第２金属層 43a、143a ソース電極 43b、143b ドレイン電極 45、145 保護絶縁層 47、147 画素電極
Claims (23)
- 【請求項１】半導体装置の製造方法であって、 基板上に第１半導体層を被着する工程と、 前記第１半導体層上に第２半導体層を被着する工程と、 前記第２半導体層上に導電層を被着する工程と、 前記導電層上に保護層を被着する工程と、 前記保護層をパターニングする工程と、 前記パターニングされた保護層をマスクとして用いて、
前記導電層と第２半導体層との一部分をエッチングする
工程を含むことを特徴とする半導体装置の製造方法。 - 【請求項２】前記第２半導体層を被着する工程の前に、
前記第１半導体層上にエッチング防止層を被着する工程
を含むことを特徴とする、請求項１記載の半導体装置の
製造方法。 - 【請求項３】前記導電層及び半導体層をエッチングする
工程の後に、前記エッチング防止層が残っていることを
特徴とする、請求項２記載の半導体装置の製造方法。 - 【請求項４】前記導電層は第２の導電層であり、前記第
１の半導体層を被着する工程の前に、 基板上に第１導電層を被着する工程と、 ゲート電極を形成するために前記第１導電層をパターニ
ングする工程と、 ゲート電極上に絶縁層を被着する工程と、を含むことを
特徴とする、請求項１記載の半導体装置の製造方法。 - 【請求項５】前記第２半導体層は不純物がドープされて
いることを特徴とする、請求項１記載の半導体装置の製
造方法。 - 【請求項６】前記エッチング防止層を形成する工程にお
いて、 前記半導体層上に絶縁層を被着する工程と、 前記エッチング防止層を形成するように前記絶縁層をパ
ターニングする工程と、を含むことを特徴とする、請求
項２記載の半導体装置の製造方法。 - 【請求項７】前記保護層に第１と、第２の開口を形成す
る工程と、前記第１の開口を通じて、前記導電層と第２
半導体層との一部をエッチングする工程において、 前記保護層上に電極層を被着して、前記第２開口を通じ
て電極層と導電層とを電気的に接触させる工程を含むこ
とを特徴とする、請求項１記載の半導体装置の製造方
法。 - 【請求項８】前記電極は透明導電物質で構成されている
ことを特徴とする、請求項７記載の半導体装置の製造方
法。 - 【請求項９】前記電極は画素電極であることを特徴とす
る、請求項８記載の半導体装置の製造方法。 - 【請求項１０】半導体装置の製造方法であって、 基板の表面上に半導体層を形成する工程と、 前記半導体層上に第１導電層を形成する工程と、 前記第１導電層上に保護層を形成する工程と、 前記保護層に第１と，第２の開口を形成し、前記第１
を、第２の開口を通じて前記第１導電層の第１と，第２
の部分が露出されるように前記保護層をパターニングす
る工程と、 前記保護層上に、前記第１開口を通じて前記第１導電層
と接触されるように第２導電層を形成する工程と、 前記パータニングされた保護層をマスクとして用いて、
前記第１導電層の第２部分と、前記導電層の前記第２部
分の下にある前記半導体層の一部分とをエッチングする
工程と、からなることを特徴とする、半導体装置の製造
方法。 - 【請求項１１】前記エッチング工程が前記半導体装置の
ソース及びドレイン領域を形成することを特徴とする、
請求項１０記載の半導体装置の製造方法。 - 【請求項１２】前記半導体層を形成する工程の前に、 前記基板上に絶縁層を形成する工程と、 エッチストッパ層を形成するため、前記絶縁層をパター
ニングする工程と、を含むことを特徴とする、請求項１
０記載の半導体装置の製造方法。 - 【請求項１３】前記保護層をパターニングする工程は、
前記エッチストッパ層に実質的に対応した前記第２の開
口を形成する工程を含むことを特徴とする、請求項１２
記載の半導体装置の製造方法。 - 【請求項１４】前記第２の導電層は透明導電層を含むこ
とを特徴とする、請求項１０記載の半導体装置の製造方
法。 - 【請求項１５】前記半導体装置は薄膜トランジスタであ
ることを特徴とする、請求項１０記載の半導体装置の製
造方法。 - 【請求項１６】基板と、 前記基板上にエッジ部を有する不純物がドープされた半
導体層と、 前記不純物がドープされた半導体層上に、前記不純物が
ドープされた半導体層のエッジ部と大略一致するエッジ
部を有する導電層と、 前記導電層の前記エッジ部と前記開口の側壁とが大略一
致する開口を有する保護層と、から構成されることを特
徴とする半導体装置。 - 【請求項１７】前記基板と不純物がドープされた半導体
層との間に、実質的に不純物がドープされていない半導
体層を備え、この半導体層は前記導体層と不純物がドー
プされた半導体層のエッジ部と大略一致するエッジ部を
有することを特徴とする、請求項１６記載の半導体装
置。 - 【請求項１８】前記基板上に形成されたゲート電極と、 前記ゲート電極上に形成された絶縁層と、前記不純物が
ドープされてない半導体層及び不純物がドープされた半
導体層とが形成されたことを特徴とする、請求項１６記
載の半導体装置。 - 【請求項１９】前記半導体層は離間した第１，第２領域
を含み、エッチストッパ層が前記不純物がドープされて
ない半導体層上の前記不純物がドープされた半導体層の
前記第１と第２領域の間に、形成されていることを特徴
とする、請求項１７記載の半導体装置。 - 【請求項２０】前記保護層の前記開口は前記エッチスト
ッパ層と実質的に位置合わせされたことを特徴とする、
請求項１９記載の半導体装置。 - 【請求項２１】第１，第２領域を有する前記導電層を含
む前記半導体装置において、前記パターン化された保護
層の一部分上に電極層を備え、前記パターン化された保
護層は前記導電層の第１領域の一部分を露出したコンタ
クトホールを有し、前記電極層は前記コンタクトホール
を通じて導電層と電気的に接触することを特徴とする、
請求項１６記載の半導体装置。 - 【請求項２２】前記電極層は透明導電物質を含むことを
特徴とする、請求項２１記載の半導体装置。 - 【請求項２３】基板上に第１金属層を被着する工程と、 前記第１金属層がゲート電極を形成するようにパターニ
ングする工程と、 前記基板及び前記ゲート電極上にゲート絶縁層を被着す
る工程と、 前記ゲート絶縁層上に第１半導体層を被着する工程と、 前記第１半導体層上にエッチング防止層を被着する工程
と、 前記エッチング防止層がエッチ防止領域を形成するよう
にパターニングする工程と、 前記エッチ防止領域及び前記第１半導体層上に不純物を
含む第２半導体層を被着する工程と、 前記不純物を含む第２半導体層上に第２金属層を被着す
る工程と、 前記第２金属層、前記不純物を含む第２半導体層及び前
記第１半導体層を単一の工程でパターニングする工程
と、 前記パターン化された第２金属層及び前記ゲート絶縁層
上に保護層を被着する工程と、 前記保護層を、前記エッチストッパ領域上に開口と前記
パターン化された第２金属層の一部分上にコンタクトホ
ールを形成するように、パターニングする工程と、 前記パターンされた保護層及び前記コンタクトホールに
透明導電層を被着する工程と、 前記透明導電層を第２金属層の前記一部分と電気的に接
触する画素電極を形成するようにパターニングする工程
と、 前記パターン化された保護層をマスクとして用いて、ソ
ース及びドレイン電極を形成するように、前記第２金属
層と前記不純物を含んでいる第２半導体層をエッチング
する工程から成る半導体装置の製造方法。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019960010637A KR100202236B1 (ko) | 1996-04-09 | 1996-04-09 | 액티브 매트릭스 기판의 제조방법 및 그 방법에 의해 제조되는 액티브 매트릭스 기판 |
| KR1996-10637 | 1996-04-09 |
Related Child Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2007059644A Division JP4117369B2 (ja) | 1996-04-09 | 2007-03-09 | アクティブマトリクス方式液晶表示装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH1039331A true JPH1039331A (ja) | 1998-02-13 |
| JP4034376B2 JP4034376B2 (ja) | 2008-01-16 |
Family
ID=19455336
Family Applications (2)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP10525597A Expired - Lifetime JP4034376B2 (ja) | 1996-04-09 | 1997-04-08 | アクティブマトリクス方式液晶表示装置の製造方法 |
| JP2007059644A Expired - Lifetime JP4117369B2 (ja) | 1996-04-09 | 2007-03-09 | アクティブマトリクス方式液晶表示装置 |
Family Applications After (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2007059644A Expired - Lifetime JP4117369B2 (ja) | 1996-04-09 | 2007-03-09 | アクティブマトリクス方式液晶表示装置 |
Country Status (5)
| Country | Link |
|---|---|
| JP (2) | JP4034376B2 (ja) |
| KR (1) | KR100202236B1 (ja) |
| DE (1) | DE19714690C2 (ja) |
| FR (1) | FR2747237B1 (ja) |
| GB (1) | GB2312092B (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100538293B1 (ko) * | 1998-04-03 | 2006-03-17 | 삼성전자주식회사 | 평면 구동 방식 액정 표시 장치의 제조 방법 |
Families Citing this family (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| TW525216B (en) | 2000-12-11 | 2003-03-21 | Semiconductor Energy Lab | Semiconductor device, and manufacturing method thereof |
| SG111923A1 (en) | 2000-12-21 | 2005-06-29 | Semiconductor Energy Lab | Light emitting device and method of manufacturing the same |
| KR100980015B1 (ko) * | 2003-08-19 | 2010-09-03 | 삼성전자주식회사 | 박막 트랜지스터 표시판 및 그 제조 방법 |
| KR102183920B1 (ko) | 2013-12-16 | 2020-11-30 | 삼성디스플레이 주식회사 | 박막 트랜지스터 표시판 및 그 제조 방법 |
| CN104022126B (zh) * | 2014-05-28 | 2017-04-12 | 京东方科技集团股份有限公司 | 一种阵列基板、其制作方法及显示装置 |
Family Cites Families (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2629743B2 (ja) * | 1987-10-08 | 1997-07-16 | カシオ計算機株式会社 | 薄膜トランジスタの製造方法 |
| US5173753A (en) * | 1989-08-10 | 1992-12-22 | Industrial Technology Research Institute | Inverted coplanar amorphous silicon thin film transistor which provides small contact capacitance and resistance |
| US5130263A (en) * | 1990-04-17 | 1992-07-14 | General Electric Company | Method for photolithographically forming a selfaligned mask using back-side exposure and a non-specular reflecting layer |
| EP0476701B1 (en) * | 1990-09-21 | 1995-12-13 | Casio Computer Company Limited | A thin-film transistor and a thin film transistor panel using thin-film transistors of this type |
| WO1992006505A1 (en) * | 1990-10-05 | 1992-04-16 | General Electric Company | Thin film transistor stucture with improved source/drain contacts |
| KR920010885A (ko) * | 1990-11-30 | 1992-06-27 | 카나이 쯔또무 | 박막반도체와 그 제조방법 및 제조장치 및 화상처리장치 |
| EP0545327A1 (en) * | 1991-12-02 | 1993-06-09 | Matsushita Electric Industrial Co., Ltd. | Thin-film transistor array for use in a liquid crystal display |
| EP0566838A3 (en) * | 1992-02-21 | 1996-07-31 | Matsushita Electric Ind Co Ltd | Manufacturing method of thin film transistor |
| US5539219A (en) * | 1995-05-19 | 1996-07-23 | Ois Optical Imaging Systems, Inc. | Thin film transistor with reduced channel length for liquid crystal displays |
-
1996
- 1996-04-09 KR KR1019960010637A patent/KR100202236B1/ko not_active IP Right Cessation
-
1997
- 1997-03-11 FR FR9702841A patent/FR2747237B1/fr not_active Expired - Lifetime
- 1997-04-04 GB GB9706824A patent/GB2312092B/en not_active Expired - Lifetime
- 1997-04-08 JP JP10525597A patent/JP4034376B2/ja not_active Expired - Lifetime
- 1997-04-09 DE DE19714690A patent/DE19714690C2/de not_active Expired - Lifetime
-
2007
- 2007-03-09 JP JP2007059644A patent/JP4117369B2/ja not_active Expired - Lifetime
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100538293B1 (ko) * | 1998-04-03 | 2006-03-17 | 삼성전자주식회사 | 평면 구동 방식 액정 표시 장치의 제조 방법 |
Also Published As
| Publication number | Publication date |
|---|---|
| KR100202236B1 (ko) | 1999-07-01 |
| GB2312092B (en) | 1998-06-03 |
| DE19714690A1 (de) | 1997-10-30 |
| GB9706824D0 (en) | 1997-05-21 |
| JP4034376B2 (ja) | 2008-01-16 |
| KR970072497A (ko) | 1997-11-07 |
| DE19714690C2 (de) | 2003-12-11 |
| GB2312092A (en) | 1997-10-15 |
| JP2007206712A (ja) | 2007-08-16 |
| FR2747237B1 (fr) | 1999-04-16 |
| JP4117369B2 (ja) | 2008-07-16 |
| FR2747237A1 (fr) | 1997-10-10 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6927105B2 (en) | Thin film transistor array substrate and manufacturing method thereof | |
| US6562645B2 (en) | Method of fabricating fringe field switching mode liquid crystal display | |
| JP4169811B2 (ja) | 薄膜トランジスタの製造方法 | |
| US6678017B1 (en) | Display panel and method of fabricating the same | |
| US5998230A (en) | Method for making liquid crystal display device with reduced mask steps | |
| US6043000A (en) | Method for manufacturing a semiconductor device | |
| JP4117369B2 (ja) | アクティブマトリクス方式液晶表示装置 | |
| US6746959B2 (en) | Liquid crystal display and method | |
| US6025605A (en) | Aligned semiconductor structure | |
| US20050156247A1 (en) | Device and method for protecting gate terminal and lead | |
| KR100663288B1 (ko) | 박막 트랜지스터 액정표시장치의 제조방법 | |
| KR100205867B1 (ko) | 액티브매트릭스기판의 제조방법 및 그 방법에 의해제조되는액티브매트릭스기판 | |
| JP2000035592A (ja) | 液晶表示装置 | |
| JP3424618B2 (ja) | 薄膜トランジスタアレイ基板の製造方法 | |
| JPH08110528A (ja) | アクティブマトリックスパネルおよびその製造方法 | |
| KR100205868B1 (ko) | 이중 게이트 박막 트랜지스터 및 그 제조방법 | |
| JPH01227127A (ja) | 薄膜トランジスタアレイ | |
| KR100599958B1 (ko) | 고개구율 및 고투과율 액정표시장치의 제조방법 | |
| JP2001174794A (ja) | 液晶表示装置およびその製造方法 | |
| KR20020043860A (ko) | 액정 표시 장치용 어레이 기판 및 그 제조 방법 | |
| JPH08271923A (ja) | 液晶表示装置及びその製造方法 | |
| JP2000040827A (ja) | 半導体装置並びに半導体装置の製造方法 | |
| JP2000180890A (ja) | Ｔｆｔアレイ基板及びこれを用いた液晶表示装置並びにｔｆｔアレイ基板の製造方法 | |
| JP2005141090A (ja) | ゲート端子とリード線を保護する装置及びその方法 | |
| JP2001159764A (ja) | 液晶表示素子 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20040408 |
|
| RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20040407 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20060501 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20060627 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20060927 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20061212 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070309 |
|
| A911 | Transfer of reconsideration by examiner before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20070417 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20070605 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070830 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20071002 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20071025 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101102 Year of fee payment: 3 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101102 Year of fee payment: 3 |
|
| S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101102 Year of fee payment: 3 |
|
| R371 | Transfer withdrawn |
Free format text: JAPANESE INTERMEDIATE CODE: R371 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101102 Year of fee payment: 3 |
|
| S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101102 Year of fee payment: 3 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101102 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111102 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121102 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121102 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131102 Year of fee payment: 6 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| EXPY | Cancellation because of completion of term |