KR20050002231A - 박막 트랜지스터 표시판 및 그의 제조 방법 - Google Patents

박막 트랜지스터 표시판 및 그의 제조 방법 Download PDF

Info

Publication number
KR20050002231A
KR20050002231A KR1020030043596A KR20030043596A KR20050002231A KR 20050002231 A KR20050002231 A KR 20050002231A KR 1020030043596 A KR1020030043596 A KR 1020030043596A KR 20030043596 A KR20030043596 A KR 20030043596A KR 20050002231 A KR20050002231 A KR 20050002231A
Authority
KR
South Korea
Prior art keywords
drain electrode
data line
layer
electrode
thin film
Prior art date
Application number
KR1020030043596A
Other languages
English (en)
Other versions
KR100997963B1 (ko
Inventor
김상갑
강성철
강호민
송인호
최희환
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020030043596A priority Critical patent/KR100997963B1/ko
Priority to US10/878,529 priority patent/US7619249B2/en
Priority to JP2004192993A priority patent/JP2005026690A/ja
Priority to TW093119603A priority patent/TWI335005B/zh
Publication of KR20050002231A publication Critical patent/KR20050002231A/ko
Priority to US12/609,568 priority patent/US8093595B2/en
Application granted granted Critical
Publication of KR100997963B1 publication Critical patent/KR100997963B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/1368—Active matrix addressed cells in which the switching element is a three-electrode device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/1288—Multistep manufacturing methods employing particular masking sequences or specially adapted masks, e.g. half-tone mask
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136227—Through-hole connection of the pixel electrode to the active element through an insulation layer
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136286—Wiring, e.g. gate line, drain line
    • G02F1/13629—Multilayer wirings
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/121—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
    • H10K59/1213—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements the pixel elements being TFTs

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Nonlinear Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Optics & Photonics (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Mathematical Physics (AREA)
  • Liquid Crystal (AREA)
  • Thin Film Transistor (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

우선, 절연 기판의 상부에 게이트 전극을 포함하는 게이트선을 형성한다. 이어, 게이트 절연막, 반도체층 및 저항성 접촉층을 차례로 형성한 다음, 몰리브덴 계열의 도전막을 적층하고 패터닝하여 소스 전극을 가지는 데이터선 및 드레인 전극을 을 형성한다. 이어, 데이터선 및 드레인 전극을 산소 플라스마 처리하여 데이터선 및 드레인 전극 표면에 산화막을 형성한 다음, 데이터선 및 드레인 전극으로 가리지 않는 저항성 접촉층을 식각한다. 이어, 보호막을 적층하고 패터닝하여 드레인 전극을 드러내는 접촉 구멍을 형성한 다음, 보호막의 상부에 IZO를 적층한 다음 패터닝하여 드레인 전극과 연결되는 화소 전극을 형성한다.

Description

박막 트랜지스터 표시판 및 그의 제조 방법{Thin film transistor array panel and method for manufacturing the same}
본 발명은 박막 트랜지스터 표시판 및 그의 제조 방법에 관한 것으로 더욱 상세하게는 몰리브덴을 포함하는 도전막으로 이루어진 배선을 가지는 박막 트랜지스터 표시판 및 그의 제조 방법에 관한 것이다.
액정 표시 장치는 현재 가장 널리 사용되고 있는 평판 표시 장치 중 하나로서, 전극이 형성되어 있는 두 장의 기판과 그 사이에 삽입되어 있는 액정층으로 이루어져, 전극에 전압을 인가하여 액정층의 액정 분자들을 재배열시킴으로써 투과되는 빛의 양을 조절하는 표시 장치이다.
액정 표시 장치 중에서도 현재 주로 사용되는 것은 두 기판에 전극이 각각 형성되어 있고 전극에 인가되는 전압을 스위칭하는 박막 트랜지스터를 가지고 있는 액정 표시 장치이며, 박막 트랜지스터는 두 기판 중 하나에 형성되는 것이 일반적이다.
액정 표시 장치에서 신호 지연을 방지하기 위하여 영상 신호를 전달하는 게이트선 또는 데이터선은 낮은 비저항을 가지는 알루미늄(Al) 또는 알루미늄 합금(Al alloy) 등과 같은 저 저항 물질을 사용하는 것이 일반적이며, 데이터선은 규소와 접하는 부분이 있어 내화성이 우수한 크롬 등을 추가하여 사용한다. 그러나, 알루미늄 또는 알루미늄 합금을 사용하는 경우에는 양극 산화 공정을 부가하여알루미늄의 약한 물리적인 특성을 보강할 필요가 있다. 또한 액정 표시 장치에서와 같이 패드부에서 화소 전극용 물질인 ITO(indium tin oxide) 또는 IZO(indium zinc oxide) 등을 사용하여 알루미늄을 보강하는 경우 알루미늄 또는 알루미늄 합금과 ITO 및 IZO의 접촉 특성이 좋지 않아 다른 금속을 개재하여야 하는 문제점을 가지고 있다. 이와 비교하여 몰리브덴(Mo)은 매우 낮은 비저항을 가지는 동시에 ITO 및 IZO의 접촉 특성이 우수하기 때문에 대형의 표시 장치용 신호선으로 적합한 도전 물질이다.
하지만, 몰리브덴을 포함하는 도전막은 다른 박막을 식각하기 위한 식각 조건에 노출되는 경우에는 각종 화학적 상태에서 부식이 쉽게 발생하여 내화학성이 약하다는 단점을 가지고 있다.
본 발명이 이루고자 하는 기술적 과제는 다양한 식각 조건에 노출되더라도 부식을 방지할 수 있는 박막 트랜지스터 표시판 및 그의 제조 방법을 제공하는 것이다.
도 1은 본 발명의 제1 실시예에 따른 액정 표시 장치용 박막 트랜지스터 표시판의 구조를 도시한 배치도이고,
도 2는 도 1의 박막 트랜지스터 표시판을 II-II' 선을 따라 잘라 도시한 단면도이고,
도 3a, 4a, 5a 및 6a는 본 발명의 실시예에 따른 액정 표시 장치용 박막 트랜지스터 표시판을 제조하는 중간 과정에서의 박막 트랜지스터 표시판의 배치도이고,
도 3b는 도 3a의 박막 트랜지스터 표시판을 IIIb-IIIb' 선을 따라 절단한 단도이고,
도 4b는 도 4a의 박막 트랜지스터 표시판을 IVb-IVb' 선을 따라 잘라 도시한 도면으로서 도 3b의 다음 단계를 도시한 단면도이고,
도 5b는 도 5a에서 Vb-Vb' 선을 따라 잘라 도시한 도면으로서 도 4b의 다음 단계를 도시한 단면도이고,
도 6b는 도 6a에서 VIb-VIb' 선을 따라 잘라 도시한 도면으로서 도 5b의 다음 단계를 도시한 단면도이고,
도 7은 본 발명의 제2 실시예에 따른 액정 표시 장치용 박막 트랜지스터 표시판의 배치도이고,
도 8 및 도 9는 도 7에 도시한 박막 트랜지스터 표시판을 VIII-VIII' 선 및 IX-IX'선을 따라 잘라 도시한 단면도이고,
도 10a는 본 발명의 제2 실시예에 따라 제조하는 첫 단계에서의 박막 트랜지스터 표시판의 배치도이고,
도 10b 및 10c는 각각 도 10a에서 Xb-Xb' 선 및 Xc-Xc' 선을 따라 잘라 도시한 단면도이며,
도 11a 및 11b는 각각 도 11a에서 XIb-XIb' 선 및 XIc-XIc' 선을 따라 잘라 도시한 단면도로서, 도 10b 및 도 10c 다음 단계에서의 단면도이고,
도 12a는 도 11a 및 11b 다음 단계에서의 박막 트랜지스터 표시판의 배치도이고,
도 12b 및 12c는 각각 도 12a에서 XIIb-XIIb' 선 및 XIIc-XIIc' 선을 따라 잘라 도시한 단면도이며,
도 13a, 14a, 15a와 도 13b, 14b, 15b는 각각 도 12a에서 XIIb-XIIb' 선 및 XIIc-XIIc' 선을 따라 잘라 도시한 단면도로서 도 12b 및 12c 다음 단계들을 공정 순서에 따라 도시한 것이고,
도 16a는 도 15a 및 도 15b의 다음 단계에서의 박막 트랜지스터 표시판의 배치도이고,
도 16b 및 16c는 각각 도 16a에서 XVIb-XVIb' 선 및 XVIc-XVIc' 선을 따라잘라 도시한 단면도이다.
본 발명의 실시예에 따른 박막 트랜지스터 표시판 및 그의 제조 방법에서는 다른 박막을 식각하기 전에 몰리브덴을 포함하는 도전막의 표면에 산화막을 형성한다. 이때, 산화막을 형성하기 위해 도전막에 산소 플라스마를 실시할 수도 있다.
더욱 상세하게, 본 발명의 실시예에 따른 박막 트랜지스터 표시판의 제조 방법에서는 기판 위에 게이트 전극을 가지는 게이트선을 형성한 다음, 기판 위에 게이트 절연막을 적층한다. 이어, 게이트 절연막 상부에 반도체층을 형성하고, 반도체층 상부에 저항성 접촉층을 형성한 다음, 저항성 접촉층과 접하는 소스 전극을 가지는 데이터선 및 드레인 전극을 형성한다. 이어, 데이터선 및 드레인 전극 표면에 산화막을 형성한 다음, 데이터선 및 드레인 전극을 식각 마스크로 사용하여 드러난 저항성 접촉층을 식각하고, 드레인 전극과 연결되는 화소 전극을 형성한다.
이때, 산화막을 형성하기 위해 데이터선 및 드레인 전극에 산소 플라스마를 실시하는 것이 바람직하며, 산소 플라스마는 15초 이상 실시한다.
데이터선 및 상기 드레인 전극은 몰리브덴 또는 몰리브덴 합금의 제1 도전막을 포함하며, 알루미늄 또는 알루미늄 합금의 제2 도전막을 포함할 수 있다.
산화막을 형성한 다음, 애싱 공정을 추가로 실시하는 것이 바람직하며, 산화막은 데이터선 및 드레인 전극을 대기 중에 노출시켜 형성할 수도 있으며, 화소 전극은 IZO 또는 ITO로 형성할 수 있다. 반도체층, 저항성 접촉층 및 데이터선과 상기 드레인 전극은 하나의 감광막 패턴을 이용한 사진 식각 공정으로 형성할 수 있다.
이러한 제조 공정을 통하여 완성된 본 발명의 실시예에 따른 박막 트랜지스터 표시판에는, 절연 기판 위에 게이트 전극을 가지는 게이트선이 형성되어 있고, 게이트선을 덮는 게이트 절연막 상부에는 반도체층이 형성되어 있다. 게이트 절연막 상부에는 반도체층과 접하는 소스 전극을 가지는 데이터선 및 게이트 전극을 중심으로 소스 전극과 마주하는 드레인 전극이 형성되어 있고, 데이터선 및 드레인 전극 상부에는 산화막이 형성되어 있으며, 그 상부에는 드레인 전극과 연결되는 화소 전극이 형성되어 있다.
데이터선 및 상기 드레인 전극은 몰리브덴 또는 몰리브덴 합금으로 이루어질 수 있으며, 데이터선 및 상기 드레인 전극은 몰리브덴 또는 몰리브덴 합금의 제1 도전막과 제1 도전막의 상부 또는 하부에 형성되어 있으며 알루미늄 또는 알루미늄 합금의 제2 도전막을 포함할 수 있다.
화소 전극은 IZO 또는 ITO로 이루어질 수 있으며, 반도체층은 데이터선과 드레인 전극의 하부까지 연장될 수 있으며, 소스 전극과 드레인 전극 사이를 제외한 반도체층은 데이터선과 드레인 전극과 동일한 평면 패턴을 가질 수 있다.
첨부한 도면을 참고로 하여 본 발명의 실시예에 대하여 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자가 용이하게 실시할 수 있도록 상세히 설명한다. 그러나 본 발명은 여러 가지 상이한 형태로 구현될 수 있으며 여기에서 설명하는 실시예에 한정되지 않는다.
도면에서 여러 층 및 영역을 명확하게 표현하기 위하여 두께를 확대하여 나타내었다. 명세서 전체를 통하여 유사한 부분에 대해서는 동일한 도면 부호를 붙였다. 층, 막, 영역, 판 등의 부분이 다른 부분 "위에" 있다고 할 때, 이는 다른 부분 "바로 위에" 있는 경우뿐 아니라 그 중간에 또다른 부분이 있는 경우도 포함한다. 반대로 어떤 부분이 다른 부분 "바로 위에" 있다고 할 때에는 중간에 다른 부분이 없는 것을 뜻한다.
이제 본 발명의 실시예에 따른 액정 표시 장치용 박막 트랜지스터 표시판의 제조 방법에 대하여 도면을 참고로 하여 상세하게 설명한다.
먼저, 도 1 및 도 2를 참고로 하여 본 발명의 제1 실시예에 따른 액정 표시 장치용 박막 트랜지스터 표시판의 구조에 대하여 상세히 설명한다.
도 1은 본 발명의 제1 실시예에 따른 액정 표시 장치용 박막 트랜지스터 표시판의 구조를 도시한 배치도이고, 도 2는 도 1의 박막 트랜지스터 표시판을 II-II' 선을 따라 잘라 도시한 단면도이다.
절연 기판(110) 위에 게이트 신호를 전달하는 복수의 게이트선(gate line)(121)이 형성되어 있다. 게이트선(121)은 주로 가로 방향으로 뻗어 있으며, 각 게이트선(121)의 일부는 복수의 게이트 전극(gate electrode)(123)을 이룬다. 또한 각 게이트선의 다른 일부는 아래 방향으로 돌출하여 복수의 확장부(expansion)(127)를 이룬다.
게이트선(121)은 물리적 성질이 다른 두 개의 막, 즉 하부막(211)과 그 위의 상부막(212)을 포함한다. 상부막(212)은 게이트 신호의 지연이나 전압 강하를 줄일 수 있도록 낮은 비저항(resistivity)의 금속, 예를 들면 알루미늄(Al)이나 알루미늄 합금 등 알루미늄 계열의 금속으로 이루어진다. 이와는 달리, 하부막(211)은 다른 물질, 특히 IZO(indium zinc oxide) 또는 ITO(indium tin oxide)와의 물리적, 화학적, 전기적 접촉 특성이 우수한 물질 , 이를테면 몰리브덴(Mo), 몰리브덴 합금[보기: 몰리브덴-텅스텐(MoW) 합금], 크롬(Cr) 등으로 이루어진다. 하부막(121p)과 상부막(121q)의 조합의 예로는 크롬/알루미늄-네오디뮴(Nd) 합금을 들 수 있다. 도 1에서 게이트 전극(123)의 하부막과 상부막은 각각 도면 부호 231, 232로, 확장부(127)의 하부막과 상부막은 각각 도면 부호 271, 272로 표시되어 있다.
하부막(211)과 상부막(212)의 측면은 각각 경사져 있으며 그 경사각은 기판(110)의 표면에 대하여 약 30-80°이다.
게이트선(121) 위에는 질화 규소(SiNx) 따위로 이루어진 게이트 절연막(gate insulating layer)(140)이 형성되어 있다.
게이트 절연막(140) 상부에는 수소화 비정질 규소(hydrogenated amorphous silicon)(비정질 규소는 약칭 a-Si로 씀) 등으로 이루어진 복수의 선형 반도체(151)가 형성되어 있다. 선형 반도체(151)는 주로 세로 방향으로 뻗어 있으며 이로부터 복수의 돌출부(extension)(154)가 게이트 전극(123)을 향하여 뻗어 나와 있다. 또한 선형 반도체(151)는 게이트선(121)과 만나는 지점 부근에서 폭이 커져서 게이트선(121)의 넓은 면적을 덮고 있다.
반도체(151)의 상부에는 실리사이드(silicide) 또는 n형 불순물이 고농도로 도핑되어 있는 n+ 수소화 비정질 규소 따위의 물질로 만들어진 복수의 선형 및 섬형 저항성 접촉 부재(ohmic contact)(161, 165)가 형성되어 있다. 선형 접촉 부재(161)는 복수의 돌출부(163)를 가지고 있으며, 이 돌출부(163)와 섬형 접촉 부재(165)는 쌍을 이루어 반도체(151)의 돌출부(154) 위에 위치한다.
반도체(151)와 저항성 접촉 부재(161, 165)의 측면 역시 경사져 있으며 경사각은 30-80°이다.
저항 접촉 부재(161, 165) 및 게이트 절연막(140) 위에는 각각 복수의 데이터선(data line)(171)과 복수의 드레인 전극(drain electrode)(175) 및 복수의 유지 축전기용 도전체(storage capacitor conductor)(177)가 형성되어 있다.
데이터선(171)은 주로 세로 방향으로 뻗어 게이트선(121)과 교차하며 데이터 전압(data voltage)을 전달한다. 각 데이터선(171)에서 드레인 전극(175)을 향하여 뻗은 복수의 가지가 소스 전극(source electrode)(173)을 이룬다. 한 쌍의 소스 전극(173)과 드레인 전극(175)은 서로 분리되어 있으며 게이트 전극(123)에 대하여 서로 반대쪽에 위치한다. 게이트 전극(123), 소스 전극(173) 및 드레인 전극(175)은 반도체(151)의 돌출부(154)와 함께 박막 트랜지스터(thin film transistor, TFT)를 이루며, 박막 트랜지스터의 채널(channel)은 소스 전극(173)과 드레인 전극(175) 사이의 돌출부(154)에 형성된다.
유지 축전기용 도전체(177)는 게이트선(121)의 확장부(127)와 중첩되어 있다.
데이터선(171), 드레인 전극(175) 및 유지 축전기용 도전체(177)는 몰리브덴(Mo), 몰리브덴 합금을 포함하는데, 이중막 또는 삼중막의 구조인 경우에 알루미늄 계열의 도전막을 포함할 수 있다. 이중막일 때 알루미늄 계열의 도전막은 몰리브덴 계열의 도전막 하부에 위치하는 것이 바람직하며, 삼중막일 때에는 중간층으로 위치하는 것이 바람직하다.
데이터선(171), 드레인 전극(175) 및 유지 축전기용 도전체(177)도 게이트선(121)과 마찬가지로 그 측면이 약 30-80°의 각도로 각각 경사져 있다.
저항성 접촉 부재(161, 165)는 그 하부의 반도체(151)와 그 상부의 데이터선(171) 및 드레인 전극(175) 사이에만 존재하며 접촉 저항을 낮추어 주는역할을 한다. 선형 반도체(151)는 소스 전극(173)과 드레인 전극(175) 사이를 비롯하여 데이터선(171) 및 드레인 전극(175)에 가리지 않고 노출된 부분을 가지고 있으며, 대부분의 곳에서는 선형 반도체(151)의 폭이 데이터선(171)의 폭보다 작지만 앞서 설명했듯이 게이트선(121)과 만나는 부분에서 폭이 커져서 게이트선(121)과 데이터선(171) 사이의 절연을 강화한다.
데이터선(171), 드레인 전극(175) 및 유지 축전기용 도전체(177)와 노출된 반도체(151) 부분의 위에는 평탄화 특성이 우수하며 감광성(photosensitivity)을 가지는 유기 물질, 플라스마 화학 기상 증착(plasma enhanced chemical vapor deposition, PECVD)으로 형성되는 a-Si:C:O, a-Si:O:F 등의 저유전율 절연 물질, 또는 무기 물질인 질화규소 따위로 이루어진 보호막(passivation layer)(180)이 형성되어 있다.
보호막(180)에는 드레인 전극(175), 유지 축전기용 도전체(177) 및 데이터선(171)의 끝 부분(179)을 각각 드러내는 복수의 접촉 구멍(contact hole)(185, 187, 182)이 형성되어 있으며, 게이트 절연막(140)과 함께 게이트선(121)의 끝 부분(129)을 드러내는 복수의 접촉 구멍(181)이 형성되어 있다.
접촉 구멍(181, 185, 187, 182)은 게이트선(121)의 끝 부분(129), 드레인 전극(175), 유지 축전기용 도전체(177) 및 데이터선(171)의 끝 부분(179)을 드러낸다. 이때, 접촉 구멍(181, 185, 187, 182)에서는 알루미늄 계열의 도전막이 드러나지 않는 것이 바람직하며, 드러나는 경우에는 전면 식각을 통하여 제거하는 것이바람직하다.
보호막(180) 위에는 IZO 또는 ITO로 이루어진 복수의 화소 전극(pixel electrode)(190) 및 복수의 접촉 보조 부재(contact assistant)(81, 82)가 형성되어 있다.
화소 전극(190)은 접촉 구멍(185, 187)을 통하여 드레인 전극(175) 및 유지 축전기용 도전체(177)와 각각 물리적·전기적으로 연결되어 드레인 전극(175)으로부터 데이터 전압을 인가 받고 도전체(177)에 데이터 전압을 전달한다.
데이터 전압이 인가된 화소 전극(190)은 공통 전압(common voltage)을 인가 받는 다른 표시판(도시하지 않음)의 공통 전극(도시하지 않음)과 함께 전기장을 생성함으로써 두 전극(190, 270) 사이의 액정층의 액정 분자들을 재배열시킨다.
또한 앞서 설명한 것처럼, 화소 전극(190)과 공통 전극은 축전기[이하 “액정 축전기(liquid crystal capacitor)”라 함]을 이루어 박막 트랜지스터가 턴 오프된 후에도 인가된 전압을 유지하는데, 전압 유지 능력을 강화하기 위하여 액정 축전기와 병렬로 연결된 다른 축전기를 두며, 이를 유지 축전기(storage capacitor)라 한다. 유지 축전기는 화소 전극(190) 및 이와 이웃하는 게이트선(121)[이를 "전단 게이트선(previous gate line)"이라 함]의 중첩 등으로 만들어지며, 유지 축전기의 정전 용량, 즉 유지 용량을 늘이기 위하여 게이트선(121)을 확장한 확장부(127)를 두어 중첩 면적을 크게 하는 한편, 화소 전극(190)과 연결되고 확장부(127)와 중첩되는 유지 축전기용 도전체(177)를 보호막(180) 아래에 두어 둘 사이의 거리를 가깝게 한다.
화소 전극(190)은 또한 이웃하는 게이트선(121) 및 데이터선(171)과 중첩되어 개구율(aperture ratio)을 높이고 있으나, 중첩되지 않을 수도 있다.
접촉 보조 부재(81, 82)는 접촉 구멍(181, 182)을 통하여 게이트선의 끝 부분(129) 및 데이터선의 끝 부분(179)과 각각 연결된다. 접촉 보조 부재(81, 82)는 게이트선(121) 및 데이터선(171)의 각 끝 부분(129, 179)과 외부 장치와의 접착성을 보완하고 이들을 보호하는 역할을 하는 것으로 필수적인 것은 아니며, 이들의 적용 여부는 선택적이다.
본 발명의 다른 실시예에 따르면 화소 전극(190)의 재료로 투명한 도전성 폴리머(polymer) 등을 사용하며, 반사형(reflective) 액정 표시 장치의 경우 불투명한 반사성 금속을 사용하여도 무방하다. 이때, 접촉 보조 부재(81, 82)는 화소 전극(190)과 다른 물질, 특히 IZO 또는 ITO로 만들어질 수 있다.
그러면, 도 1 및 도 2에 도시한 액정 표시 장치용 박막 트랜지스터 표시판을 본 발명의 한 실시예에 따라 제조하는 방법에 대하여 도 3a 내지 도 6b 및 도 1과 도 2를 참고로 하여 상세히 설명한다.
도 3a, 도 4a, 도 5a 및 도 6a는 도 1 및 도 2에 도시한 박막 트랜지스터 표시판을 본 발명의 한 실시예에 따라 제조하는 방법의 중간 단계에서의 박막 트랜지스터 표시판의 배치도로서 그 순서에 따라 나열한 것이고, 도 3b, 도 4b, 도 5b 및 도 6b는 각각 도 3a, 도 4a, 도 5a 및 도 6a에 도시한 박막 트랜지스터 표시판을 IIIb-IIIb' 선, IVb-IVb' 선, Vb-Vb' 선 및 VIb-VIb' 선을 따라 절단한 단면도이다.
먼저, 투명한 유리 따위로 만들어진 절연 기판(110) 위에 두 층의 금속막, 즉 하부 금속막과 상부 금속막을 스퍼터링(sputtering) 따위로 차례로 적층한다. 하부 금속막은 IZO 또는 ITO와의 접촉 특성이 우수한 금속, 예를 들면 몰리브덴, 몰리브덴 합금 또는 크롬 등으로 이루어지며 500Å 정도의 두께를 가지는 것이 바람직하다. 상부 금속막은 알루미늄 계열 금속으로 이루어지며, 2,500Å 정도의 두께를 가지는 것이 바람직하다.
이어, 도 3a 및 도 3b에 도시한 바와 같이, 감광막 패턴을 이용한 사진 식각 공정으로 상부 금속막과 하부 금속막을 차례로 패터닝하여 복수의 게이트 전극(123)과 복수의 확장부(127)를 포함하는 게이트선(121)을 형성한다.
알루미늄 계열 금속인 상부막(212)의 패터닝은 예를 들면 몰리브덴과 알루미늄에 대해서 모두 측면 경사를 주면서 식각할 수 있는 알루미늄 식각액인 CH3COOH(8-15%)/HNO3(5-8%)/H3PO4(50-60%)/H2O(나머지)를 사용한 습식 식각으로 진행한다.
도 4a 및 도 4b에 도시한 바와 같이, 게이트 절연막(140), 진성 비정질 규소층(intrinsic amorphous silicon), 불순물 비정질 규소층(extrinsic amorphous silicon)의 삼층막을 연속하여 적층하고, 불순물 비정질 규소층과 진성 비정질 규소층을 사진식각하여 복수의 선형 불순물 반도체(164)와 복수의 돌출부(154)를 각각 포함하는 선형 진성 반도체(151)를 형성한다. 게이트 절연막(140)의 재료로는 질화규소가 좋으며 적층 온도는 250~500℃, 두께는 2,000∼5,000Å 정도인 것이 바람직하다.
다음, 도 5a 및 도 5b에 도시한 바와 같이, 몰리브덴 또는 몰리브덴 합금을 포함하는 도전막을 적층하고 그 상부에 감광막을 형성하고 이를 식각 마스크로 도전막을 패터닝하여 복수의 소스 전극(173)을 각각 포함하는 복수의 데이터선(171), 복수의 드레인 전극(175) 및 복수의 유지 축전기용 도전체(177)를 형성한다.
이어, 데이터선(171) 및 드레인 전극(175) 상부의 감광막을 제거하거나 그대로 둔 상태에서, 데이터선(171), 드레인 전극(175) 및 유지 축전기용 도전체(177)로 덮이지 않고 노출된 불순물 반도체(164) 부분을 제거함으로써 복수의 돌출부(163)를 각각 포함하는 복수의 선형 저항성 접촉 부재(161)와 복수의 섬형 저항성 접촉 부재(165)를 완성하는 한편, 그 아래의 진성 반도체(151) 부분을 노출시킨다. 이때, 감광막을 제거한 다음 데이터선(171) 및 드레인 전극(175)을 식각 마스크로 사용하여 노출된 불순물 반도체(164)를 제거할 때에는, 데이터선(171) 및 드레인 전극(175)을 이루는 몰리브덴 계열의 도전막이 손상되는 것을 방지하기 위해 CF4+HCl 기체를 이용하여 불순물 반도체(164)를 식각한다. 하지만, 몰리브덴 계열의 도전막은 CF4+HCl 기체에 대해서도 여전히 내화학성이 약해 식각되고, 이로 인하여 식각시 불순물이 노출된 진성 반도체(151) 표면에 잔류하게 되어 박막 트랜지스터의 특성을 저하시키는 문제점이 발생하게 된다. 본 발명의 실시예에서는 이러한 문제점을 해결하기 위해 드러난 불순물 반도체(164)를 식각하기 전에 데이터선(171) 및 드레인 전극(175)을 산화시켜 몰리브덴 계열의 도전막 표면에 10-20Å 범위의 미세한 두께를 가지는 산화막을 형성한다. 이때, 몰리브덴 계열의 도전막을 산화시켜 산화막을 형성하는 방법으로는 산소 플라스마 처리를 실시하며, 산소 플라스마는 15초 이상 실시하는 것이 바람직하며, 산화막을 형성한 다음 애싱(ashing) 공정을 추가로 실시할 수 있다. 여기서, 몰리브덴 계열의 도전막 상부에 산화막을 형성하기 위해 기판을 대기 상태에 노출시킬 수도 있다. 이와 같은 본 발명의 실시예를 이용하여 실험한 결과, 미세한 산화막을 형성한 다음 데이터선(171) 및 드레인 전극(175)을 식각 마스크로 사용하여 드러난 분순물 반도체(164)를 식각했을 때 데이터선(171) 및 드레인 전극(175)의 몰리브덴 계열의 도전막은 50Å 정도로 아주 미세하고 양호하게 식각되었으며, 균일한 재현성을 얻을 수 있었다.
이어, 진성 반도체(151) 부분의 표면을 안정화시키기 위하여 산소 플라스마를 뒤이어 실시하는 것이 바람직하다.
다음으로, 도 6a 및 도 6b에서 보는 바와 같이, 보호막(180)을 적층하고 사진 식각 공정으로 게이트 절연막(140)과 함께 건식 식각하여 복수의 접촉 구멍(181, 185, 187, 182)을 형성한다. 접촉 구멍(182, 185, 187, 181)은 게이트선(121)의 끝 부분(129)의 하부막(291), 드레인 전극(175), 유지 축전기용 도전체(177) 및 데이터선(171)의 끝 부분(179)을 드러낸다.
다음, 마지막으로 도 1 및 에 도시한 바와 같이, IZO 또는 ITO막을 스퍼터링으로 적층하고 사진 식각하여 복수의 화소 전극(190)과 복수의 접촉 보조 부재(81, 82)를 형성한다.
또한, 앞에서는 반도체층과 데이터선을 서로 다른 마스크를 이용한 사진 식각 공정으로 형성하는 제조 방법에 본 발명의 실시예를 적용하여 설명하였지만, 본 발명에 따른 제조 방법은 제조 비용을 최소화하기 위하여 반도체층과 데이터선을 하나의 감광막 패턴을 이용한 사진 식각 공정으로 형성하는 액정 표시 장치용 박막 트랜지스터 표시판의 제조 방법에서도 동일하게 적용할 수 있다. 이에 대하여 도면을 참조하여 상세하게 설명하기로 한다.
먼저, 도 7 내지 도 9를 참고로 하여 본 발명의 제2 실시예에 따른 액정 표시 장치용 박막 트랜지스터 표시판의 단위 화소 구조에 대하여 상세히 설명한다.
도 7은 본 발명의 다른 실시예에 따른 액정 표시 장치용 박막 트랜지스터 표시판의 배치도이고, 도 8 및 도 9는 각각 도 7에 도시한 박막 트랜지스터 표시판을 VIII-VIII' 선 및 IX-IX' 선을 따라 잘라 도시한 단면도이다.
도 7 내지 도 9에서 보는 바와 같이, 본 실시예에 따른 액정 표시 장치용 박막 트랜지스터 표시판의 층상 구조는 대개 도 1 및 도 2에 도시한 액정 표시 장치용 박막 트랜지스터 표시판의 층상 구조와 동일하다. 즉, 기판(110) 위에 복수의 게이트 전극(123)을 포함하는 복수의 게이트선(121)이 형성되어 있고, 그 위에 게이트 절연막(140), 복수의 돌출부(154)를 포함하는 복수의 선형 반도체(151), 복수의 돌출부(163)를 각각 포함하는 복수의 선형 저항성 접촉 부재(161) 및 복수의 섬형 저항성 접촉 부재(165)가 차례로 형성되어 있다. 저항성 접촉 부재(161, 165) 및 게이트 절연막(140) 위에는 복수의 소스 전극(153)을 포함하는 복수의 데이터선(171), 복수의 드레인 전극(175), 복수의 유지 축전기용 도전체(177)가 형성되어 있고 그 위에 보호막(180)이 형성되어 있다. 보호막(180) 및/또는 게이트 절연막(140)에는 복수의 접촉 구멍(182, 185, 187, 181)이 형성되어 있으며, 보호막(180) 위에는 복수의 화소 전극(190)과 복수의 접촉 보조 부재(81, 82)가 형성되어 있다.
그러나 도 3 및 도 4에 도시한 박막 트랜지스터 표시판과 달리, 본 실시예에 따른 박막 트랜지스터 표시판은 게이트선(121)에 확장부를 두는 대신 게이트선(121)과 동일한 층에 게이트선(121)과 전기적으로 분리된 복수의 유지 전극선(131)을 두어 드레인 전극(175)과 중첩시켜 유지 축전기를 만든다. 유지 전극선(131)은 공통 전압 따위의 미리 정해진 전압을 외부로부터 인가 받으며, 화소 전극(190)과 게이트선(121)의 중첩으로 발생하는 유지 용량이 충분할 경우 유지 전극선(131)은 생략할 수도 있으며, 화소의 개구율을 극대화하기 위해 화소 영역의 가장자리에 배치할 수도 있다.
반도체(151)는 박막 트랜지스터가 위치하는 돌출부(154)를 제외하면 데이터선(171), 드레인 전극(175) 및 그 하부의 저항성 접촉 부재(161, 165,)와 실질적으로 동일한 평면 형태를 가지고 있다. 구체적으로는, 선형 반도체(151)는 데이터선(171) 및 드레인 전극(175)과 그 하부의 저항성 접촉 부재(161, 165)의 아래에 존재하는 부분 외에도 소스 전극(173)과 드레인 전극(175) 사이에 이들에 가리지 않고 노출된 부분을 가지고 있다.
또한, 데이터선(171)과 드레인 전극(175)은 몰리브덴(Mo) 또는 몰리브덴 합금[보기: 몰리브덴-텅스텐(MoW) 합금]으로 이루어진 하부막(711,751), 알루미늄 또는 알루미늄 합금[보기: 알루미늄-네오디뮴(Nd)]으로 이루어진 중간막(712, 752)및 몰리브덴 또는 몰리브덴 합금으로 이루어진 상부막(713, 853)을 포함한다. 도 8 및 도 9에서 소스 전극(173) 및 데이터선의 끝 부분(179)의 하부막과 중간막과 상부막은 각각 도면 부호 731, 732, 733, 791, 792, 793으로 표시되어 있다.
그러면, 도 7 내지 도 9의 구조를 가지는 액정 표시 장치용 박막 트랜지스터 표시판을 본 발명의 한 실시예에 따라 제조하는 방법에 대하여 도 10a 내지 도 16c 및 도 7 내지 도 9를 참조하여 상세하게 설명한다.
도 10a는 도 7 내지 도 9에 도시한 박막 트랜지스터 표시판을 본 발명의 한 실시예에 따라 제조하는 방법의 첫 단계에서의 박막 트랜지스터 표시판의 배치도이고, 도 10b 및 10c는 각각 도 10a에 도시한 박막 트랜지스터 표시판을 Xb-Xb' 선 및 Xc-Xc' 선을 따라 잘라 도시한 단면도이다. 도 11a 및 11b는 각각 도 10a에 도시한 박막 트랜지스터 표시판을 Xb-Xb' 선 및 Xc-Xc' 선을 따라 잘라 도시한 단면도로서 도 10b 및 도 10c 다음 단계에서의 도면이고, 도 12a는 도 11a 및 11b 다음 단계에서의 박막 트랜지스터 표시판의 배치도이고, 도 12b 및 12c는 각각 도 12a에 도시한 박막 트랜지스터 표시판을 XIIb-XIIb' 선 및 XIIc-XIIc' 선을 따라 잘라 도시한 단면도이고, 도 13a, 14a, 15a와 도 13b, 14b, 15b는 각각 도 12a에 도시한 박막 트랜지스터 표시판을 XIIb-XIIb' 선 및 XIIc-XIIc' 선을 따라 잘라 도시한 단면도로서 도 12b 및 12c 다음 단계들을 공정 순서에 따라 도시한 것이고, 도 16a는 도 15a 및 도 15b의 다음 단계에서의 박막 트랜지스터 표시판의 배치도이며, 도 16b 및 16c는 각각 도 16a에 도시한 박막 트랜지스터 표시판을 XVIb-XVIb' 선 및 XVIc-XVIc' 선을 따라 잘라 도시한 단면도이다.
먼저, 도 10a 내지 10c에 도시한 바와 같이, 절연 기판(110) 위에 사진 식각 공정으로 복수의 게이트선(123)을 각각 포함하는 복수의 게이트선(121) 및 복수의 유지 전극선(131)을 형성한다. 게이트선(121)과 유지 전극선(131)은 제1 실시예와 같이 각각 하부막과 상부막을 포함할 수 있으며, 단일막으로 형성할 수도 있다.
도 11a 및 11b에 도시한 바와 같이, 게이트 절연막(140), 진성 비정질 규소층(150), 불순물 비정질 규소층(160)을 화학 기상 증착법을 이용하여 각각 약 1,500 Å 내지 약 5,000 Å, 약 500 Å 내지 약 2,000 Å, 약 300 Å 내지 약 600 Å의 두께로 연속 증착한다. 이어 하부막(701)과 상부막(702)을 스퍼터링 따위의 방법으로 연속하여 적층하여 도전체층(170)을 형성한 다음 그 위에 감광막(50)을 1 μm 내지 2 μm의 두께로 도포한다.
그 후, 광마스크(도시하지 않음)를 통하여 감광막(50)에 빛을 조사한 후 현상한다. 현상된 감광막의 두께는 위치에 따라 다른데, 도 16b 및 16c에서 감광막은 두께가 점점 작아지는 제1 내지 제3 부분으로 이루어진다. 영역(A)(이하 "배선 영역"이라 함)에 위치한 제1 부분과 영역(C)(이하 "채널 영역"이라 함)에 위치한 제2 부분은 각각 도면 부호 52와 54로 나타내었고 영역(B)(이하 "기타 영역"이라 함)에 위치한 제3 부분에 대한 도면 부호는 부여하지 않았는데, 이는 제3 부분이 0의 두께를 가지고 있어 아래의 도전체층(170)이 드러나 있기 때문이다. 제1 부분(52)과 제2 부분(54)의 두께의 비는 후속 공정에서의 공정 조건에 따라 다르게 하되, 제2 부분(54)의 두께를 제1 부분(52)의 두께의 1/2 이하로 하는 것이 바람직하며, 예를 들면, 4,000 Å 이하인 것이 좋다.
이와 같이, 위치에 따라 감광막의 두께를 달리하는 방법으로 여러 가지가 있을 수 있는데, 노광 마스크에 투명 영역(transparent area)과 차광 영역(light blocking area)뿐 아니라 반투명 영역(translucent area)을 두는 것이 그 예이다. 반투명 영역에는 슬릿(slit) 패턴, 격자 패턴(lattice pattern) 또는 투과율이 중간이거나 두께가 중간인 박막이 구비된다. 슬릿 패턴을 사용할 때에는, 슬릿의 폭이나 슬릿 사이의 간격이 사진 공정에 사용하는 노광기의 분해능(resolution)보다 작은 것이 바람직하다. 다른 예로는 리플로우가 가능한 감광막을 사용하는 것이다. 즉, 투명 영역과 차광 영역만을 지닌 통상의 마스크로 리플로우 가능한 감광막 패턴을 형성한 다음 리플로우시켜 감광막이 잔류하지 않은 영역으로 흘러내리도록 함으로써 얇은 부분을 형성한다.
적절한 공정 조건을 주면 감광막(52, 54)의 두께 차 때문에 하부 층들을 선택적으로 식각할 수 있다. 따라서 일련의 식각 단계를 통하여 도 12a에 도시한 바와 같은 복수의 소스 전극(173)을 각각 포함하는 복수의 데이터선(171), 복수의 드레인 전극(175)을 형성하고 복수의 돌출부(163)를 각각 포함하는 복수의 선형 저항성 접촉 부재(161) 및 복수의 섬형 저항성 접촉 부재(165), 그리고 복수의 돌출부(154)를 포함하는 복수의 선형 반도체(151)를 형성한다.
설명의 편의상, 배선 영역(A)에 위치한 도전체층(170), 불순물 비정질 규소층(160), 진성 비정질 규소층(150)의 부분을 제1 부분이라 하고, 채널 영역(C)에 위치한 도전체층(170), 불순물 비정질 규소층(160), 진성 비정질 규소층(150)의 부분을 제2 부분이라 하고, 기타 영역(B)에 위치한 도전체층(170), 불순물 비정질 규소층(160), 진성 비정질 규소층(150)의 부분을 제3 부분이라 하자.
이러한 구조를 형성하는 순서의 한 예는 다음과 같다.
(1) 기타 영역(B)에 위치한 도전체층(170), 불순물 비정질 규소층(160) 및 비정질 규소층(150)의 제3 부분 제거,
(2) 채널 영역에 위치한 감광막의 제2 부분(54) 제거,
(3) 채널 영역(C)에 위치한 도전체층(170) 및 불순물 비정질 규소층(160)의 제2 부분 제거, 그리고
(4) 배선 영역(A)에 위치한 감광막의 제1 부분(52) 제거.
이러한 순서의 다른 예는 다음과 같다.
(1) 기타 영역(B)에 위치한 도전체층(170)의 제3 부분 제거,
(2) 채널 영역(C)에 위치한 감광막의 제2 부분(54) 제거,
(3) 기타 영역(B)에 위치한 불순물 비정질 규소층(160) 및 비정질 규소층(150)의 제3 부분 제거,
(4) 채널 영역(C)에 위치한 도전체층(170)의 제2 부분 제거,
(5) 배선 영역(A)에 위치한 감광막의 제1 부분(52) 제거, 그리고
(6) 채널 영역(C)에 위치한 불순물 비정질 규소층(160)의 제2 부분 제거.
여기에서는 첫 번째 예에 대하여 설명한다.
먼저, 도 13a 및 13b에 도시한 것처럼, 기타 영역(B)에 노출되어 있는 도전체층(170)의 상부막(703), 중간막(702) 및 하부막(701)을 습식 또는 건식으로 식각하여 제거하여 하부의 불순물 비정질 규소층(160) 제3 부분을 노출시킨다. 알루미늄 계열의 도전막은 주로 습식 식각으로 진행하며, 몰리브덴 계열의 도전막을 습식 및 건식 식각을 선택적으로 진행할 수 있으며, 상부막(703), 중간막(702) 및 하부막(701)의 삼층막 하나의 습식 식각 조건으로 패터닝할 수도 있다.
도면 부호 174는 데이터선(171)과 드레인 전극(175)이 아직 붙어 있는 상태의 도전체이다. 건식 식각을 사용하는 경우에 감광막(52, 54)의 위 부분이 어느 정도의 두께로 깎여 나갈 수 있다.
도 14a 및 14b에 도시한 바와 같이, 기타 영역(B)에 위치한 불순물 비정질 규소층(160) 및 그 하부의 진성 비정질 규소층(150)의 제3 부분을 제거함과 더불어, 채널 영역(C)의 감광막 제2 부분(54)을 제거하여 아래의 도전체(174) 제2 부분을 노출시킨다. 감광막의 제2 부분(54)의 제거는 불순물 비정질 규소층(160) 및 진성 비정질 규소층(150)의 제3 부분의 제거와 동시에 하거나 따로 수행한다. 채널 영역(C)에 남아 있는 제2 부분(54)의 찌꺼기는 애싱(ashing)으로 제거한다.
이 단계에서 선형 진성 반도체(151)가 완성된다. 그리고 도면 부호 164는 선형 저항성 접촉 부재(161)와 섬형 저항성 접촉 부재(165)가 아직 붙어 있는 상태에 있는 선형의 불순물 비정질 규소층(160)을 가리키며 이를 앞으로 (선형의) 불순물 반도체라 한다.
여기서, 도전체층(170)의 하부막(701)을 건식 식각으로 패터닝하는 경우에 그 하부의 불순물 비정질 규소층(160)과 진성 비정질 규소층(150)을 연속하여 건식 식각함으로써 제조 공정을 단순화 할 수 있으며, 이 경우에 동일한 식각 체임버에서 세 층(701, 160, 150)에 대한 건식 식각을 연속 수행하는 인 시튜(in-situ) 방법으로 행할 수도 있으며, 그렇지 않을 수도 있다.
다음, 도 15a 및 15b에 도시한 바와 같이 채널 영역(C)에 위치한 도전체(174) 및 선형의 불순물 반도체(164)의 제2 부분을 식각하여 제거한다. 또한 남아 있는 감광막 제1 부분(52)도 제거한다.
이때, 도 15b에 도시한 것처럼 채널 영역(C)에 위치한 선형 진성 반도체(151)의 돌출부(154) 위 부분이 제거되어 두께가 작아질 수도 있으며 감광막의 제1 부분(52)도 이때 어느 정도의 두께로 식각된다.
이때, 불순물 반도체(164)는 감광막의 제1 부분(52)을 제거한 다음 데이터선(171)과 드레인 전극(175)을 식각 마스크로 식각할 때에는 제1 실시예와 동일하게 데이터선(171) 및 드레인 전극(175)을 이루는 몰리브덴 계열의 상부막(713, 753)이 손상되는 것을 방지하기 위해 드러난 분순물 반도체(164)를 식각하기 전에 데이터선(171) 및 드레인 전극(175)을 산화시켜 몰리브덴 계열의 상부막(713, 753) 표면에 10-20Å 범위의 미세한 두께를 가지는 산화막을 형성한 다음 실시한다.
이렇게 하면, 도전체(174) 각각이 하나의 데이터선(171)과 복수의 드레인 전극(175)으로 분리되면서 완성되고, 불순물 반도체(164) 각각이 하나의 선형 저항성 접촉 부재(161)와 복수의 섬형 저항성 접촉 부재(165)로 나뉘어 완성된다.
도 16a 내지 16c에 도시한 바와 같이, 질화 규소를 CVD 방법으로 약 250~1500℃ 범위에서 증착하거나, 평탄화 특성이 우수한 아크릴계의 유기 절연 물질을 도포하거나, a-Si:C:O 막 또는 a-Si:O:F 막 등을 포함하는 저유전율 절연 물질을 PECVD 방법으로 적층하여 보호막(180)을 형성한 다음, 보호막(180)을 게이트 절연막(140)과 함께 사진 식각하여 복수의 접촉 구멍(181, 185, 187, 182)을 형성한다.
마지막으로, 도 7 내지 도 9에 도시한 바와 같이, 500 Å 내지 1,500 Å 두께의 IZO 또는 ITO층을 스퍼터링 방법으로 증착하고 사진 식각하여 복수의 화소 전극(190) 및 복수의 접촉 보조 부재(81, 82)를 형성한다. IZO층을 사용하는 경우의 식각은 (HNO3/(NH4)2Ce(NO3)6/H2O) 등 크롬용 식각액을 사용하는 습식 식각인 것이 바람직한데, 이 식각액은 알루미늄을 부식시키지 않기 때문에 데이터선(171), 드레인 전극(175), 게이트선(121)에서 알루미늄 도전막이 부식되는 것을 방지할 수 있다.
본 실시예에서는 데이터선(171) 및 드레인 전극(175)과 그 하부의 저항성 접촉 부재(161, 165) 및 반도체(151)를 하나의 사진 공정으로 형성하므로 제조 공정을 단순화할 수 있다.
본 발명에 따른 제조 방법은 박막 트랜지스터 어레이 위에 색 필터를 형성하는 COA(color filter on array) 구조의 박막 트랜지스터 표시판의 제조 방법에서도 동일하게 적용할 수 있다.
이상에서 본 발명의 바람직한 실시예에 대하여 상세하게 설명하였지만 본 발명의 권리범위는 이에 한정되는 것은 아니고 다음의 청구범위에서 정의하고 있는 본 발명의 기본 개념을 이용한 당업자의 여러 변형 및 개량 형태 또한 본 발명의 권리범위에 속하는 것이다.
이와 같이, 본 발명에서는 몰리브덴 계열의 도전막을 식각 마스크로 사용할 때 도전막의 상부에 산화막을 형성한 다음 식각을 진행함으로써 도전막이 식각되는 것을 방지할 수 있으며, 이를 통하여 박막 트랜지스터의 특성이 저하되는 것을 방지할 수 있다.

Claims (17)

  1. 기판 위에 게이트 전극을 가지는 게이트선을 형성하는 단계,
    상기 기판 위에 게이트 절연막을 적층하는 단계,
    상기 게이트 절연막 상부에 반도체층을 형성하는 단계,
    상기 반도체층 상부에 저항성 접촉층를 형성하는 단계,
    상기 저항성 접촉층과 접하는 소스 전극을 가지는 데이터선 및 드레인 전극을 형성하는 단계,
    상기 데이터선 및 상기 드레인 전극 표면에 산화막을 형성하는 단계
    상기 데이터선 및 상기 드레인 전극을 식각 마스크로 사용하여 드러난 상기 저항성 접촉층을 식각하는 단계
    상기 드레인 전극과 연결되는 화소 전극을 형성하는 단계
    를 포함하는 박막 트랜지스터 표시판.
  2. 제1항에서,
    상기 산화막 형성 단계는,
    상기 데이터선 및 상기 드레인 전극에 산소 플라스마를 실시하여 이루어지는 박막 트랜지스터 표시판의 제조 방법.
  3. 제2항에서,
    상기 산소 플라스마는 15초 이상 실시하는 박막 트랜지스터 표시판의 제조 방법.
  4. 제2항에서,
    상기 데이터선 및 상기 드레인 전극은 몰리브덴 또는 몰리브덴 합금의 도전막을 포함하는 박막 트랜지스터 표시판의 제조 방법.
  5. 제2항에서,
    상기 데이터선 및 상기 드레인 전극은 몰리브덴 또는 몰리브덴 합금의 제1 도전막과 알루미늄 또는 알루미늄 합금의 제2 도전막을 포함하는 박막 트랜지스터 표시판의 제조 방법.
  6. 제1항에서,
    상기 산화막 형성 단계이후 애싱 공정을 추가로 실시하는 박막 트랜지스터 표시판의 제조 방법.
  7. 제1항에서,
    상기 산화막 형성 단계는,
    상기 데이터선 및 상기 드레인 전극을 대기 중에 노출시켜 형성하는 박막 트랜지스터 표시판의 제조 방법.
  8. 제1항에서,
    상기 화소 전극은 IZO 또는 ITO로 형성하는 박막 트랜지스터 표시판의 제조 방법.
  9. 제1항에서,
    상기 반도체층, 상기 저항성 접촉층 및 상기 데이터선과 상기 드레인 전극은 하나의 감광막 패턴을 이용한 사진 식각 공정으로 형성하는 박막 트랜지스터 표시판의 제조 방법.
  10. 절연 기판,
    상기 절연 기판 위에 형성되어 있으며, 게이트 전극을 가지는 게이트선,
    상기 게이트선을 덮는 게이트 절연막,
    상기 게이트 절연막 상부에 형성되어 있는 반도체층,
    상기 반도체층과 접하는 소스 전극을 가지는 데이터선 및 상기 게이트 전극을 중심으로 상기 소스 전극과 마주하는 드레인 전극,
    상기 데이터선 및 상기 드레인 전극 상부에 형성되어 있는 산화막,
    상기 드레인 전극과 연결되는 화소 전극
    을 포함하는 박막 트랜지스터 표시판.
  11. 제10항에서,
    상기 데이터선 및 상기 드레인 전극은 몰리브덴 또는 몰리브덴 합금으로 이루어진 박막 트랜지스터 표시판.
  12. 제10항에서,
    상기 데이터선 및 상기 드레인 전극은 몰리브덴 또는 몰리브덴 합금의 제1 도전막과 상기 제1 도전막의 상부 또는 하부에 형성되어 있으며 알루미늄 또는 알루미늄 합금의 제2 도전막을 포함하는 박막 트랜지스터 표시판.
  13. 제10항에서,
    상기 화소 전극은 IZO 또는 ITO로 이루어진 박막 트랜지스터 표시판.
  14. 제10항에서,
    상기 반도체층은 상기 데이터선과 상기 드레인 전극의 하부까지 연장되어 있는 박막 트랜지스터 표시판.
  15. 제14항에서,
    상기 소스 전극과 상기 드레인 전극 사이를 제외한 상기 반도체층은 상기 데이터선과 상기 드레인 전극과 동일한 평면 패턴을 가지는 박막 트랜지스터 표시판.
  16. 제10항에서,
    상기 데이터선 및 상기 드레인 전극과 상기 화소 전극 사이에 형성되어 있는 보호막을 더 포함하는 박막 트랜지스터 표시판.
  17. 제10항에서,
    상기 산화막의 두께는 10-20Å 범위인 박막 트랜지스터 표시판.
KR1020030043596A 2003-06-30 2003-06-30 박막 트랜지스터 표시판 및 그의 제조 방법 KR100997963B1 (ko)

Priority Applications (5)

Application Number Priority Date Filing Date Title
KR1020030043596A KR100997963B1 (ko) 2003-06-30 2003-06-30 박막 트랜지스터 표시판 및 그의 제조 방법
US10/878,529 US7619249B2 (en) 2003-06-30 2004-06-29 Thin film array panel and manufacturing method thereof
JP2004192993A JP2005026690A (ja) 2003-06-30 2004-06-30 薄膜トランジスタ表示板及びその製造方法
TW093119603A TWI335005B (en) 2003-06-30 2004-06-30 Thin film array panel and manufacturing method thereof
US12/609,568 US8093595B2 (en) 2003-06-30 2009-10-30 Thin film array panel and manufacturing method thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020030043596A KR100997963B1 (ko) 2003-06-30 2003-06-30 박막 트랜지스터 표시판 및 그의 제조 방법

Publications (2)

Publication Number Publication Date
KR20050002231A true KR20050002231A (ko) 2005-01-07
KR100997963B1 KR100997963B1 (ko) 2010-12-02

Family

ID=33536394

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020030043596A KR100997963B1 (ko) 2003-06-30 2003-06-30 박막 트랜지스터 표시판 및 그의 제조 방법

Country Status (4)

Country Link
US (2) US7619249B2 (ko)
JP (1) JP2005026690A (ko)
KR (1) KR100997963B1 (ko)
TW (1) TWI335005B (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101499227B1 (ko) * 2008-08-20 2015-03-06 삼성디스플레이 주식회사 박막 트랜지스터 표시판 및 그 제조 방법

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101042957B1 (ko) 2010-03-19 2011-06-20 삼성모바일디스플레이주식회사 트랜지스터 기판, 및 이의 제조 방법
KR20130055607A (ko) * 2010-04-23 2013-05-28 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치의 제작 방법
KR102032962B1 (ko) 2012-10-26 2019-10-17 삼성디스플레이 주식회사 박막 트랜지스터 표시판 및 그 제조 방법
KR101992341B1 (ko) 2012-11-06 2019-06-25 삼성디스플레이 주식회사 액정 표시 장치
CN104637806A (zh) * 2015-03-02 2015-05-20 京东方科技集团股份有限公司 一种刻蚀方法
CN107689391B (zh) * 2016-08-04 2020-09-08 鸿富锦精密工业（深圳）有限公司 薄膜晶体管基板及其制备方法

Family Cites Families (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5162933A (en) * 1990-05-16 1992-11-10 Nippon Telegraph And Telephone Corporation Active matrix structure for liquid crystal display elements wherein each of the gate/data lines includes at least a molybdenum-base alloy layer containing 0.5 to 10 wt. % of chromium
JPH0799791B2 (ja) * 1992-04-15 1995-10-25 インターナショナル・ビジネス・マシーンズ・コーポレイション 透明基板上の回路ライン接続方法
KR0171102B1 (ko) * 1995-08-29 1999-03-20 구자홍 액정표시장치 구조 및 제조방법
KR100248123B1 (ko) * 1997-03-04 2000-03-15 구본준 박막트랜지스터및그의제조방법
KR100307385B1 (ko) * 1997-03-05 2001-12-15 구본준, 론 위라하디락사 액정표시장치의구조및그제조방법
JPH11233780A (ja) * 1998-02-16 1999-08-27 Matsushita Electric Ind Co Ltd 半導体素子の製造方法と液晶表示パネル
US6714269B1 (en) * 1999-03-22 2004-03-30 Industrial Technology Research Institute Front-side repairable TFT-LCD and method for making
US6514804B1 (en) * 1999-05-20 2003-02-04 Nec Corporation Thin-film transistor and fabrication method thereof
JP3356159B2 (ja) * 1999-05-20 2002-12-09 日本電気株式会社 薄膜トランジスタの製造方法
KR20020003224A (ko) 2000-02-04 2002-01-10 모리시타 요이찌 액정표시장치용의 절연게이트형 트랜지스터와 그 제조방법
JP2001223365A (ja) * 2000-02-10 2001-08-17 Fujitsu Ltd 薄膜トランジスタ及びその製造方法
KR100366768B1 (ko) * 2000-04-19 2003-01-09 삼성전자 주식회사 배선의 접촉부 및 그의 제조 방법과 이를 포함하는 박막 트랜지스터 기판 및 그 제조 방법
KR20020002655A (ko) 2000-06-30 2002-01-10 주식회사 현대 디스플레이 테크놀로지 박막 트랜지스터 액정표시 소자의 제조방법
JP2002148659A (ja) * 2000-11-10 2002-05-22 Hitachi Ltd 液晶表示装置
TW490857B (en) * 2001-02-05 2002-06-11 Samsung Electronics Co Ltd Thin film transistor array substrate for liquid crystal display and method of fabricating same
US6833883B2 (en) * 2001-02-13 2004-12-21 Lg. Philips Lcd Co., Ltd. Array substrate for reflective and transflective liquid crystal display devices and manufacturing method for the same
KR100750922B1 (ko) * 2001-04-13 2007-08-22 삼성전자주식회사 배선 및 그 제조 방법과 그 배선을 포함하는 박막트랜지스터 기판 및 그 제조 방법
JP4002410B2 (ja) * 2001-06-22 2007-10-31 日本電気株式会社 アクティブマトリックス型液晶表示装置の製造方法
JP2003068755A (ja) * 2001-08-22 2003-03-07 Sharp Corp 薄膜トランジスタ及びその製造方法
KR100787815B1 (ko) * 2002-02-27 2007-12-21 엘지.필립스 엘시디 주식회사 반사투과형 액정표시장치용 어레이기판과 그 제조방법

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101499227B1 (ko) * 2008-08-20 2015-03-06 삼성디스플레이 주식회사 박막 트랜지스터 표시판 및 그 제조 방법

Also Published As

Publication number Publication date
US20100047946A1 (en) 2010-02-25
US7619249B2 (en) 2009-11-17
TWI335005B (en) 2010-12-21
US8093595B2 (en) 2012-01-10
JP2005026690A (ja) 2005-01-27
KR100997963B1 (ko) 2010-12-02
US20040266047A1 (en) 2004-12-30
TW200506776A (en) 2005-02-16

Similar Documents

Publication Publication Date Title
US7396695B2 (en) Wire structure, a thin film transistor substrate of using the wire structure and a method of manufacturing the same
JP4481759B2 (ja) 薄膜トランジスタ表示板及びその製造方法
US7425476B2 (en) Manufacturing method of a thin film transistor array panel
KR100980020B1 (ko) 박막 트랜지스터 표시판과 그 제조 방법
KR20090096226A (ko) 박막 트랜지스터 표시판 및 그 제조 방법
KR20020010212A (ko) 박막 트랜지스터 기판 및 그 제조 방법
US8093595B2 (en) Thin film array panel and manufacturing method thereof
KR20050014060A (ko) 박막 트랜지스터 표시판 및 그의 제조 방법
JP2005173606A (ja) 薄膜トランジスタ表示板とその製造方法
KR20020080559A (ko) 박막 트랜지스터 기판 및 그 제조 방법
KR101160823B1 (ko) 박막 트랜지스터 표시판과 그 제조 방법
KR100973809B1 (ko) 박막 트랜지스터 표시판 및 그의 제조 방법
KR100984352B1 (ko) 박막 트랜지스터 표시판 및 그 제조 방법
KR100935673B1 (ko) 박막 트랜지스터 표시판 및 그의 제조 방법
KR100656910B1 (ko) 박막 트랜지스터 기판 및 그 제조 방법
KR101026797B1 (ko) 박막 트랜지스터 표시판 및 그 제조 방법
KR101012786B1 (ko) 액정 표시 장치
KR102390967B1 (ko) 표시 장치의 제조 방법
KR100980014B1 (ko) 박막 트랜지스터 표시판과 그 제조 방법
KR20070014335A (ko) 박막 트랜지스터 표시판의 제조 방법
KR20060004718A (ko) 박막 트랜지스터 표시판과 그 제조 방법
KR20020072882A (ko) 액정 표시 장치용 박막 트랜지스터 기판의 제조 방법
KR20040071898A (ko) 박막 트랜지스터 표시판
KR20050114399A (ko) 박막 트랜지스터 표시판 및 그 제조 방법
KR20060020895A (ko) 박막 트랜지스터 표시판의 제조 방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E90F Notification of reason for final refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20131031

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20141030

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20151030

Year of fee payment: 6

LAPS Lapse due to unpaid annual fee