JPH06259048A - 画面分割装置 - Google Patents

画面分割装置

Info

Publication number
JPH06259048A
JPH06259048A JP5048367A JP4836793A JPH06259048A JP H06259048 A JPH06259048 A JP H06259048A JP 5048367 A JP5048367 A JP 5048367A JP 4836793 A JP4836793 A JP 4836793A JP H06259048 A JPH06259048 A JP H06259048A
Authority
JP
Japan
Prior art keywords
frame
read
screen
signal
video signal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP5048367A
Other languages
English (en)
Inventor
Yoshio Monjiyou
由男 門條
Yasuo Oki
康夫 沖
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
KUROMATETSUKU KK
Original Assignee
KUROMATETSUKU KK
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by KUROMATETSUKU KK filed Critical KUROMATETSUKU KK
Priority to JP5048367A priority Critical patent/JPH06259048A/ja
Publication of JPH06259048A publication Critical patent/JPH06259048A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Controls And Circuits For Display Device (AREA)
  • Transforming Electric Information Into Light Information (AREA)

Abstract

(57)【要約】 【目的】 本発明は1画面の映像を複数のモニタ画面に
分割して表示する画面分割装置に関し、画面境界部分で
画面歪みを発生しないことを目的とする。 【構成】 フレームメモリ141 〜144 夫々は、分割
画面に対応し、2画面分の領域を持つ。クロック発生回
路17及び書込みアドレス発生回路18による制御で、
映像信号はフレームメモリ141 〜144 夫々の2枚の
領域に交互に書込まれる。同期信号及び読み出しクロッ
ク発生回路23は、入力同期信号に同期しかつ入力同期
信号のK倍のフレーム周波数の読み出し同期信号を生成
する。読み出しアドレス発生回路22は、読み出し同期
信号を基準として、フレームメモリ141 〜144 の書
込み中でない領域から、対応する分割画面の走査方向に
従う順序に映像信号を読み出すためのアドレス信号を生
成する。モニタ241 〜24 4 では、画面境界位置で走
査開始又は終了時刻を一致させて走査を行う。

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】本発明は画面分割装置に係り、1
画面の映像を複数のモニタの画面に分割して表示する画
面分割装置に関する。
【0002】
【従来の技術】図17は、従来装置の一例のブロック図
を示す。図17の装置は、入力映像信号による1画面分
の映像を複数のモニタ画面に分割して表示する。端子3
5に入来するアナログ映像信号は、A/Dコンバータ3
7でディジタル化される。このA/Dコンバータ37で
用いるサンプリングクロックは、端子36よりの同期信
号を基に、クロック発生回路35で生成される。また、
書込みアドレス発生回路36は、端子36よりの同期信
号とクロック発生回路35から供給されるクロック信号
を基準にして、書込みアドレス信号を生成して、フレー
ムメモリ381 〜384 に供給する。
【0003】ディジタル化された映像信号は、フレーム
メモリ381 〜384 に供給されて、書き込まれる。こ
の際、書込みアドレス発生回路36よりの書込みアドレ
スに従って、フレームメモリ381 には、入力映像信号
による画面を水平方向及び垂直方向夫々に2等分割した
ときの左上部分のディジタル映像信号が書き込まれ、フ
レームメモリ382 ,383 ,384 夫々には、右上部
分、左下部分、右下部分のディジタル映像信号が書き込
まれる。
【0004】フレームメモリ381 〜384 の夫々から
は、読み出しアドレス発生回路47よりの読み出しアド
レスに従ってディジタル映像信号が読み出され、D/A
コンバータ391 〜394 でアナログ映像信号にされ
る。
【0005】同期信号及び読み出しクロック発生回路4
8は、端子36から供給される入力同期信号に同期し
た、読み出し同期信号、及び読み出しクロックを生成す
る。同期信号及び読み出しクロック発生回路48は、生
成した読み出し同期信号と読み出しクロックを読み出し
アドレス発生回路47に供給すると共に、読み出しクロ
ックを、フレームメモリ381 〜384 とD/Aコンバ
ータ391 〜394 に供給している。
【0006】読み出しアドレス発生回路47は、同期信
号及び読み出しクロック発生回路48から供給される読
み出し同期信号、及び読み出しクロックを基に、読み出
しアドレスを生成してフレームメモリ381 〜384
供給する。
【0007】フレームメモリ381 〜384 の夫々から
は、読み出しアドレス発生回路47からの読み出しアド
レス、及び同期信号及び読み出しクロック発生回路48
から供給される読み出しクロックに従って、ディジタル
映像信号が読み出され、D/Aコンバータ391 〜39
4 に供給される。
【0008】D/Aコンバータ391 〜394 の夫々
は、読み出しクロックを用いてフレームメモリ381
384 から供給されるディジタル映像信号をアナログ映
像信号に変換し、モニタ401 〜404 の夫々に供給す
る。
【0009】モニタ401 〜404 の夫々は、同期信号
及び読み出しクロック発生回路48よりの読み出し同期
信号に同期して、D/Aコンバータ391 〜394 から
供給される分割画面に対応するアナログ映像信号によ
り、分割された画面に映像を表示する。
【0010】従来装置では、端子35に入来してきたア
ナログ映像信号は、端子36に入来してきた同期信号を
基準にして作られたクロック信号に従ってディジタル化
される。ディジタル化された映像信号は、画面を4分割
して表示する表示用モニタ401 〜404 に対応するフ
レームメモリ381 〜384 に書込まれる。
【0011】この書込みの際には、クロック発生回路3
5で生成されるクロック信号及び書込みアドレス発生回
路36で生成される書込みアドレス信号により、フレー
ムメモリ381 〜384 の書込みアドレス制御を行う。
【0012】この書込みアドレス制御により、端子35
に入来した映像信号の走査順に従って、フレームメモリ
381 〜384 に書込み映像信号が書込まれる。
【0013】フレームメモリ381 〜384 からディジ
タル映像信号を読み出す際には、同期信号及び読み出し
クロック発生回路48で生成される読み出し同期信号と
クロック信号、及び読み出しアドレス発生回路47で生
成される読み出しアドレス信号により、フレームメモリ
381 〜384 の読み出しアドレス制御を行う。この読
み出しアドレス制御により、フレームメモリ381 〜3
4 に書込まれたときと同じ順番で、読み出し映像信号
が読み出される。
【0014】もし、同期信号及び読み出しクロック発生
回路48で生成される読み出し同期信号と読み出しクロ
ック信号が、端子36に入来する同期信号とは独立で非
同期であると、フレームメモリ381 〜384 へのディ
ジタル映像信号の書込みと、フレームメモリ381 〜3
4 からのディジタル映像信号の読み出しは、非同期で
行われる。
【0015】この場合、フレームメモリ381 〜384
のそれぞれにおいて、書込み位置と読み出し位置が交差
して追越しが発生する。読み出し位置が書込み位置を追
い越すときは、追越し発生位置で、読み出しデータが新
データから旧データに切り換わる。また、書込み位置が
読み出し位置を追い越すときは、追越し発生位置で、読
み出しデータが旧データから新データに切り換わる。
【0016】上記のように、フレームメモリ381 〜3
4 への書込みと読み出しが非同期の場合、各フレーム
メモリ381 〜384 内の追越し発生位置で、読み出し
データが新旧入れ代わり、各モニタの分割画面には、追
越しによる画面歪みが発生する。
【0017】上記のような、各分割画面内での追越しに
よる歪みを無くすために、近年、フレームメモリへの書
込みと読み出しを同期させる方式の装置が開発されてい
る。
【0018】図17の装置では、追越しによる歪みを無
くすために、書込みのフレーム周波数と、分割画面に対
応するフレームメモリ381 〜384 それぞれの読み出
しのフレーム周波数を一致させ、かつ、各フレームメモ
リ381 〜384 の読み出しの開始位置での、読み出し
タイミングと書込みタイミングを合わせている。
【0019】このために、同期信号及び読み出しクロッ
ク発生回路48は、入力同期信号に同期し、かつ、互い
に位相の異なる読み出し同期信号を、各モニタ401
40 4 用に、生成している。
【0020】また、読み出しアドレス発生回路47は、
同期信号及び読み出しクロック発生回路48から供給さ
れる読み出し同期信号と読み出しクロックを基準とし
て、各フレームメモリ381 〜384 ごとに位相の異な
る読み出しアドレスを生成して、各フレームメモリ38
1 〜384 に供給する。
【0021】これにより、各フレームメモリ381 〜3
4 では、読み出し開始位置で書込みタイミングと読み
出しタイミングが合い、かつ、1/4画面分の読み出し
時間が1画面の書込み時間と一致した状態で、読み出し
が行われる。
【0022】従って、各フレームメモリ381 〜384
では、追越しが発生せず、各分割画面で、追越しによる
画面歪みが発生しない。
【0023】図18は、図17の装置での、書込みと読
み出しの同期の説明図である。図18は、フレームメモ
リ381 〜384 への書込みと読み出しの関係を、時間
経過に沿って、図18(A)〜(D)の各タイミングで
示している。
【0024】フレームメモリ381 〜384 のアドレス
全体は、書込み映像信号1画面の全画素に対応してい
る。フレームメモリ381 〜384 のそれぞれは、書込
み映像信号1画面の1/4の画素に対応している。図1
8では、書込み映像信号1画面の画素の画面上での配置
に対応して、フレームメモリの381 〜384 のアドレ
スが、上下左右に所定間隔で配置されているものとす
る。
【0025】書込み映像信号の走査順序に従って、フレ
ームメモリ381 〜384 の対応するアドレスに、ディ
ジタル映像信号が書込まれる。即ち、フレームメモリ3
1〜384 全体を、左から右へ走査し、上から下へ走
査する形で、ディジタル映像信号が書込まれる。
【0026】ディジタル映像信号の読み出しは、各フレ
ームメモリ381 〜384 ごとに、書込みのときと同じ
順序で行われる。即ち、フレームメモリ381 〜384
それぞれで、左から右へ走査し、上から下へ走査する形
で、ディジタル映像信号が読み出される。
【0027】各分割画面内での追越しによる画面歪みを
無くすために、書込みのフレーム周波数と、フレームメ
モリ381 〜384 それぞれの読み出しのフレーム周波
数を一致させ、かつ、各フレームメモリ381 〜384
の読み出しの開始位置での、読み出しタイミングと書込
みタイミングを合わせている。
【0028】例えば、書込みの周波数とフレームメモリ
381 〜384 それぞれの読み出しの周波数は、同一の
60Hzとする。このため、1画面の書込み時間と、フ
レームメモリ381 〜384 それぞれの読み出し時間が
等しい。
【0029】また、各フレームメモリ381 〜384
は、読み出し開始位置(フレームメモリ381 〜384
それぞれの左上角の位置)で書込みタイミングと読み出
しタイミングを合わせており、読み出し開始位置の書込
みが終わった直後に読み出しが開始される。
【0030】図18で、ベクトルVWnは、n番目のフレ
ームの、ある時点での垂直方向の書込み位置(アドレ
ス)を示している。同様に、ベクトルVWn+1は、n+1
番目のフレームの、ある時点での垂直方向の書込み位置
を示している。
【0031】また、ベクトルVRUn は、フレームメモリ
381 ,382 における、書き込まれたn番目のフレー
ムデータの、ある時点での垂直方向の読み出し位置を示
している。同様に、ベクトルVRUn+1 は、フレームメモ
リ381 ,382 における、書き込まれたn+1番目の
フレームの、ある時点での垂直方向の読み出し位置を示
している。
【0032】また、ベクトルVRLn は、フレームメモリ
383 ,384 における、書き込まれたn番目のフレー
ムの、ある時点での垂直方向の読み出し位置を示してい
る。同様に、ベクトルVRLn+1 は、フレームメモリ38
3 ,384 における、書き込まれたn+1番目のフレー
ムの、ある時点での垂直方向の読み出し位置を示してい
る。
【0033】図18の例では、n番目のフレームでは、
棒状の画像が画面右側にあり、これに対応する画像デー
タDn がフレームメモリ382 ,384 に書き込まれ
る。n+1番目のフレームでは、棒状の画像が画面左側
にあり、これに対応する画像データDn+1 がフレームメ
モリ381 ,383 に書き込まれる。
【0034】図18(A)のタイミングでは、n番目の
フレームの書込み映像信号の1/2画面分(画面の上半
分)が、フレームメモリ381 ,382 に書き込まれた
状態を示している。このとき、n番目のフレームでの画
像データDn の上側が書き込まれている。
【0035】フレームメモリ381 の読み出しは、n番
目のフレームの映像信号の書込みの開始直後に開始され
る。図18(A)のタイミングでは、n番目のフレーム
の映像信号の左上1/4が書き込まれたフレームメモリ
381 の1/2(上半分)までが読み出されている。
【0036】フレームメモリ382 の読み出しは、フレ
ームメモリ382 の読み出し開始位置に書き込まれた直
後である、n番目のフレームの映像信号の書込みの開始
から1/2水平走査時間後に開始される。図18(A)
のタイミングでは、n番目のフレームの映像信号の右上
1/4が書き込まれたフレームメモリ382 の、ほぼ1
/2が読み出されている。正確には、フレームメモリ3
2 の1/2よりも、フレームメモリ382 の1水平走
査分少ない位置まで読み出されている。
【0037】なお、図18(A)のタイミングは、フレ
ームメモリ383 の読み出しが開始される直前のタイミ
ングである。
【0038】図18(B)のタイミングでは、n番目の
フレームの映像信号の1画面分全部が、フレームメモリ
381 〜384 に書き込まれた状態を示している。この
とき、n番目のフレームでの画像データDn の全体が書
き込まれている。
【0039】図18(B)のタイミングでは、n番目の
フレームの映像信号の左上1/4が書き込まれたフレー
ムメモリ381 全部の読み出しが終わっている。また、
n番目のフレームの映像信号の右上1/4が書き込まれ
たフレームメモリ382 では、フレームメモリ382
最も下の1水平走査分を除く部分の読み出しが終わって
いる。
【0040】フレームメモリ383 の読み出しは、フレ
ームメモリ383 の読み出し開始位置に書き込まれた直
後に開始される。即ち、n番目のフレームの映像信号の
書込みの開始から、ほぼ、1/2垂直走査時間後に開始
される。図18(B)のタイミングでは、n番目のフレ
ームの映像信号の左下1/4が書き込まれたフレームメ
モリ383 の1/2(上半分)までが読み出されてい
る。
【0041】フレームメモリ384 の読み出しは、フレ
ームメモリ384 の読み出し開始位置に書き込まれた直
後に開始される。即ち、フレームメモリ383 の読み出
し開始位置に書き込まれてから、ほぼ、1/2水平走査
時間後に開始される。図18(B)のタイミングでは、
n番目のフレームの映像信号の右下1/4が書き込まれ
たフレームメモリ384 の、ほぼ1/2が読み出されて
いる。正確には、フレームメモリ384 の1/2より
も、フレームメモリ384 の1水平走査分少ない位置ま
で読み出されている。
【0042】なお、図18(B)のタイミングは、n+
1番目のフレームの映像信号の書込みが開始される直前
のタイミングである。
【0043】図18(C)のタイミングでは、n+1番
目のフレームの映像信号の1/2画面分(画面の上半
分)が、フレームメモリ381 ,382 に書き込まれた
状態を示している。このとき、n+1番目のフレームで
の画像データDn+1 の上側が書き込まれている。
【0044】フレームメモリ381 の読み出しは、n+
1番目のフレームの映像信号の書込みの開始直後に開始
される。図18(C)のタイミングでは、n+1番目の
フレームの映像信号の左上1/4が書き込まれたフレー
ムメモリ381 の1/2までが読み出されている。
【0045】フレームメモリ382 の読み出しは、フレ
ームメモリ382 の読み出し開始位置に書き込まれた直
後である、n+1番目のフレームの映像信号の書込みの
開始から1/2水平走査時間後に開始される。図18
(C)のタイミングでは、n+1番目のフレームの映像
信号の右上1/4が書き込まれたフレームメモリ382
の、ほぼ1/2が読み出されている。正確には、フレー
ムメモリ382 の1/2よりも、フレームメモリ382
の1水平走査分少ない位置まで読み出されている。
【0046】図18(C)のタイミングでは、n番目の
フレームの映像信号の左下1/4が書き込まれたフレー
ムメモリ383 全部の読み出しが終わっている。また、
n番目のフレームの映像信号の右下1/4が書き込まれ
たフレームメモリ384 では、フレームメモリ382
最も下の1水平走査分を除く部分の読み出しが終わって
いる。
【0047】図18(D)のタイミングでは、n+1番
目のフレームの書込み映像データの1画面分全部が、フ
レームメモリ381 〜384 に書き込まれた状態を示し
ている。このとき、n+1番目のフレームでの画像デー
タDn+1 の全体が書き込まれている。
【0048】図18(D)のタイミングでは、n+1番
目のフレームの映像信号の左上1/4が書き込まれたフ
レームメモリ381 全部の読み出しが終わっている。ま
た、n+1番目のフレームの映像信号の右上1/4が書
き込まれたフレームメモリ382 では、フレームメモリ
382 の最も下の1水平走査分を除く部分の読み出しが
終わっている。
【0049】フレームメモリ383 の読み出しは、フレ
ームメモリ383 の読み出し開始位置に書き込まれた直
後に開始される。即ち、n+1番目のフレームの映像信
号の書込みの開始から、ほぼ、1/2垂直走査時間後に
開始される。図18(D)のタイミングでは、n+1番
目のフレームの映像信号の左下1/4が書き込まれたフ
レームメモリ383 の1/2(上半分)までが読み出さ
れている。
【0050】フレームメモリ384 の読み出しは、フレ
ームメモリ384 の読み出し開始位置に書き込まれた直
後に開始される。即ち、フレームメモリ383 の読み出
し開始位置に書き込まれてから、ほぼ、1/2水平走査
時間後に開始される。図18(D)のタイミングでは、
n+1番目のフレームの映像信号の右下1/4が書き込
まれたフレームメモリ384 の、ほぼ1/2が読み出さ
れている。正確には、フレームメモリ384 の1/2よ
りも、フレームメモリ384 の1水平走査分少ない位置
まで読み出されている。
【0051】上記のように、図17の装置では、フレー
ムメモリ381 〜384 それぞれで、書込みが開始され
た直後に読み出しが開始されて、書込みと読み出しが同
期して行われる。このため、フレームメモリ381 〜3
4 では、追越しが発生せず、フレームメモリ381
384 に対応するモニタ401 〜404 では、追越しに
よる画面歪みが発生しない。
【0052】
【発明が解決しようとする課題】図17に示す従来装置
では、フレームメモリ381 〜384 への書込みと読み
出しを同期させており、モニタ401 〜404 の各分割
画面内では、追越しによる画面歪みは発生しない。しか
し、動画の場合に、各分割画面の境界において、画面歪
みが生じる。この各分割画面の境界での画面歪みについ
て説明する。
【0053】図19は、入力画像が動く場合の、フレー
ムメモリへの書き込みの説明図を示す。図19(A)
は、1番目のフレームの画像で、棒状の画像PB1 が画
面の右側にある。図19(B)は、2番目のフレームの
画像であり、1番目のフレームで画面右側のLC1 の位
置にあった棒状の画像PB1 が左方向(矢印mdの方
向)に移動して、画像PB2 となった状態を示してい
る。
【0054】図19(C)は、図19(A)の入力画像
に対応する1番目のフレームのディジタル映像信号が、
フレームメモリ381 〜384 に書き込まれた状態を示
している。フレーム・メモリ382 ,384 に棒状の画
像PB1 に対応する画像データD1 が書き込まれてい
る。ベクトルVW1は、1番目のフレームの書き込み位置
を示し、図19(C)では、1画面の書込みが終了した
状態を示している。
【0055】図19(D)は、図19(B)の入力画像
に対応する2番目のフレームのディジタル映像信号が、
フレームメモリ381 〜384 に書き込まれた状態を示
している。フレーム・メモリ381 ,383 に棒状の画
像PB2 に対応する画像データD2 が書き込まれてい
る。ベクトルVW2は、2番目のフレームの書き込み位置
を示し、図19(D)では、1画面の書込みが終了した
状態を示している。
【0056】図20は、図19の入力画像の場合に生じ
る画面歪みの説明図を示す。図20(A)〜(C)は、
時間経過に沿った各タイミングでの、フレームメモリへ
の書込みと読み出しの関係を示している。また、図20
(D)〜(F)は、それぞれ、図20(A)〜(C)の
タイミングにおける、モニタ401 〜404 に表示され
る画像を示している。
【0057】図20で、ベクトルVW2は、図19の2番
目のフレームの、ある時点での垂直方向の書き込み位置
を示す。ベクトルVRU2 は、フレームメモリ381 ,3
2における、書き込まれた2番目のフレームの映像信
号の、ある時点での垂直方向の読み出し位置を示してい
る。また、ベクトルVRL2 は、フレームメモリ383
384 における、書き込まれた2番目のフレームの、あ
る時点での垂直方向の読み出し位置を示している。
【0058】モニタ401 〜404 は、一定のフレーム
周波数の走査により、画像が表示される。モニタ401
〜404 の画面を構成する各画素では、現在のフレーム
の走査が行われた後、次のフレームの走査が行われるま
では、現在のフレームの走査による画像が表示され続け
る。
【0059】図20(D)〜(F)において、V
SU2 は、読み出しベクトルVRU2 に対応しており、モニ
タ401 ,402 での2番目のフレームの垂直方向の走
査位置を示す。また、VSL2 は、読み出しベクトルV
RL2 に対応しており、モニタ403 ,404 での2番目
のフレームの垂直方向の走査位置を示す。
【0060】図20(A)のタイミングでは、2番目の
フレームの1/2の書き込みが終了している。フレーム
メモリ381 には、2番目のフレームの左上1/4が書
き込まれており、棒状の画像PB2 に対応する画像デー
タD2 が書き込まれている。また、フレームメモリ38
2 には、2番目のフレームの右上1/4が書き込まれて
いる。
【0061】一方、このタイミングで、フレームメモリ
383 ,384 には、1番目のフレームの画像データが
残っている。このため、フレームメモリ384 には、棒
状の画像PB1 に対応する画像データD1 が残ってい
る。
【0062】フレームメモリ381 の読み出しは、2番
目のフレームの映像信号の書込みの開始直後に開始され
る。図20(A)のタイミングでは、フレームメモリ3
1の1/2(上半分)までが読み出されている。この
時点で、画像データD2 はまだ読み出されていない。
【0063】フレームメモリ382 の読み出しは、フレ
ームメモリ382 の読み出し開始位置に書き込まれた直
後である、2番目のフレームの映像信号の書込みの開始
から1/2水平走査時間後に開始される。図20(A)
のタイミングでは、フレームメモリ382 の、ほぼ1/
2が読み出されている。正確には、フレームメモリ38
2 の1/2よりも、フレームメモリ382 の1水平走査
分少ない位置まで読み出されている。
【0064】また、このタイミングで、フレームメモリ
383 ,384 では、読み出しの開始直前の位置にあ
る。
【0065】図20(D)は、図20(A)のタイミン
グでの、モニタ401 〜404 の表示状態を示してい
る。この時点では、1番目のフレームの走査により、読
み出しデータD1 に対応する画像PM1 が表示されてい
る。
【0066】モニタ401 での2番目のフレームの走査
は、1/2が行われており、データD2 に対応する画像
PM2 の表示を開始する直前の位置にある。モニタ40
2 での2番目のフレームの走査は、ほぼ1/2が行われ
ているが、1番目のフレームの走査による画像PM
1 が、まだ表示されている。
【0067】また、この時点で、モニタ403 ,404
での2番目のフレームの走査は、開始直前の位置にあ
る。モニタ404 では、1番目のフレームの走査による
画像PM1 が、まだ表示されている。
【0068】図20(B)のタイミングでは、2番目の
フレームの3/4の書き込みが終了している。フレーム
メモリ383 には、2番目のフレームの左下1/4の半
分が書き込まれており、棒状の画像PB2 に対応する画
像データD2 が書き込まれている。また、フレームメモ
リ384 には、2番目のフレームの右下1/4のほぼ半
分が書き込まれている。
【0069】図20(B)のタイミングでは、フレーム
メモリ381 の3/4までが読み出されている。この時
点で、フレームメモリ381 内の画像データD2 の上側
1/2が読み出されている。
【0070】図20(B)のタイミングでは、フレーム
メモリ382 の、ほぼ3/4が読み出されている。
【0071】フレームメモリ383 の読み出しは、フレ
ームメモリ383 の読み出し開始位置に書き込まれた直
後に開始される。即ち、2番目のフレームの映像信号の
書込みの開始から、ほぼ、1/2垂直走査時間後に開始
される。図20(B)のタイミングでは、フレームメモ
リ383 の1/4までが読み出されている。
【0072】図20(E)は、図20(B)のタイミン
グでの、モニタ401 〜404 の表示状態を示してい
る。
【0073】モニタ401 での2番目のフレームの走査
は、3/4が行われており、画像データD2 に対応する
画像PMU2が表示されている。また、モニタ402 での
2番目のフレームの走査は、ほぼ3/4が行われてお
り、1番目のフレームの走査による画像PM1 のうち、
上半分が消されて、下半分の画像PMU1が、まだ表示さ
れている。
【0074】また、このタイミングで、モニタ403
の2番目のフレームの走査は、1/4が行われており、
画像データD2 に対応する画像PML2が表示されてい
る。また、モニタ404 での2番目のフレームの走査
は、ほぼ1/4が行われており、1番目のフレームの走
査による画像PM1 のうち、上半分が消されて、下半分
の画像PML1が、まだ表示されている。
【0075】このとき、上側のモニタ401 ,402
下側のモニタ403 ,404 との境界に注目すると、下
側のモニタ403 では、境界位置から2番目のフレーム
の画像PML2が表示されているのに対して、上側のモニ
タ402 では、境界位置に、1番目のフレームの画像P
U1が、まだ表示されている。
【0076】上記のように、1番目のフレームの画像P
U1と2番目のフレームの画像PM L2が境界部分で左右
に離れて表示されて、画面歪みとして観察される。この
画面歪みは、モニタ境界部分で、同じフレームの走査タ
イミングが、上下のモニタで異なることにより生じてい
る。
【0077】図20(C)のタイミングでは、2番目の
フレームの全部の書き込みが終了している。フレームメ
モリ381 には、2番目のフレームの左上1/4が書き
込まれており、棒状の画像PB2 の上半分に対応する画
像データD2 が書き込まれている。また、フレームメモ
リ383 には、2番目のフレームの左下1/4が書き込
まれており、棒状の画像PB2 の下半分に対応する画像
データD2 が書き込まれている。
【0078】図20(C)のタイミングでは、フレーム
メモリ381 は、読み出しが終了しており、画像データ
2 の読み出しが終了している。また、フレームメモリ
38 2 も、ほぼ読み出しが終了している。
【0079】また、この時点で、フレームメモリ383
は、1/2が読み出されており、画像データD2 の読み
出しが終了している。また、フレームメモリ384 は、
ほぼ1/2が読み出されている。
【0080】図20(F)は、図20(C)のタイミン
グでの、モニタ401 〜404 の表示状態を示してい
る。この時点では、2番目のフレームの走査により、読
み出しデータD2 に対応する画像PM2 が表示されてい
る。
【0081】モニタ401 では2番目のフレームの走査
が終了しており、データD2 に対応する画像PM2 の表
示がされている。モニタ402 では2番目のフレームの
走査は、ほぼ終了しており、1番目のフレームの走査に
よる画像PM1 が、消されている。
【0082】また、このタイミングで、モニタ403
の2番目のフレームの走査は、1/2が行われており、
画像データD2 に対応する画像PM2 が表示されてい
る。また、モニタ404 での2番目のフレームの走査
は、ほぼ1/2が行われており、1番目のフレームの走
査による画像PM1 が消されている。
【0083】上記のように、上下のモニタ境界部分での
画面歪みは、図20(A)のタイミングで始まり、図2
0(C)のタイミングで解消される。従って、垂直走査
時間の1/2の時間だけ、境界部分での画面歪みが生じ
る。
【0084】この画面歪みの幅、即ち左右に分離する間
隔は、前後の連続するフレーム間での画像の移動量に比
例する。従って、画像の移動速度が速い程、画面歪みの
幅が大きくなる。
【0085】また、画面の分割数を増やす程、各フレー
ム周期において、各境界部分で画面歪みが表示される時
間が長くなり、また、歪みの表示される境界部分が増え
る。このため、画面分割数を増やすに従って、境界部分
での画面歪みの程度が大きくなる。
【0086】上記のように、従来装置では、モニタ40
1 〜404 の境界部分において、動画像の画面歪みが発
生し、大画面高画質の分割映像表示をする上で、大きな
画質劣化が発生するという問題がある。
【0087】更に、画面分割数を増やした場合には、モ
ニタ401 〜404 の境界部分における動画像の歪み
が、画面分割数に比例して大きくなり、画質が極端に悪
くなるという問題がある。
【0088】本発明は、上記の点に鑑みてなされたもの
で、水平方向及び垂直方向の画面分割数を任意に設定し
た場合にも、画面境界部分で画面歪みを発生しない画面
分割装置を提供することを目的とする。
【0089】
【課題を解決するための手段】請求項1の発明は、入力
映像信号をディジタル映像信号に変換してメモリに記憶
後、上記ディジタル映像信号を読み出してアナログ映像
信号に変換し、上記アナログ映像信号を用いて、1画面
分の映像を複数のモニタ画面に分割して表示する画面分
割装置において、上記各モニタ画面に対応して設けら
れ、N(N≧2)画面分のディジタル映像信号のうち各
モニタ画面に対応する部分を、夫々N枚の領域に記憶す
る、複数のフレームメモリと、複数画面のディジタル映
像信号を、上記フレームメモリ夫々のN枚の領域に所定
の順序で書込むための書込み制御信号を生成して上記フ
レームメモリに供給する書込み制御手段と、入力同期信
号に同期し、かつ、入力同期信号のフレーム周波数のK
(Kは自然数)倍のフレーム周波数を持つ読み出し同期
信号を生成する読み出し同期信号生成手段と、上記読み
出し同期信号を基準として、上記フレームメモリ夫々N
枚の領域のうち、書込み中ではない領域から、対応する
モニタ画面の走査方向に従った順序にディジタル映像信
号を読み出すための、読み出し制御信号を生成し、フレ
ームメモリに供給する読み出し制御手段と、上下に隣接
するモニタ画面の境界を、上記上下に隣接するモニタ画
面の共通の垂直走査の開始位置又は終了位置とし、か
つ、上記読み出し同期信号を基にする共通の垂直同期信
号を供給されて、垂直走査の開始時刻及び終了時刻を互
いに一致させた複数のモニタとを備える構成とする。
【0090】請求項2の発明では、前記モニタは、更
に、左右に隣接するモニタ画面の境界を、上記左右に隣
接するモニタ画面の共通の水平走査の開始位置又は終了
位置とし、かつ、更に、前記読み出し同期信号を基にす
る共通の水平同期信号を供給されて、水平走査の開始時
刻及び終了時刻を互いに一致させる。
【0091】
【作用】請求項1の発明では、読み出し中のフレームメ
モリで追越しが発生せず、かつ、モニタの分割画面の境
界部分で、垂直走査の開始時刻及び終了時刻が一致す
る。このため、走査タイミングの差による画面境界部分
での目で見える画面歪みを無くすことを可能とする。ま
た、書込み中ではないフレームメモリからディジタル映
像信号を読み出すため、モニタのフレーム周波数を任意
に設定することができる。
【0092】請求項2の発明では、読み出し中のフレー
ムメモリで追越しが発生せず、かつ、モニタの分割画面
の境界部分で、垂直走査の開始時刻及び終了時刻が一致
し、かつ、モニタの分割画面の境界部分で、水平走査の
開始時刻及び終了時刻が一致する。このため、走査タイ
ミングの差による画面境界部分での画面歪みを無くすこ
とを可能とする。また、書込み中ではないフレームメモ
リからディジタル映像信号を読み出すため、モニタのフ
レーム周波数を任意に設定することができる。
【0093】
【実施例】図1は本発明の一実施例のブロック図を示
す。図1の画面分割装置は、入力映像信号の1画面を4
分割して表示するモニタ241 〜244 を備えている。
モニタ241 は、1画面の左上1/4の分割画面を表示
し、モニタ242 は、1画面の右上1/4の分割画面を
表示する。また、モニタ243 は、1画面の左下1/4
の分割画面を表示し、モニタ244 は、1画面の右下1
/4の分割画面を表示する。
【0094】図1に示すように、画面分割装置は、入力
映像信号をディジタル映像信号に変換するA/Dコンバ
ータ13、ディジタル映像信号をデータとして記憶する
フレームメモリ141 〜144 、A/Dコンバータ13
及びフレームメモリ141 〜144 に供給するクロック
を生成するクロック発生回路17、フレームメモリ14
1 〜144 に供給する書き込みアドレスを生成する書き
込みアドレス発生回路18を備えている。
【0095】なお、書込み制御手段は、クロック発生回
路17と書込みアドレス発生回路18から構成される。
【0096】また、読み出し同期信号を入力同期信号に
同期させるための、書き込み映像フレームタイミング検
出回路19、フレーム同期結合及びフレーム読み出し一
致時間軸制御回路20、及び読み出し映像フレームタイ
ミング検出回路21を備えている。
【0097】また、読み出し同期信号及び読み出しクロ
ックを生成する読み出し同期信号及び読み出しクロック
発生回路23、フレームメモリ141 〜144 に供給す
る読み出しアドレスを生成する読み出しアドレス発生回
路22を備えている。
【0098】なお、同期信号及び読み出しクロック発生
回路23から発生されるクロック信号は、フレームメモ
リ141 〜144 にも供給される。
【0099】なお、読み出し同期信号生成手段は、書き
込み映像フレームタイミング検出回路19、フレーム同
期結合及びフレーム読み出し一致時間軸制御回路20、
読み出し映像フレームタイミング検出回路21、及び、
読み出し同期信号及び読み出しクロック発生回路23と
から構成される。
【0100】また、読み出し制御手段は、読み出し同期
信号及び読み出しクロック発生回路23内の読み出しク
ロック発生部と読み出しアドレス発生回路22とから構
成される。
【0101】また、各モニタ241 〜244 の解像度に
対応してデータの拡大・縮小を行う拡大・縮小演算回路
151 〜154 、ディジタル映像信号をアナログ映像信
号に変換して、モニタ241 〜244 に供給するD/A
コンバータ161 〜164 を備えている。
【0102】次に、入力映像信号のフレームメモリ14
1 〜144 への書き込みについて説明する。図1中、端
子11には、ラスタ走査形のアナログ映像信号が入来
し、A/Dコンバータ13に供給される。このA/Dコ
ンバータ13により、入来したアナログ映像信号は、デ
ィジタル化される。このA/Dコンバータ13で用いる
サンプリングクロックは、端子12よりの同期信号を基
に、クロック発生回路17で生成される。
【0103】また、書込みアドレス発生回路18は、端
子12よりの同期信号とクロック発生回路17から供給
されるクロック信号を基準にして、書込みアドレス信号
を生成して、フレームメモリ141 〜144 に供給す
る。
【0104】図2は、入力映像信号と画面を構成する画
素の説明図を示す。図2(A)は映像信号を示し、図2
(B)は、同期信号を示す。また、図2(C)は、図2
(A)の映像信号の有効表示部分をディジタル化したと
きの、画面を構成する画素P(x,y)を示している。
ただし、1≦x≦m,1≦y≦nで、要素mは有効表示
部分の垂直走査線数、要素nは有効表示部分の水平サン
プリング数である。
【0105】ディジタル化された映像信号は、フレーム
メモリ141 〜144 に供給されて、書き込まれる。こ
の際、書込みアドレス発生回路18よりの書込みアドレ
スに従って、フレームメモリ141 には、画面を水平方
向及び垂直方向夫々に2等分割したときの左上部分のデ
ィジタル映像信号が書き込まれ、フレームメモリ1
2 ,143 ,144 夫々には、右上部分、左下部分、
右下部分のディジタル映像信号が書き込まれる。
【0106】このフレームメモリ141 〜144 は、そ
れぞれ、入力映像信号2画面のうち分割画面に対応する
部分を記憶する2枚の領域を備えている。即ち、フレー
ムメモリ141 は1枚目の領域141aと2枚目の領域1
1bを備えている。同様にフレームメモリ142 は1枚
目の領域142aと2枚目の領域142bを備えている。ま
た、フレームメモリ143 は1枚目の領域143aと2枚
目の領域143bを備えている。同様にフレームメモリ1
4 は1枚目の領域144aと2枚目の領域14 4bを備え
ている。
【0107】図3は、フレームメモリ141 〜144
の書き込み順序についての説明図を示す。入来した映像
信号は、映像信号の時間順序に従って、フレーム単位で
フレームメモリ141 〜144 の1枚目と2枚目の領域
に交互に書き込まれる。
【0108】図3の例では、n番目のフレームのディジ
タル映像信号はフレームメモリの1枚目の領域141a
144aに書き込まれ、n+1番目のフレームのディジタ
ル映像信号はフレームメモリの2枚目の領域141b〜1
4bに書き込まれる。続くn+2番目のフレームのディ
ジタル映像信号はフレームメモリの1枚目の領域14 1a
〜144aに書き込まれ、。n+3番目のフレームのディ
ジタル映像信号はフレームメモリの2枚目の領域141b
〜144bに書き込まれる。
【0109】図4〜図7は、それぞれ、フレームメモリ
141 〜144 の内の1枚に書き込まれるディジタル映
像信号の画素の説明図を示す。図4に示すように、図4
(A)の入来した映像信号1画面の画素のうち、画面を
水平方向及び垂直方向それぞれに2等分したときの左上
部分がフレームメモリ141 に書き込まれる。即ち、有
効表示部分の画素の1/4に相当する、P(1,1),
P(1,n/2),P(m/2,n/2),P(m/
2,1)で囲まれた範囲のディジタル映像信号が図4
(B)に示すように、フレームメモリ141 に書き込ま
れる。
【0110】同様にして、図5(A)に示す右上部分の
P(1,n/2+1),P(1,n),P(m/2,
n),P(m/2,n/2+1)で囲まれた範囲のディ
ジタル映像信号が、図5(B)に示すように、フレーム
メモリ142 に書き込まれる。
【0111】同様にして、図6(A)に示す左下部分の
P(m/2+1,1),P(m/2+1,n/2),P
(m,n/2),P(m,1)で囲まれた範囲のディジ
タル映像信号が図6(B)に示すように、フレームメモ
リ143 に書き込まれる。
【0112】同様にして、図7(A)に示す右下部分の
P(m/2+1,n/2+1),P(m/2+1,
n),P(m,n),P(m,n/2+1)で囲まれた
範囲のディジタル映像信号が図7(B)に示すように、
フレームメモリ144 に書き込まれる。
【0113】フレームメモリ141 〜144 のいずれで
も、入来したラスタ走査形の映像信号の走査順に従っ
て、各画素が書き込まれる。
【0114】次に、ディジタル映像信号のフレームメモ
リ141 〜144 からの読み出しについて説明する。フ
レームメモリ141 〜144 それぞれからは、アドレス
発生回路22よりの読み出しアドレスに従って、ディジ
タル映像信号が読み出され、拡大・縮小演算回路151
〜154 を通った後、D/Aコンバータ161 〜16 4
でアナログ映像信号に変換される。
【0115】同期信号及び読み出しクロック発生回路2
3は、後述するフレーム同期結合及びフレーム読み出し
一致時間軸制御回路20に制御されて、端子12から供
給される入力同期信号に同期した、読み出し同期信号、
及び読み出しクロックを生成する。
【0116】同期信号及び読み出しクロック発生回路2
3は、生成した読み出し同期信号と読み出しクロック
を、読み出しアドレス発生回路22に供給すると共に、
読み出しクロックを、拡大・縮小演算回路151 〜15
4 、フレームメモリ141 〜144 、及びD/Aコンバ
ータ161 〜164 に供給している。また、同期信号及
び読み出しクロック発生回路23は、モニタ241 〜2
4 に、共通の読み出し同期信号を供給している。
【0117】読み出しアドレス発生回路22は、同期信
号及び読み出しクロック発生回路23から供給される読
み出し同期信号、及び読み出しクロックを基に、読み出
しアドレスを生成してフレームメモリ141 〜144
供給する。
【0118】フレームメモリ141 〜144 は、読み出
しアドレス発生回路22からの読み出しアドレス、及び
同期信号及び読み出しクロック発生回路23から供給さ
れる読み出しクロックを供給される。これにより、フレ
ームメモリ夫々2枚の領域141a,141b〜144a,1
4bのうち、書き込み中でない方の領域からディジタル
映像信号が読み出される。この読み出されたディジタル
映像信号は、拡大・縮小演算回路151 〜154 を介し
て、D/Aコンバータ161 〜164 に供給される。
【0119】書き込み映像フレームタイミング検出回路
19は、入力同期信号から書き込み側のフレームの開始
タイミングを検出する。また、読み出し映像フレームタ
イミング検出回路21では、読み出し同期信号から読み
出し側のフレームの開始タイミングを検出する。
【0120】フレーム同期結合及びフレーム読み出し一
致時間軸制御回路20は、書き込み映像フレームタイミ
ング検出回路19から供給される書き込み側のフレーム
の開始タイミングと、読み出し映像フレームタイミング
検出回路21から供給される読み出し側のフレームの開
始タイミングとを基にして、同期信号及び読み出しクロ
ック発生回路23を制御する。
【0121】この制御により、読み出し側フレーム周波
数を書き込み側フレーム周波数のK(Kは自然数)倍と
し、かつ、双方のフレームの開始タイミングを、読み出
しフレームのK周期ごとに一致させている。従って、1
フレームの書き込みの間に、2枚のフレームメモリのう
ち、書き込み中でない同一のフレームメモリから、K回
の読み出しが行われる。
【0122】図8はフレームメモリ141 〜144 への
書き込みと読み出しの同期の説明図を示す。本実施例で
は、各フレームメモリ141 〜144 内で、追越しが発
生しないようにするために、2枚のフレームメモリのう
ち、書き込み対象でないフレームメモリから読み出しを
行っている。
【0123】このため、読み出しアドレス発生回路22
は、供給される読み出し同期信号を基にして、書き込み
対象でないフレームメモリから読み出しを行わせる読み
出しアドレス信号を生成して、フレームメモリ141
144 に供給している。
【0124】図8の例では、フレームメモリの1枚目の
領域141a〜144aにn番目のフレームが書き込まれて
いるときは、フレームメモリの2枚目の領域141b〜1
4bから、n−1番目のフレームが読み出されている。
同様にフレームメモリの2枚目の領域141b〜144b
n+1番目のフレームが書き込まれているときは、フレ
ームメモリの1枚目の領域141a〜144aからn番目の
フレームが読み出されている。
【0125】書き込み対象のフレームメモリの領域と読
み出し対象のフレームメモリの領域が異なるため、書き
込み対象のフレームメモリの領域に書き込み中に、読み
出し対象のフレームメモリの領域からは、複数回読み出
しを行うことができる。
【0126】前記のように、本実施例では、1フレーム
の書き込みの間に、K回の読み出しを行う。このため、
読み出しアドレス発生回路22では、入力同期信号に同
期して、K回の読み出しごとに、読み出し対象のフレー
ムメモリの領域を1枚目と2枚目の間で切り換えてい
る。
【0127】次に、モニタ241 〜244 での走査方法
について説明する。図9は、本実施例のモニタ241
244 での走査方法の説明図を示す。分割画面の境界部
分で、走査タイミングの差による画面歪みが生じるのを
防ぐには、分割画面間の境界位置を共通の走査開始位
置、又は走査終了位置とし、かつ、走査の開始時刻又は
終了時刻を一致させることが必要である。
【0128】図9に示すように、本実施例では、モニタ
241 〜244 の画面の境界位置を共通の走査終了位置
とし、かつ、走査の終了時刻を一致させている。
【0129】即ち、垂直走査の境界位置と水平走査の境
界位置において、同時刻に走査を終了させる。このた
め、分割画面を表示する4台のモニタ241 〜244
れぞれで、走査方法が異なる。
【0130】モニタ241 では、図9(A)に示すよう
に、垂直走査を矢印dv1 で示す上から下へ行い、境界
位置BV1 で終了させている。また、水平走査を矢印d
1で示す左から右へ行い、境界位置BH1 で終了させ
ている。
【0131】またモニタ242 では、図9(B)に示す
ように、垂直走査を矢印dv2 で示す上から下へ行い、
境界位置BV2 で終了させている。また、水平走査を矢
印dh2 で示す右から左へ行い、境界位置BH2 で終了
させている。
【0132】またモニタ243 では、図9(C)に示す
ように、垂直走査を矢印dv3 で示す下から上へ行い、
境界位置BV3 で終了させている。また、水平走査を矢
印dh3 で示す左から右へ行い、境界位置BH3 で終了
させている。
【0133】またモニタ244 では、図9(D)に示す
ように、垂直走査を矢印dv4 で示す下から上へ行い、
境界位置BV4 で終了させている。また、水平走査を矢
印dh4 で示す右から左へ行い、境界位置BH4 で終了
させている。
【0134】モニタ241 〜244 は、全て、同時刻に
走査を開始し、同時刻に走査を終了する。これにより、
モニタ241 〜244 の垂直走査の境界位置BV1 ,B
3、BV2 ,BV4 での垂直走査の終了タイミングが
一致する。
【0135】またモニタ241 ,242 間の水平走査の
境界位置BH1 とBH2 での水平走査終了タイミングが
一致する。同様に、モニタ243 ,244 間の水平走査
の境界位置BH3 とBH4 での水平走査終了タイミング
が一致する。
【0136】各モニタ241 〜244 では、上記の走査
方向に走査できるように、モニタ241 〜244 の偏向
回路の極性が設定される。また、同時刻に走査を開始
し、同時刻に走査を終了するように、モニタ241 〜2
4 には、共通の同期信号が、同期信号及び読み出しク
ロック発生回路23から供給される。
【0137】図9に示す走査方法を行ったときに、フレ
ームメモリ141 〜144 に記憶されている1フレーム
の映像信号が、画像として正しく表示されるように、フ
レームメモリ141 〜144 からディジタル映像信号を
読み出す順序を、読み出しアドレス発生回路22により
制御している。
【0138】図10〜図13は、フレームメモリ141
〜144 それぞれにおける、読み出し順序の説明図を示
す。フレームメモリ141 では、図10に示すように、
垂直読み出し方向は上から下への向きとし、水平読み出
し方向は左から右への向きとする。従って、記憶されて
いる画素について、P(1,1),P(1,2),P
(1,3)...P(1,n/2)...p(m/2,
n/2)の順番で読み出される。
【0139】フレームメモリ142 では、図11に示す
ように、垂直読み出し方向は上から下への向きとし、水
平読み出し方向は右から左への向きとする。従って、記
憶されている画素について、P(1,n),P(1,n
−1),P(1,n−2)...P(1,n/2+
1)...p(m/2,n/2+1)の順番で読み出さ
れる。
【0140】フレームメモリ143 では、図12に示す
ように、垂直読み出し方向は下から上への向きとし、水
平読み出し方向は左から右への向きとする。従って、記
憶されている画素について、P(m,1),P(m,
2),P(m,3)...P(m,n/2)...p
(m/2+1,n/2)の順番で読み出される。
【0141】フレームメモリ144 では、図13に示す
ように、垂直読み出し方向は下から上への向きとし、水
平読み出し方向は右から左への向きとする。従って、記
憶されている画素について、P(m,n),P(m,n
−1),P(m,n−2)...P(m,n/2+
1)...p(m/2+1,n/2+1)の順番で読み
出される。
【0142】図14は、全モニタ241 〜244 の一斉
走査についてのベクトル表示を示す図である。図14
(A)は、垂直走査の開始と終了、及び方向を示してお
り、全てのモニタ241 〜244 の垂直走査が同時刻T
SVに始まり、同時刻Tevに終了することを示している。
モニタ241 ,242 の2台の垂直走査の方向について
は、走査がベクトルV1 で上から下へ向かうことを示し
ており、モニタ243 ,244 の2台の垂直走査の方向
については、走査がベクトルV2 で下から上へ向かうこ
とを示している。
【0143】図14(B)は、水平走査の開始と終了、
及び方向を示しており、全てのモニタ241 〜244
水平走査が同時刻TShに始まり、同時刻Tehに終了する
ことを示している。モニタ241 ,243 の2台の水平
走査の方向については、走査がベクトルH1 で左から右
へ向かうことを示しており、モニタ242 ,244 の2
台の水平走査の方向については、走査がベクトルH2
右から左へ向かうことを示している。
【0144】上記のように、フレームメモリ141 〜1
4 から読み出された、各分割画面に対応するディジタ
ル映像信号は、モニタ241 〜244 の解像度等の表示
能力に合わせて、データの内挿、圧縮が、拡大・縮小演
算回路151 〜154 で行われる。
【0145】拡大・縮小演算回路151 〜154 からD
/Aコンバータ161 〜164 に供給されたディジタル
映像信号は、D/Aコンバータ161 〜164 でアナロ
グ映像信号に変換されて、モニタ241 〜244 に供給
される。
【0146】モニタ241 〜244 の夫々は、同期信号
及び読み出しクロック発生回路23より供給される共通
の読み出し同期信号に同期して、D/Aコンバータ16
1 〜164 から供給されるアナログ映像信号による映像
を、分割画面に表示する。
【0147】図9で説明したモニタ241 〜244 の走
査方法と、図10〜13で説明したフレームメモリ14
1 〜144 の読み出し順序により、モニタ241 〜24
4 には、フレームメモリ141 〜144 に記憶されてい
る1フレームの映像信号が正しい画像として表示され
る。
【0148】このとき、図9で示したように、各モニタ
241 〜244 の境界部分での走査タイミングの差が無
いために、画面境界部分での画面歪みを生じることがな
い。また、前記したように、読み出しは、フレームメモ
リ夫々2枚の領域141a,141b〜144a,144bのう
ち、書き込み中でない領域から行われるため、各画面と
も、追越しによる画面歪みは生じない。
【0149】次に、入力画像が動く場合の表示の例につ
いて説明する。図15は、入力画像が動く場合の、フレ
ームメモリへの書き込みの説明図を示す。図15(A)
は、1番目のフレームの画像で、棒状の画像PB1 が画
面の右側にある。図15(B)は、2番目のフレームの
画像であり、1番目のフレームで画面右側のLC1 の位
置にあった棒状の画像PB1 が左方向(矢印mdの方
向)に移動して、画像PB2 となった状態を示してい
る。
【0150】図15(C)は、図15(A)の入力画像
に対応する1番目のフレームの映像信号が、フレームメ
モリの1枚目の領域141a〜144aに書き込まれた状態
を示している。フレーム・メモリ142a,144aに棒状
の画像PB1 に対応する画像データD1 が書き込まれて
いる。ベクトルVW1は、1番目のフレームの書き込み位
置を示し、図15(C)では、1画面の書込みが終了し
た状態を示している。
【0151】図15(D)は、図15(B)の入力画像
に対応する2番目のフレームの映像信号が、フレームメ
モリの2枚目の領域141b〜144b4 書き込まれた状態
を示している。フレーム・メモリ141b,143bに棒状
の画像PB2 に対応する画像データD2 が書き込まれて
いる。ベクトルVW2は、2番目のフレームの書き込み位
置を示し、図15(D)では、1画面の書込みが終了し
た状態を示している。
【0152】図16は、図15の入力画像の場合のモニ
タの表示の説明図を示す。図16(A)〜(C)は、時
間経過に沿った各タイミングでの、フレームメモリ14
1b〜144bからの読み出し状態を示している。また、図
16(D)〜(F)は、それぞれ、図16(A)〜
(C)のタイミングにおいて、モニタ241 〜244
表示される画像を示している。
【0153】図16で、ベクトルVRU2 は、2番目のフ
レームの映像信号が書き込まれたフレームメモリ1
1b,142bにおける、ある時点での垂直方向の読み出
し位置を示している。また、ベクトルVRL2 は、2番目
のフレームの映像信号が書き込まれたフレームメモリ1
3b,144bにおける、ある時点での垂直方向の読み出
し位置を示している。
【0154】モニタ241 〜244 は、一定のフレーム
周波数の走査により、画像が表示される。モニタ241
〜244 の画面を構成する各画素では、現在のフレーム
の走査が行われた後、次のフレームの走査が行われるま
では、現在のフレームの走査による画像が表示され続け
る。
【0155】図16(D)〜(F)において、V
SU2 は、読み出しベクトルVRU2 に対応しており、モニ
タ241 ,242 での2番目のフレームの垂直方向の走
査位置を示す。また、VSL2 は、読み出しベクトルV
RL2 に対応しており、モニタ243 ,244 での2番目
のフレームの垂直方向の走査位置を示す。
【0156】図16(A)のタイミングは、フレームメ
モリ141b〜144bに対して2番目のフレームの書き込
みが終了した直後である。フレームメモリ141bには、
2番目のフレームの左上1/4が書き込まれており、棒
状の画像PB2 に対応する画像データD2 が書き込まれ
ている。また、フレームメモリ142bには、2番目のフ
レームの右上1/4が書き込まれている。
【0157】また、フレームメモリ143bには、2番目
のフレームの左下1/4が書き込まれており、棒状の画
像PB2 に対応する画像データD2 が書き込まれてい
る。また、フレームメモリ144bには、2番目のフレー
ムの右下1/4が書き込まれている。
【0158】図16(A)のタイミングでは、フレーム
メモリ141b〜144bは、全て読み出し開始直前であ
る。フレームメモリ141b,142bの垂直方向の読み出
しは、分割画面の上端に対応する位置PRUから開始され
る。フレームメモリ143b,144bの垂直方向の読み出
しは、分割画面の下端に対応する位置PRLから開始され
る。
【0159】図16(D)は、図16(A)のタイミン
グでの、モニタ241 〜244 の表示状態を示してい
る。この時点は、1番目のフレームの走査が終了した直
後であり、1番目のフレームの走査により、読み出しデ
ータD1 に対応する画像PC1が表示されている。
【0160】またこの時点では、2番目のフレームの走
査が開始される直前である。モニタ241 ,242
は、垂直方向の走査は、画面上端の位置PSUから開始さ
れる。モニタ243 ,244 では、垂直方向の走査は、
画面下端の位置PSLから開始される。
【0161】図16(B)のタイミングでは、フレーム
メモリ141b〜144bの3/4までが読み出されてい
る。この時点で、フレームメモリ141b内の画像データ
2 の上側1/2が読み出されている。また、フレーム
メモリ143b内の画像データD 2 の下側1/2が読み出
されている。
【0162】図16(E)は、図16(B)のタイミン
グでの、モニタ241 〜244 の表示状態を示してい
る。
【0163】モニタ241 〜244 では、全て、2番目
のフレームの走査の3/4が行われている。モニタ24
1 では、画像データD2 に対応する画像PCU2が表示さ
れている。また、モニタ242 では、1番目のフレーム
の走査による画像PC1 のうち、上半分が消されて、下
半分の画像PCU1が、まだ表示されている。
【0164】また、モニタ243 では、画像データD2
に対応する画像PCL2が表示されている。また、モニタ
244 では、1番目のフレームの走査による画像PC1
のうち、下半分が消されて、上半分の画像PCL1が、ま
だ表示されている。
【0165】このとき、上側のモニタ241 と下側のモ
ニタ243 では、同時刻に、2番目のフレームの画像P
U2とPCL2の表示が開始され、モニタ241 とモニタ
24 3 の境界に向かって表示部分が広がっていく。ま
た、上側のモニタ242 と下側のモニタ244 では、同
時刻に、1番目のフレームの画像PCU1とPCL1の消去
が開始され、モニタ242 とモニタ244 の境界に向か
って消去範囲が広がっていく。
【0166】図16(C)のタイミングでは、フレーム
メモリ141b〜144bの全体が読み出されている。この
時点で、フレームメモリ141b内の画像データD2 の全
体が読み出されている。また、フレームメモリ143b
の画像データD2 の全体が読み出されている。
【0167】図16(F)は、図16(C)のタイミン
グでの、モニタ241 〜244 の表示状態を示してい
る。
【0168】モニタ241 〜244 では、全て、2番目
のフレームの走査が終了している。モニタ241 ,24
3 では、画像データD2 に対応する画像PC2 全体の表
示が完了している。また、モニタ242 ,244 では、
1番目のフレームの走査による画像PC1 の消去が完了
している。
【0169】上記のように、上側のモニタ241 と下側
のモニタ243 では、同時刻に、2番目のフレームの画
像PCU2とPCL2の表示が開始される。その後、モニタ
24 1 とモニタ243 の境界に向かって表示部分が広が
っていき、境界位置では、同時刻に表示が完了する。
【0170】一方、上側のモニタ242 と下側のモニタ
244 に注目すると、2番目のフレームの画像PCU2
PCL2の表示開始時刻と同時刻に、1番目のフレームの
画像PCU1とPCL1の消去が開始される。その後、モニ
タ242 とモニタ244 の境界に向かって消去範囲が広
がっていき、境界位置では、同時刻に消去が終わる。
【0171】上記のように、本実施例の画面分割装置で
は、画面の境界部分での画像の更新が同時刻に行われ
る。従って、従来装置と異なり、画面境界部分での走査
タイミングの差による画面歪みを生じない。具体的に
は、従来装置の図20(E)で示したように、1番目の
フレームの画像と2番目のフレームの画像が境界部分で
左右に離れて、画面歪みとして表示されることがない。
【0172】上記のように、本実施例では、フレームメ
モリ141 〜144 夫々2枚の領域141a,141b〜1
4a,144bを備えており、書き込み中でない側の領域
から読み出しを行うため、各フレームメモリ141 〜1
4 内で追越しを生じない。従って、追越しによる画面
歪みを生ずることが無い。
【0173】また、分割画面の境界位置での垂直走査の
開始時刻又は終了時刻を一致させており、かつ、分割画
面の境界位置での水平走査の開始時刻又は終了時刻を一
致させている。このため、動画像の場合に、画面境界位
置での走査タイミングの差による画面歪みを完全に無く
すことができる。
【0174】更に、読み出しのフレーム周波数は、書き
込みのフレーム周波数のK(Kは自然数)倍で、任意に
設定することができる。このため、モニタ241 〜24
4 の持つ、最適なフレーム周波数で動作させることがで
き、最も高画質で安定した動作をさせることができる。
【0175】なお、分割画面の境界位置での垂直走査の
開始時刻又は終了時間を一致させる一方、分割画面の境
界位置での水平走査の開始時刻又は終了時刻は一致させ
ない方式でも、目で見える画面歪みは無くすことがで
き、実用上十分な効果を上げることができる。
【0176】なお、本実施例において、モニタ241
244 の走査方向は、図9の例に限られず、境界位置で
の走査の開始時刻又は終了時刻が一致すればよい。例え
ば、上下のモニタの境界位置から垂直走査を開始する方
法としてもよい。
【0177】また、画面分割数は、4分割に限られず、
水平方向及び垂直方向の画面分割数を任意に設定した場
合にも、本発明を適用することができ、境界部分での画
面歪みを無くすことができる。
【0178】また、フレームメモリは、2画面に対応す
る2枚の領域とする場合に限られず、3画面分以上に対
応する3枚以上の領域とすることもできる。
【0179】
【発明の効果】上述の如く、請求項1の発明によれば、
読み出し中のフレームメモリで追越しが発生せず、か
つ、モニタの分割画面の境界位置で、垂直走査の開始時
刻又は終了時刻が一致するため、水平方向及び垂直方向
の画面分割数を任意に設定した場合にも、画面境界部分
の目で見える画面歪みを無くすことができ、また、書込
み中ではないフレームメモリからディジタル映像信号を
読み出すため、モニタを最適なフレーム周波数で動作さ
せることができる特長を有する。
【0180】請求項2の発明によれば、モニタの分割画
面の境界位置で、垂直走査の開始時刻又は終了時刻が一
致し、かつ、モニタの分割画面の境界位置で、水平走査
の開始時刻又は終了時刻が一致するため、水平方向及び
垂直方向の画面分割数を任意に設定した場合にも、画面
境界部分の画面歪みを無くすことができ、また、書込み
中ではないフレームメモリからディジタル映像信号を読
み出すため、モニタを最適なフレーム周波数で動作させ
ることができる。
【図面の簡単な説明】
【図1】本発明の一実施例のブロック図である。
【図2】入力映像信号と画面を構成する画素の説明図で
ある。
【図3】フレームメモリへの書き込み順序の説明図であ
る。
【図4】フレームメモリ141 に書き込まれるディジタ
ル映像信号の画素の説明図である。
【図5】フレームメモリ142 に書き込まれるディジタ
ル映像信号の画素の説明図である。
【図6】フレームメモリ143 に書き込まれるディジタ
ル映像信号の画素の説明図である。
【図7】フレームメモリ144 に書き込まれるディジタ
ル映像信号の画素の説明図である。
【図8】書き込みと読み出しの同期の説明図である。
【図9】本実施例におけるモニタの走査方法の説明図で
ある。
【図10】フレームメモリ141 における読み出し順序
の説明図である。
【図11】フレームメモリ142 における読み出し順序
の説明図である。
【図12】フレームメモリ143 における読み出し順序
の説明図である。
【図13】フレームメモリ144 における読み出し順序
の説明図である。
【図14】全モニタの一斉走査についてのベクトル表示
の図である。
【図15】入力画像が動く場合のフレームメモリの書き
込みの説明図である。
【図16】図15の入力画像の場合のモニタ表示を説明
する図である。
【図17】従来の画面分割装置の一例のブロック図であ
る。
【図18】従来装置での、書き込みと読み出しの関係の
説明図である。
【図19】入力画像が動く場合のフレームメモリの書き
込みの説明図である。
【図20】図19の入力画像の場合の画面歪みの説明図
である。
【符号の説明】
11 映像信号入力端子 12 同期信号入力端子 13 A/Dコンバータ 141 〜144 フレームメモリ 151 〜154 拡大・縮小演算回路 161 〜164 D/Aコンバータ 17 クロック発生回路 18 書き込みアドレス発生回路 19 書き込みフレームタイミング検出回路 20 フレーム同期結合及びフレーム読み出し一致時間
軸制御回路 21 読み出し映像フレームタイミング検出回路 22 読み出しアドレス発生回路 23 同期信号及び読み出しクロック発生回路 241 〜244 モニタ

Claims (2)

    【特許請求の範囲】
  1. 【請求項1】 入力映像信号をディジタル映像信号に変
    換してメモリに記憶後、上記ディジタル映像信号を読み
    出してアナログ映像信号に変換し、上記アナログ映像信
    号を用いて、1画面分の映像を複数のモニタ画面に分割
    して表示する画面分割装置において、 上記各モニタ画面に対応して設けられ、N(N≧2)画
    面分のディジタル映像信号のうち各モニタ画面に対応す
    る部分を、夫々N枚の領域に記憶する、複数のフレーム
    メモリと、 複数画面のディジタル映像信号を、上記フレームメモリ
    夫々のN枚の領域に所定の順序で書込むための書込み制
    御信号を生成して上記フレームメモリに供給する書込み
    制御手段と、 入力同期信号に同期し、かつ、入力同期信号のフレーム
    周波数のK(Kは自然数)倍のフレーム周波数を持つ読
    み出し同期信号を生成する読み出し同期信号生成手段
    と、 上記読み出し同期信号を基準として、上記フレームメモ
    リ夫々N枚の領域のうち、書込み中ではない領域から、
    対応するモニタ画面の走査方向に従った順序にディジタ
    ル映像信号を読み出すための、読み出し制御信号を生成
    し、フレームメモリに供給する読み出し制御手段と、 上下に隣接するモニタ画面の境界を、上記上下に隣接す
    るモニタ画面の共通の垂直走査の開始位置又は終了位置
    とし、かつ、上記読み出し同期信号を基にする共通の垂
    直同期信号を供給されて、垂直走査の開始時刻及び終了
    時刻を互いに一致させた複数のモニタとを備える構成と
    したことを特徴とする画面分割装置。
  2. 【請求項2】 前記モニタは、更に、左右に隣接するモ
    ニタ画面の境界を、上記左右に隣接するモニタ画面の共
    通の水平走査の開始位置又は終了位置とし、かつ、更
    に、前記読み出し同期信号を基にする共通の水平同期信
    号を供給されて、水平走査の開始時刻及び終了時刻を互
    いに一致させたことを特徴とする請求項1記載の画面分
    割装置。
JP5048367A 1993-03-09 1993-03-09 画面分割装置 Pending JPH06259048A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP5048367A JPH06259048A (ja) 1993-03-09 1993-03-09 画面分割装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP5048367A JPH06259048A (ja) 1993-03-09 1993-03-09 画面分割装置

Publications (1)

Publication Number Publication Date
JPH06259048A true JPH06259048A (ja) 1994-09-16

Family

ID=12801375

Family Applications (1)

Application Number Title Priority Date Filing Date
JP5048367A Pending JPH06259048A (ja) 1993-03-09 1993-03-09 画面分割装置

Country Status (1)

Country Link
JP (1) JPH06259048A (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2014010059A1 (ja) * 2012-07-12 2014-01-16 Necディスプレイソリューションズ株式会社 画像表示装置、画像表示システム及び画像表示方法
JP2014155175A (ja) * 2013-02-13 2014-08-25 Sony Corp 固体撮像素子、駆動方法、および撮像装置
US8836610B2 (en) 2007-10-15 2014-09-16 Samsung Display Co., Ltd. Display device and driving method thereof
JP2016095378A (ja) * 2014-11-13 2016-05-26 シャープ株式会社 マルチディスプレイ装置、ディスプレイ及び画像表示方法

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8836610B2 (en) 2007-10-15 2014-09-16 Samsung Display Co., Ltd. Display device and driving method thereof
WO2014010059A1 (ja) * 2012-07-12 2014-01-16 Necディスプレイソリューションズ株式会社 画像表示装置、画像表示システム及び画像表示方法
JP5896495B2 (ja) * 2012-07-12 2016-03-30 Necディスプレイソリューションズ株式会社 画像表示装置、画像表示システム及び画像表示方法
US9740450B2 (en) 2012-07-12 2017-08-22 Nec Display Solutions, Ltd. Image display device, image display system, and image display method
US10002559B2 (en) 2012-07-12 2018-06-19 Nec Display Solutions, Ltd. Image display device, image display system, and image display method
JP2014155175A (ja) * 2013-02-13 2014-08-25 Sony Corp 固体撮像素子、駆動方法、および撮像装置
US9674472B2 (en) 2013-02-13 2017-06-06 Sony Corporation Solid-state imaging device, driving method thereof, and imaging apparatus
JP2016095378A (ja) * 2014-11-13 2016-05-26 シャープ株式会社 マルチディスプレイ装置、ディスプレイ及び画像表示方法

Similar Documents

Publication Publication Date Title
US5459477A (en) Display control device
US4908710A (en) Method for driving a liquid crystal display device
KR100255907B1 (ko) 영상신호 변환장치와 텔레비젼신호처리장치
JP4646446B2 (ja) 映像信号処理装置
EP1825457B1 (en) Method and apparatus for processing video image signals
US6040868A (en) Device and method of converting scanning pattern of display device
JP4445122B2 (ja) 2タップ/3タップフリッカフィルタリングのためのシステム及び方法
JPH09130675A (ja) 縮小画像表示装置
JPH06259048A (ja) 画面分割装置
JP3837690B2 (ja) 映像信号処理装置
JPH05292476A (ja) 汎用走査周期変換装置
JP3360332B2 (ja) ビデオ信号処理装置
KR100618270B1 (ko) 영상표시장치에서 화면 영상 분할을 위하여 스케일러부가데이터를 읽는 방법
JPH07225562A (ja) 走査変換装置
JP2592264B2 (ja) ビデオ信号発生装置
KR100396318B1 (ko) 고화소ccd카메라의 영상데이터 처리방법
KR100241443B1 (ko) 격행주사 모드-순차주사 모드 변환회로
JPH0370288A (ja) スキャンコンバータ
KR910005249B1 (ko) 멀티비젼 시스템
JPH03114373A (ja) 映像拡大表示装置
KR0132262Y1 (ko) 영상 수평보간 회로
JPH1011049A (ja) オーバレイ表示方法およびディスプレイオーバレイ装置
JPH03144491A (ja) 画像表示装置
JPH03114374A (ja) 映像拡大表示装置
JPH07129116A (ja) 画像表示装置