KR0132262Y1 - 영상 수평보간 회로 - Google Patents

영상 수평보간 회로 Download PDF

Info

Publication number
KR0132262Y1
KR0132262Y1 KR2019940026403U KR19940026403U KR0132262Y1 KR 0132262 Y1 KR0132262 Y1 KR 0132262Y1 KR 2019940026403 U KR2019940026403 U KR 2019940026403U KR 19940026403 U KR19940026403 U KR 19940026403U KR 0132262 Y1 KR0132262 Y1 KR 0132262Y1
Authority
KR
South Korea
Prior art keywords
signal
line memory
write
output
clock
Prior art date
Application number
KR2019940026403U
Other languages
English (en)
Other versions
KR960015826U (ko
Inventor
김진구
Original Assignee
김광호
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 김광호, 삼성전자주식회사 filed Critical 김광호
Priority to KR2019940026403U priority Critical patent/KR0132262Y1/ko
Publication of KR960015826U publication Critical patent/KR960015826U/ko
Application granted granted Critical
Publication of KR0132262Y1 publication Critical patent/KR0132262Y1/ko

Links

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N23/00—Cameras or camera modules comprising electronic image sensors; Control thereof
    • H04N23/80—Camera processing pipelines; Components thereof
    • H04N23/81—Camera processing pipelines; Components thereof for suppressing or minimising disturbance in the image signal generation
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/02—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components
    • H03K19/173—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using elementary logic circuits as components
    • H03K19/1733—Controllable logic circuits
    • H03K19/1737—Controllable logic circuits using multiplexers
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N5/00—Details of television systems
    • H04N5/04—Synchronising

Landscapes

  • Engineering & Computer Science (AREA)
  • Multimedia (AREA)
  • Signal Processing (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Computing Systems (AREA)
  • General Engineering & Computer Science (AREA)
  • Mathematical Physics (AREA)
  • Television Systems (AREA)

Abstract

본 고안은 라인메모리와 라인메모리의 데이타를 이용하여 화면을 보다 선명하게 하기위한 영상 수평보간 회로에 관한 것으로서, 라이트 클럭(WCK)신호(fcs)에 의해 영상데이타를 입력받되 하기한 제 2라이트 리세트(WRCK2)신호보다 1 클럭(CK)지연된 제 1라이트 리세트(WRST1)신호에 의해 라이트의 초기위치가 결정되며 리이드 클럭(RCK)신호(2fcs)에 영상데이타를 독출하기 위한 제 1라인메모리(1)와, 라이트 클럭(WCK)신호(2fcs)에 의해 의해 동기되어 영상신호를 입력받되 제 2라이트 리세트 클럭(WRCK2)신호에 의해 라이트의 초기위치가 결정되고 리이드 클럭(RCK)신호(2fcs)로 영상데이타를 독출하기 위한 제 2라인메모리(2)와, 상기 제 1,2라인메모리(1)(2)로부터의 출력을 입력받는 가산기(3)와, 상기 가산기(3)의 출력을 입력받아 평균값으로 출력하기 위한 제산기(4)와, 상기 제산기(4)의 출력과 제 2라인메모리(2)의 출력을 입력받아 이를 선택 출력하기 위한 멀티플랙서(5)와, 상기 멀티플랙서(5)의 출력을 입력받아 보간신호를 출력하기 위한 제 3라인메모리(6)들로 구성되어, 제 1라인메모리(1)를 동기시키기 위한 제 1라이트 리세트(WRST1)신호는 제 2라인메모리(2)를 동기시키기 위한 제 2라이트 리세트(WRST2)신호보다 1클럭(CK)지연된 상태로 상기한 각각의 라인메모리(1)(2)로 입력되도록하여 상기 제 1라인메모리(1)로 입력되는 영상데이타신호는 최초신호가 없는 상태로 입력되도록 하고 라이트 클럭(WCK)신호(fcs)의 두배인 2fcs의 속도로 리이드되는 각각의 제 1,2라인메모리(1)(2)로부터의 영상 데이타는 가산기(3)와 제산기(4)를 거치면서 평균값이 구해지고 이 평균값과 제 2라인메모리의 출력은 멀티플랙서(5)로 입력된 후 순차적으로 제 3라인메모리(6)로 출력되도록하여 간단하게 수평해상도를 보간할 수 있도록 하였다.

Description

영상 수평보간 회로
제1도는 본고안의 회로도.
제2도는 본고안의 타이밍도.
* 도면의 주요부분에 대한 부호의 설명
1 : 제 1라인메모리 2 : 제 2라인메모리
3 : 가산기 4 : 제산기
5 : 멀티플랙서 6 : 제 3라인메모리
본 고안은 라인메모리를 이용한 영상 수평보간 회로에 관한 것으로서, 특히 영상데이타 확대시 화면의 수평해상도를 개선하기 위한 영상 수평보간 회로에 관한 것이다.
일반적으로 NTSC방식인 경우 262.5(라인/필드)+262.5(라인/필드)를 한화면으로 구성하고 화면수는 30(매/초/필드)으로 하여 상기 한 화면의 필드 주파수를 2배로 하는 비월(Interlace)주사 방식을 채택하고 있다.
그러나 이와 같은 방식으로는 필드당 수직방향의 화소밀도(주사선수)를 내리고 있기 때문에 첫 번째 필드와 두 번째 필드간의 시간차(약1/60초)는 화면을 열화(Flicker) 시키고 또한 이를 사람이 감지하게 되어 실제 사람이 인식할 수 있는 수직 해상도는 약 70% 이하로 감소하게 된다.
상기의 경우에 있어서, 실제 525 라인(수평주사선)의 정보를 받는 CRT는 수직 귀선 기간이 필드당 21라인이고, 전술한 바와 같이 수직 해상도가 30% 감소하므로(Kill Factor), 결국 상기 CRT는(525-(21×2))×0.7=330 라인의 해상도를 갖게되는 것이다.
따라서, 종래에는 1주사선 단위에서의 신호를 두배로 압축하여 화면의 열화(Flicker)현상을 방지하는 방법과, 각 주사선 단위의 신호를 라인메모리에 기입하고 필드주파수(수직 주파수)(1 초당의 화면수)는 이의 수평주파수를 종래의 2배로 하며 1필드당의 주사선수(화소밀도)를 상기 비월(Interlace)주사 방식과 마찬가지로 2배로 하고 상기 라인메모리로부터의 각주사선의 신호를 기입의 2배로 독출하는 논 인터레이스(Non-Interlace) 방식을 채택하여 수직해상도를 보간하였다.
그러나 상기한 방법으로는 수직해상도는 선명하게 할 수 있으나, 화면확대시 수평해상도가 떨어지는 단점이 있으며, 따라서 이를 보간하기 위해서는 복잡한 회로가 구성되어야만 했다.
따라서 본 고안은 상기의 결점들을 해결할 수 있도록 안출되었는 바, 간단한 회로구성으로 화소의 크기를 더욱 작게하여 화면 확대시의 수평해상도를 개선하기 위한 영상 수평보간 회로를 제공하는데 그 목적이 있다.
상기의 목적을 달성하기 위해서 본 고안은 영상데이타를 제 1라인메모리와 제 2라인메모리에 라이트(WRITE)하되, 상기 제 1라인메모리로 입력되는 영상신호의 라이트의 초기값을 결정하는 제 1라이트리세트 신호는 일차지연시켜 입력하고 제 2라인메모리로 입력되는 영상신호의 초기값을 결정하는 제 2라이트 리세트 신호는 지연없이 입력하여 상기 제 1라인메모리의 출력영상신호중 초기의 영상신호는 없는 상태로, 상기 제 2라인메모리의 출력영상신호는 전체 영상데이타가 출력되도록하여 상기 제 1라인메모리의 출력과 함께 가산기에 입력하며 이의 평균값을 상기 제 2라인메모리의 출력과 함께 멀티플랙서에 입력시키고 상기 멀티플랙서로부터 상기 평균값과 제 2라인메모리의 영상데이타를 순차 출력하여 수평 영상데이타를 보간하도록 하였다.
이하 본 고안을 첨부 도면에 의거 상세하게 설명하면 다음과 같다.
제1도는 본 고안의 블록도이고 제 2도는 본 고안을 설명하기 위한 타임차트로서, 라이트클럭(WCK)신호(fcs)에 의해 동기되어 영상데이타를 입력받고 하기한 제 2라이트 리세트(WRST2)신호보다 1 클럭(CK)지연된 제 1라이트 리세트(WRST1)신호에 의해서 라이트 어드레스 포인터가 0 어드레스로 리세트되며 리이드 클럭(RCK) 신호(2fcs)로 영상데이타를 독출하기 위한 제 1라인메모리(1)와, 라이트 클럭(WCK)신호(fcs)에 의해 동기되어 제 2라이트 리세트(WRSE2) 신호에 의해서 라이트 어드레스 포인터가 0 어드레스로 리세트되며 리이드 클럭(RCK)신호(2fcs)로 영상데이타를 독출하기 위한 제 2라인메모리(2)와, 상기 제1,2라인메모리(1)(2)로부터의 출력을 입력받는 가산기(3)와, 상기 가산기(3)의 출력을 입력받아 평균값으로 출력하기 위한 제산기(4)와, 상기 제산기(4)와 제 2라인메모리(2)로부터의 입력을 선택 출력하기 위한 멀티플랙서(5)와, 상기 멀티 플랙서(5)의 출력을 입력받아 출력하기 위한 제 3라인메모리(6)들로 구성된다.
이와 같이 구성되는 본 고안의 동작 및 작용효과를 설명하면 다음과 같다.
제 2도의 (F)에 도시한바와 같은 영상데이타신호는 제 1라인메모리(1)와 제 2라인메모리(2)에 동시에 가해진다. 이때 제 2도의 (B)(C)에 도시된 바와 같이 라이트의 초기위치를 결정하는 상기 제 1라인메모리(1)의 제 1라이트 리세트(WRST1) 신호를 상기 제 2라인 메모리(2)의 제 2라이트 리세트(WRST2) 신호보다 1클럭(CK)지연시켜 제 2도의 (D)(E)에 도시한 바와 같이 상기 제 1라인메모리(1)의 출력은 초기 데이타가 없는 상태가 되도록 하였다. 즉, 제 1라인메모리(1)의 출력은 초기 한 개의 영상데이타가 없는 상태로, 제 2라인메모리(2)의 출력은 전체데이타가 리이드된다. 이와같이된 제 1라인메모리(1)의 출력과 제 2라인메모리(2)의 출력은 제 2도의 (G)와 같은 리이드 클럭(RCK)신호(2fcs)에 의해 상기 라이트 클럭(WCK)신호(fcs)의 두배속도로 리이드(READ)된다. 이때 리이드의 초기위치를 결정하는 제 2도의 (H)에 도시한 리이드 리세트(RRST)신호는 상기 제1, 2라인메모리(1)(2)에 동시에 가해져서 리이드 어드레스 포인터를 0 어드레스로 리세트시킨다. 이때 상기 제 1, 2라인메모리(1)(2)로부터 출력되는 영상데이타는 제 2도의 (I)(J)에 도시 하였다. 이어서 상기 두 라인메모리로부터 출력된 각각의 영상데이타는 가산기(Adder)(3)에 입력되어 제2도의 (K)과 같은 출력파형을 갖는다. 이 신호는 다시 제산기(4)에 입력되어 제 2도의 (L)에 도시한 바와 같이 평균값으로 출력되며 상기 평균값은 상기 제 2 라인메모리(2)의 출력과 함께 멀티 플랙서(5)에 입력된 후 제 2도의 (M)에 도시한 바와 같이 상기 제산기(4)로부터의 출력되는 상기 제 1,2라인메모리(1)(2)의 평균값과 제 2라인메모리(2)로부터 입력되는 영상신호는 순차적으로 출력되어 제 3라인메모리(6)를 거쳐 화면(도시않음)으로 출력되는 것이다.
상기한 바와 같이 본 고안은 라이트의 초기위치를 결정함에 있어서 제 1 라이트 리세트(WRST1) 신호를 제 2라이트 리세트(WRST2) 신호보다 1클럭지연된 상태로 입력되도록함으로서, 상기 제 1라인메모리(1)로 입력되는 영상데이타 신호는 초기값이 없는 상태로 입력되도록 하고 상기 라이트클럭(WCK)신호(fcs)를 동기받는 제 2라인메모리(2)는 초기값을 포함한 영상데이타를 입력받게 된다. 전술한 제 1,2라인메모리(1)(2)로 입력된 각각의 영상데이타는 라이트클럭(WCK)신호(fcs)의 2배인 리이드클럭(WCK)신호(2fcs)로 각각 독출된 후 가산기(3)와 제산기(4)를 거친 두 영상데이타의 평균값이 멀티플랙서(5)로 입력되고 또한 입력은 상기 제 2라인메모리(2)의 출력값이 입력됨에 따라 상기 멀티플랙서(5)로부터 선택적으로 출력되는 상기 제 2라인메모리(2)의 출력값과 평균값은 교대로 화면에 출력되도록함으로서 간단한 회로 구성으로 보다 선명한 수평해상도를 유지할 수 있도록 하였다.

Claims (1)

  1. 라이트 클럭(WCK)신호(fcs)에 의해 동기되어 영상데이타를 입력받고 하기한 제 2라이트 리세트(WRST2) 신호보다 1 클럭(CK)지연된 제 1라이트 리세트(WRST1)신호에 의해서 라이트 어드레스 포인터가 0 어드레스로 리세트되며 리이드 클럭(RCK)신호(2fcs)로 영상데이타를 독출하기 위한 제 1라인메모리(1)와, 라이트 클럭(WCK)신호(fcs)에 의해 동기되어 제 2라이트 리세트(WRST2)신호에 의해서 라이트 어드레스 포인터가 0 어드레스로 리세트되며 리이드 클럭(RCK)신호(2fcs)로 영상데이타를 독출하기 위한 제 2라인메모리(2)와, 상기 제 1,2라인메모리(1)(2)로부터의 출력을 입력받는 가산기(3)와, 상기 가산기(3)의 출력을 입력받아 평균값을 출력하기 위한 제산기(4)와, 상기 제산기(4) 및 제 2라인메모리(2)로부터의 입력을 선택적으로 출력하기 위한 멀티플랙서(5)와, 상기 멀티플랙서(5)의 출력을 입력받아 수평해상도 보간신호를 출력하기 위한 제 3라인메모리(6)들로 구성됨을 특징으로 하는 영상 수평보간회로.
KR2019940026403U 1994-10-10 1994-10-10 영상 수평보간 회로 KR0132262Y1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR2019940026403U KR0132262Y1 (ko) 1994-10-10 1994-10-10 영상 수평보간 회로

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR2019940026403U KR0132262Y1 (ko) 1994-10-10 1994-10-10 영상 수평보간 회로

Publications (2)

Publication Number Publication Date
KR960015826U KR960015826U (ko) 1996-05-17
KR0132262Y1 true KR0132262Y1 (ko) 1998-12-15

Family

ID=19395158

Family Applications (1)

Application Number Title Priority Date Filing Date
KR2019940026403U KR0132262Y1 (ko) 1994-10-10 1994-10-10 영상 수평보간 회로

Country Status (1)

Country Link
KR (1) KR0132262Y1 (ko)

Also Published As

Publication number Publication date
KR960015826U (ko) 1996-05-17

Similar Documents

Publication Publication Date Title
KR0146345B1 (ko) 수퍼임포즈장치
KR920001931A (ko) 인터레이스 영상으로 표시되는 영상신호를 비인터레이스 영상 디스플레이 수단에 결합시키는 장치 및 이 수단으로 상기 영상신호를 디스플레이하는 방법
JP2880168B2 (ja) 拡大表示可能な映像信号処理回路
JPS62142476A (ja) テレビジョン受像機
JPH0720255B2 (ja) 画像反転装置
JPS63205778A (ja) ビデオ信号デイジタル化回路
KR100221742B1 (ko) 영상표시장치
US5289305A (en) Progressive scan architecture for video special effects
US4868656A (en) Method and apparatus for reducing visibility of scanning lines in television picture
US5016103A (en) Spatial scan converter with vertical detail enhancement
US6417887B1 (en) Image display processing apparatus and method for converting an image signal from an interlaced system to a progressive system
JPS5926153B2 (ja) フアクシミリ受信方式
KR100618792B1 (ko) 연속하는 4개의 인터레이스 필드를 이용한 디인터레이스장치 및 방법
KR0132262Y1 (ko) 영상 수평보간 회로
JPS5967788A (ja) テレビジヨン受像機のスチル画像発生装置
JPH0453365A (ja) フィールド判定補正装置
US6778758B1 (en) Image processing apparatus
KR900001643B1 (ko) Tv 수상기용 2배 주사화상 처리장치
US7106384B1 (en) Method and device for simultaneously representing at least a first and a second sequence of pictures in an overall picture
KR920000885B1 (ko) 순차주사 텔레비젼방식에 있어서 화면 확대회로
JP2807044B2 (ja) イメージセンサ試験用同期信号発生器
JP2001204009A (ja) 表示装置
JPH08214228A (ja) 副画面水平圧縮回路
JPS63242069A (ja) 映像信号処理回路
JPS6367083A (ja) 映像縮小表示回路

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
REGI Registration of establishment
FPAY Annual fee payment

Payment date: 20070830

Year of fee payment: 10

LAPS Lapse due to unpaid annual fee