JPH06252291A - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JPH06252291A JPH06252291A JP5061043A JP6104393A JPH06252291A JP H06252291 A JPH06252291 A JP H06252291A JP 5061043 A JP5061043 A JP 5061043A JP 6104393 A JP6104393 A JP 6104393A JP H06252291 A JPH06252291 A JP H06252291A
- Authority
- JP
- Japan
- Prior art keywords
- tqfp
- resin
- package body
- alignment
- lead
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/484—Connecting portions
- H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
- H01L2224/48465—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area being a wedge bond, i.e. ball-to-wedge, regular stitch
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73265—Layer and wire connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/181—Encapsulation
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
- H05K3/303—Surface mounted components, e.g. affixing before soldering, aligning means, spacing means
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
- H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
- H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
- H05K3/341—Surface mounted components
- H05K3/3421—Leaded components
Landscapes
- Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
Abstract
(57)【要約】
【目的】 樹脂封止後の作業時における位置合わせ作業
において、位置決め精度を良好にでき、かつ、作業スピ
ードも向上できる半導体装置を提供する。 【構成】 ＴＱＦＰ・ＩＣ２９の樹脂封止パッケージ本
体２５の対角位置にある２つのコーナ部に位置合わせ用
の切欠部２６をそれぞれ没設する。切欠部２６は浅い角
錐穴形状に形成し、Ｖ字形状の突き当て面５０を備え
る。 【効果】 実装機側に設けられている一対のガイド爪５
１をＩＣ２９の位置合わせ用の各切欠部２６における突
き当て面５０に両側から突き当てることにより、ＩＣ２
９の位置決めを精度よく行え、作業スピードも向上でき
る。
において、位置決め精度を良好にでき、かつ、作業スピ
ードも向上できる半導体装置を提供する。 【構成】 ＴＱＦＰ・ＩＣ２９の樹脂封止パッケージ本
体２５の対角位置にある２つのコーナ部に位置合わせ用
の切欠部２６をそれぞれ没設する。切欠部２６は浅い角
錐穴形状に形成し、Ｖ字形状の突き当て面５０を備え
る。 【効果】 実装機側に設けられている一対のガイド爪５
１をＩＣ２９の位置合わせ用の各切欠部２６における突
き当て面５０に両側から突き当てることにより、ＩＣ２
９の位置決めを精度よく行え、作業スピードも向上でき
る。
Description
【０００１】
【産業上の利用分野】本発明は、半導体装置、特に、表
面実装形パッケージを備えている半導体装置を基板への
搭載時等に精度よく位置決めする技術に関し、例えば、
シン・クワッド・フラット・パッケージを備えている半
導体集積回路装置（以下、ＴＱＦＰ・ＩＣという。）を
位置決めするのに利用して有効なものに関する。
面実装形パッケージを備えている半導体装置を基板への
搭載時等に精度よく位置決めする技術に関し、例えば、
シン・クワッド・フラット・パッケージを備えている半
導体集積回路装置（以下、ＴＱＦＰ・ＩＣという。）を
位置決めするのに利用して有効なものに関する。
【０００２】
【従来の技術】一般に、表面実装型の半導体装置の一例
であるＴＱＦＰ・ＩＣにおける樹脂封止後の作業時にお
いては、各種の工程、例えば、リードの切断工程、成形
工程、あるいはプリント配線基板への実装工程で、位置
決め作業が必要とされる。例えば、ＴＱＦＰ・ＩＣをプ
リント配線基板へ実装する際には、ＴＱＦＰ・ＩＣにお
ける複数本のアウタリード群をプリント配線基板に設け
られている複数個のランド部に正確に位置決めを行い、
はんだ付けする必要がある。
であるＴＱＦＰ・ＩＣにおける樹脂封止後の作業時にお
いては、各種の工程、例えば、リードの切断工程、成形
工程、あるいはプリント配線基板への実装工程で、位置
決め作業が必要とされる。例えば、ＴＱＦＰ・ＩＣをプ
リント配線基板へ実装する際には、ＴＱＦＰ・ＩＣにお
ける複数本のアウタリード群をプリント配線基板に設け
られている複数個のランド部に正確に位置決めを行い、
はんだ付けする必要がある。
【０００３】従来、この位置決め作業は次のような手段
によって行われている。 位置決めステーションを設備して、位置補正作業を行
う。 レーザ光、散乱光、爪、ブロック等を利用した位置補
正機構により、位置補正作業を行う。 ＣＣＤカメラを使用した画像認識補正装置を設備し
て、位置補正作業を行う。
によって行われている。 位置決めステーションを設備して、位置補正作業を行
う。 レーザ光、散乱光、爪、ブロック等を利用した位置補
正機構により、位置補正作業を行う。 ＣＣＤカメラを使用した画像認識補正装置を設備し
て、位置補正作業を行う。
【０００４】
【発明が解決しようとする課題】しかしながら、特に小
型で、リード間のピッチが狭く、リードの本数が多いＴ
ＱＦＰ・ＩＣにあっては、解像能力の限界等から、複数
本のアウタリードをプリント配線基板に設けられている
複数個のランド部に正確に位置決めを行うのが難しく、
アウタリードがプリント配線基板のランド部に正確に配
置されないことがある。
型で、リード間のピッチが狭く、リードの本数が多いＴ
ＱＦＰ・ＩＣにあっては、解像能力の限界等から、複数
本のアウタリードをプリント配線基板に設けられている
複数個のランド部に正確に位置決めを行うのが難しく、
アウタリードがプリント配線基板のランド部に正確に配
置されないことがある。
【０００５】また、補正作業の追加により作業スピード
の低下を来す問題がある。そして、取り扱う半導体装置
の種類が変更したときは、その種類に応じて設備を変更
する必要があり、段取作業が煩雑化する欠点がある。
の低下を来す問題がある。そして、取り扱う半導体装置
の種類が変更したときは、その種類に応じて設備を変更
する必要があり、段取作業が煩雑化する欠点がある。
【０００６】本発明の目的は、封止後の作業時における
位置合わせ作業において、位置決め精度を良好にでき、
かつ、作業スピードも向上できる半導体装置を提供する
ことにある。
位置合わせ作業において、位置決め精度を良好にでき、
かつ、作業スピードも向上できる半導体装置を提供する
ことにある。
【０００７】本発明の前記ならびにその他の目的と新規
な特徴は、本明細書の記述および添付図面から明らかに
なるであろう。
な特徴は、本明細書の記述および添付図面から明らかに
なるであろう。
【０００８】
【課題を解決するための手段】本願において開示される
発明のうち代表的なものの概要を説明すれば、次の通り
である。
発明のうち代表的なものの概要を説明すれば、次の通り
である。
【０００９】すなわち、電子回路が作り込まれている半
導体ペレットの各電極に電気的に接続されている複数本
のリードと、半導体ペレットおよびリードの一部を封止
するパッケージ本体とを備えているパッケージが設けら
れている半導体装置において、前記パッケージに封止後
の作業時に位置合わせを行うための位置合わせ部が設け
られていることを特徴とする。
導体ペレットの各電極に電気的に接続されている複数本
のリードと、半導体ペレットおよびリードの一部を封止
するパッケージ本体とを備えているパッケージが設けら
れている半導体装置において、前記パッケージに封止後
の作業時に位置合わせを行うための位置合わせ部が設け
られていることを特徴とする。
【００１０】
【作用】前記した手段によれば、例えば、プリント配線
基板へ半導体装置を実装する場合、パッケージに設けら
れた位置合わせ部に実装機側の位置合わせ部を整合させ
ることによって、正確に、かつ、作業性よく、半導体装
置の位置合わせを行うことができる。
基板へ半導体装置を実装する場合、パッケージに設けら
れた位置合わせ部に実装機側の位置合わせ部を整合させ
ることによって、正確に、かつ、作業性よく、半導体装
置の位置合わせを行うことができる。
【００１１】
【実施例】図１（ａ）、（ｂ）は本発明の一実施例であ
るＴＱＦＰ・ＩＣと実装機側のガイド爪とを示す正面図
および平面図である。図２〜図５はＴＱＦＰ・ＩＣの製
造方法を説明するための各工程の説明図である。図６
（ａ）、（ｂ）はＴＱＦＰ・ＩＣを示す一部切断正面図
および平面図である。図７はＴＱＦＰ・ＩＣの実装状態
を示す斜視図である。
るＴＱＦＰ・ＩＣと実装機側のガイド爪とを示す正面図
および平面図である。図２〜図５はＴＱＦＰ・ＩＣの製
造方法を説明するための各工程の説明図である。図６
（ａ）、（ｂ）はＴＱＦＰ・ＩＣを示す一部切断正面図
および平面図である。図７はＴＱＦＰ・ＩＣの実装状態
を示す斜視図である。
【００１２】本実施例において、本発明に係る半導体装
置は、薄形のクワッド・フラット・パッケージを備えて
いる半導体集積回路装置（ＴＱＦＰ・ＩＣ）として構成
されている。このＴＱＦＰ・ＩＣ９は、半導体集積回路
が作り込まれているペレットと、このペレットを包囲す
るとともに、その半導体集積回路を外部に電気的に導く
ためのパッケージ１０とを備えており、パッケージ１０
はペレット半導体ペレットの各電極に電気的に接続され
ている複数本のリードと、ペレットおよびリードの一部
を樹脂封止するパッケージ本体とを備えている。
置は、薄形のクワッド・フラット・パッケージを備えて
いる半導体集積回路装置（ＴＱＦＰ・ＩＣ）として構成
されている。このＴＱＦＰ・ＩＣ９は、半導体集積回路
が作り込まれているペレットと、このペレットを包囲す
るとともに、その半導体集積回路を外部に電気的に導く
ためのパッケージ１０とを備えており、パッケージ１０
はペレット半導体ペレットの各電極に電気的に接続され
ている複数本のリードと、ペレットおよびリードの一部
を樹脂封止するパッケージ本体とを備えている。
【００１３】すなわち、ＴＱＦＩ・ＩＣ９のパッケージ
１０は、樹脂が用いられて、トランスファ成形等のよう
な樹脂成形法により略正方形の平盤形状に形成されてい
る樹脂封止パッケージ本体２５と、このパッケージ本体
２５の４枚の側面にそれぞれ配されて外部に突設されて
いるとともに、所謂ガル・ウィング形状に屈曲成形され
ているアウタリード１９ｂ群とを備えており、前記パッ
ケージ本体２５の内部には集積回路を作り込まれたペレ
ット２２が樹脂封止されている。そして、ペレット２２
に作り込まれた集積回路は、ペレット２２の電極パッド
と各アウタリード１９ｂに一体的に連設されているイン
ナリード１９ａとの間に橋絡されているボンディングワ
イヤ２３を介して、各アウタリード１９ｂによりパッケ
ージ本体２５の外部に電気的に引き出されるようになっ
ている。
１０は、樹脂が用いられて、トランスファ成形等のよう
な樹脂成形法により略正方形の平盤形状に形成されてい
る樹脂封止パッケージ本体２５と、このパッケージ本体
２５の４枚の側面にそれぞれ配されて外部に突設されて
いるとともに、所謂ガル・ウィング形状に屈曲成形され
ているアウタリード１９ｂ群とを備えており、前記パッ
ケージ本体２５の内部には集積回路を作り込まれたペレ
ット２２が樹脂封止されている。そして、ペレット２２
に作り込まれた集積回路は、ペレット２２の電極パッド
と各アウタリード１９ｂに一体的に連設されているイン
ナリード１９ａとの間に橋絡されているボンディングワ
イヤ２３を介して、各アウタリード１９ｂによりパッケ
ージ本体２５の外部に電気的に引き出されるようになっ
ている。
【００１４】以下、本発明の一実施例であるＴＱＦＰ・
ＩＣの製造方法を説明する。この説明により、ＴＱＦＰ
・ＩＣについての構成の詳細が共に明らかにされる。
ＩＣの製造方法を説明する。この説明により、ＴＱＦＰ
・ＩＣについての構成の詳細が共に明らかにされる。
【００１５】本実施例において、ＴＱＦＰ・ＩＣの製造
方法には、図２に示されている多連リードフレーム１１
が使用されている。この多連リードフレーム１１は、鉄
−ニッケル合金や燐青銅等のような比較的大きい機械的
強度を有するばね材料からなる薄板が用いられて、打ち
抜きプレス加工またはエッチング加工等のような適当な
手段により一体成形されており、この多連リードフレー
ム１１の表面には銀（Ａｇ）等を用いためっき処理が、
後述するワイヤボンディングが適正に実施されるように
部分的または全体的に施されている（図示せず）。この
多連リードフレーム１１には複数の単位リードフレーム
１２が横方向に１列に並設されている。但し、一単位の
みが図示されている。
方法には、図２に示されている多連リードフレーム１１
が使用されている。この多連リードフレーム１１は、鉄
−ニッケル合金や燐青銅等のような比較的大きい機械的
強度を有するばね材料からなる薄板が用いられて、打ち
抜きプレス加工またはエッチング加工等のような適当な
手段により一体成形されており、この多連リードフレー
ム１１の表面には銀（Ａｇ）等を用いためっき処理が、
後述するワイヤボンディングが適正に実施されるように
部分的または全体的に施されている（図示せず）。この
多連リードフレーム１１には複数の単位リードフレーム
１２が横方向に１列に並設されている。但し、一単位の
みが図示されている。
【００１６】単位リードフレーム１２は位置決め孔１３
ａが開設されている外枠１３を一対備えており、両外枠
１３は所定の間隔で平行になるように配されて一連にそ
れぞれ延設されている。隣り合う単位リードフレーム１
２、１２間には一対のセクション枠１４が両外枠１３、
１３間に互いに平行に配されて一体的に架設されてお
り、これら外枠、セクション枠により形成される略正方
形の枠体（フレーム）内に単位リードフレーム１２が構
成されている。
ａが開設されている外枠１３を一対備えており、両外枠
１３は所定の間隔で平行になるように配されて一連にそ
れぞれ延設されている。隣り合う単位リードフレーム１
２、１２間には一対のセクション枠１４が両外枠１３、
１３間に互いに平行に配されて一体的に架設されてお
り、これら外枠、セクション枠により形成される略正方
形の枠体（フレーム）内に単位リードフレーム１２が構
成されている。
【００１７】各単位リードフレーム１２において、外枠
１３およびセクション枠１４の接続部にはダム吊り部材
１５が略直角方向にそれぞれ配されて一体的に突設され
ており、ダム吊り部材１５には４本のダム部材１６が略
正方形の枠形状になるように配されて、一体的に吊持さ
れている。
１３およびセクション枠１４の接続部にはダム吊り部材
１５が略直角方向にそれぞれ配されて一体的に突設され
ており、ダム吊り部材１５には４本のダム部材１６が略
正方形の枠形状になるように配されて、一体的に吊持さ
れている。
【００１８】セクション枠１４側の各ダム部材１６には
タブ吊りリード１７がそれぞれの一端に配されて、略４
５度方向に対向して一体的に突設されており、各タブ吊
りリード１７の先端には略正方形の平板形状に形成され
たタブ１８が、ダム部材１６群の枠形状と略同心的に配
されて、これらタブ吊りリード１７により吊持されるよ
うに一体的に連設されている。
タブ吊りリード１７がそれぞれの一端に配されて、略４
５度方向に対向して一体的に突設されており、各タブ吊
りリード１７の先端には略正方形の平板形状に形成され
たタブ１８が、ダム部材１６群の枠形状と略同心的に配
されて、これらタブ吊りリード１７により吊持されるよ
うに一体的に連設されている。
【００１９】各タブ吊りリード１７はタブ１８付近にお
いてそれぞれ屈曲されており、このタブ吊りリード１７
の屈曲によって、タブ１８は後記するリード１９群の面
よりも、後記するペレット２２の厚さ分程度下げられて
いる（所謂タブ下げ。）。
いてそれぞれ屈曲されており、このタブ吊りリード１７
の屈曲によって、タブ１８は後記するリード１９群の面
よりも、後記するペレット２２の厚さ分程度下げられて
いる（所謂タブ下げ。）。
【００２０】また、ダム部材１６には電気配線としての
リード１９が複数本、長手方向に等間隔に配されて、互
いに平行で、ダム部材１６と直交するように一体的に突
設されている。各リード１９の内側端部は先端が後記す
るペレットをボンディングするためのタブ１８を取り囲
むように配されることにより、インナ部（以下、インナ
リードということがある。）１９ａをそれぞれ構成して
いる。他方、各リード１９の外側延長部分は、その先端
が外枠１３およびセクション枠１４に接続されており、
アウタ部（以下、アウタリードということがある。）１
９ｂをそれぞれ構成している。そして、ダム部材１６に
おける隣り合うリード１９、１９間の部分は、後述する
パッケージ成形時にレジンの流れをせき止めるダム１６
ａを実質的に構成している。
リード１９が複数本、長手方向に等間隔に配されて、互
いに平行で、ダム部材１６と直交するように一体的に突
設されている。各リード１９の内側端部は先端が後記す
るペレットをボンディングするためのタブ１８を取り囲
むように配されることにより、インナ部（以下、インナ
リードということがある。）１９ａをそれぞれ構成して
いる。他方、各リード１９の外側延長部分は、その先端
が外枠１３およびセクション枠１４に接続されており、
アウタ部（以下、アウタリードということがある。）１
９ｂをそれぞれ構成している。そして、ダム部材１６に
おける隣り合うリード１９、１９間の部分は、後述する
パッケージ成形時にレジンの流れをせき止めるダム１６
ａを実質的に構成している。
【００２１】このように構成されている多連リードフレ
ームには各単位リードフレーム毎にペレット・ボンディ
ング作業、続いて、ワイヤ・ボンディング作業が実施さ
れる。これらボンディング作業は多連リードフレームが
横方向にピッチ送りされることにより、各単位リードフ
レーム毎に順次実施される。
ームには各単位リードフレーム毎にペレット・ボンディ
ング作業、続いて、ワイヤ・ボンディング作業が実施さ
れる。これらボンディング作業は多連リードフレームが
横方向にピッチ送りされることにより、各単位リードフ
レーム毎に順次実施される。
【００２２】まず、ペレット・ボンディング作業によ
り、半導体装置の製造工程における所謂前工程において
集積回路を作り込まれた半導体集積回路構造物としての
ペレット２２が、図３に示されているように、各単位リ
ードフレーム１２におけるタブ１８上の略中央部に配さ
れて、タブ１８とペレット２２との間に形成されたボン
ディング層２１によって機械的に固着されることにより
ボンディングされる。ペレットボンディング層２１の形
成手段としては、金−シリコン共晶層、はんだ付け層お
よび銀ペースト接着層等々によるボンディング法を用い
ることが可能である。但し、必要に応じて、ペレットか
らタブへの熱伝達の障壁とならないように、ボンディン
グ層２１を形成することが望ましい。
り、半導体装置の製造工程における所謂前工程において
集積回路を作り込まれた半導体集積回路構造物としての
ペレット２２が、図３に示されているように、各単位リ
ードフレーム１２におけるタブ１８上の略中央部に配さ
れて、タブ１８とペレット２２との間に形成されたボン
ディング層２１によって機械的に固着されることにより
ボンディングされる。ペレットボンディング層２１の形
成手段としては、金−シリコン共晶層、はんだ付け層お
よび銀ペースト接着層等々によるボンディング法を用い
ることが可能である。但し、必要に応じて、ペレットか
らタブへの熱伝達の障壁とならないように、ボンディン
グ層２１を形成することが望ましい。
【００２３】続いて、ワイヤボンディング作業により、
図３に示されているように、タブ１８上にボンディング
されたペレット２２のボンディングパッド２２ａと、各
単位リードフレーム１２におけるリード１９のインナ部
１９ａとの間に、ボンディングワイヤ２３が超音波熱圧
着式ワイヤボンディング装置等のような適当なワイヤボ
ンディング装置（図示せず）が使用されることにより、
その両端部をそれぞれボンディングされて橋絡される。
これにより、ペレット２２に作り込まれている集積回路
は、ボンディングパッド２２ａ、ボンディングワイヤ２
３、リード１９のインナ部１９ａおよびアウタ部１９ｂ
を介して電気的に外部に引き出されることになる。
図３に示されているように、タブ１８上にボンディング
されたペレット２２のボンディングパッド２２ａと、各
単位リードフレーム１２におけるリード１９のインナ部
１９ａとの間に、ボンディングワイヤ２３が超音波熱圧
着式ワイヤボンディング装置等のような適当なワイヤボ
ンディング装置（図示せず）が使用されることにより、
その両端部をそれぞれボンディングされて橋絡される。
これにより、ペレット２２に作り込まれている集積回路
は、ボンディングパッド２２ａ、ボンディングワイヤ２
３、リード１９のインナ部１９ａおよびアウタ部１９ｂ
を介して電気的に外部に引き出されることになる。
【００２４】このようにしてペレットおよびワイヤ・ボ
ンディングされた組立体２４には、各単位リードフレー
ム毎に樹脂封止するパッケージ本体２５群が、図４に示
されているようなトランスファ成形装置３０が使用され
て、単位リードフレーム群について同時成形される。
ンディングされた組立体２４には、各単位リードフレー
ム毎に樹脂封止するパッケージ本体２５群が、図４に示
されているようなトランスファ成形装置３０が使用され
て、単位リードフレーム群について同時成形される。
【００２５】図４に示されているトランスファ成形装置
３０は、シリンダ装置等（図示せず）によって互いに型
締めされる一対の上型３１と下型３２とを備えており、
上型３１と下型３２との合わせ面には上型キャビティー
凹部３３ａと下型キャビティー凹部３３ｂとが互いに協
働してキャビティー３３を形成するようにそれぞれ複数
組没設されている。
３０は、シリンダ装置等（図示せず）によって互いに型
締めされる一対の上型３１と下型３２とを備えており、
上型３１と下型３２との合わせ面には上型キャビティー
凹部３３ａと下型キャビティー凹部３３ｂとが互いに協
働してキャビティー３３を形成するようにそれぞれ複数
組没設されている。
【００２６】上型３１の合わせ面にはポット３４が開設
されており、ポット３４にはシリンダ装置（図示せず）
により進退されるプランジャ３５が成形材料としての樹
脂（以下、レジンという。）を送給し得るように挿入さ
れている。
されており、ポット３４にはシリンダ装置（図示せず）
により進退されるプランジャ３５が成形材料としての樹
脂（以下、レジンという。）を送給し得るように挿入さ
れている。
【００２７】下型３２の合わせ面にはカル３６がポット
３４との対向位置に配されて没設されているとともに、
複数条のランナ３７がポット３４にそれぞれ接続するよ
うに放射状に配されて没設されている。各ランナ３７の
他端部は下側キャビティー凹部３３ｂにそれぞれ接続さ
れており、その接続部にはゲート３８がレジンをキャビ
ティー３３内に注入し得るように形成されている。ま
た、下型３２の合わせ面には逃げ凹所３９がリードフレ
ームの厚みを逃げ得るように、多連リードフレーム１１
の外形よりも若干大きめの長方形で、その厚さと略等し
い寸法の一定深さに没設されている。
３４との対向位置に配されて没設されているとともに、
複数条のランナ３７がポット３４にそれぞれ接続するよ
うに放射状に配されて没設されている。各ランナ３７の
他端部は下側キャビティー凹部３３ｂにそれぞれ接続さ
れており、その接続部にはゲート３８がレジンをキャビ
ティー３３内に注入し得るように形成されている。ま
た、下型３２の合わせ面には逃げ凹所３９がリードフレ
ームの厚みを逃げ得るように、多連リードフレーム１１
の外形よりも若干大きめの長方形で、その厚さと略等し
い寸法の一定深さに没設されている。
【００２８】そして、本実施例においては、上型キャビ
ティー凹部３３ａにおいて対角位置にある２つのコーナ
部に後述する位置合わせ用の切欠部を形成するための凸
部４０がそれぞれ突設されている。各凸部４０は正方形
の薄い角錐形状にそれぞれ形成されており、その高さお
よび大きさは、これにより成形された位置合わせ用の切
欠部が後述する位置決め機能を確実に発揮し得るように
設定されている。
ティー凹部３３ａにおいて対角位置にある２つのコーナ
部に後述する位置合わせ用の切欠部を形成するための凸
部４０がそれぞれ突設されている。各凸部４０は正方形
の薄い角錐形状にそれぞれ形成されており、その高さお
よび大きさは、これにより成形された位置合わせ用の切
欠部が後述する位置決め機能を確実に発揮し得るように
設定されている。
【００２９】前記構成にかかる組立体２４が用いられて
樹脂封止形パッケージ本体がトランスファ成形される場
合、上型３１および下型３２における各キャビティー３
３は各単位リードフレーム１２における一対のダム１６
ａ、１６ａ間の空間にそれぞれ対応される。
樹脂封止形パッケージ本体がトランスファ成形される場
合、上型３１および下型３２における各キャビティー３
３は各単位リードフレーム１２における一対のダム１６
ａ、１６ａ間の空間にそれぞれ対応される。
【００３０】トランスファ成形時において、前記構成に
かかる組立体２４は、多連リードフレーム１１が下型３
２に没設されている逃げ凹所３９内に収容され、各単位
リードフレーム１２におけるペレット２２が各キャビテ
ィー３３内にそれぞれ収容されるように配されてセット
される。
かかる組立体２４は、多連リードフレーム１１が下型３
２に没設されている逃げ凹所３９内に収容され、各単位
リードフレーム１２におけるペレット２２が各キャビテ
ィー３３内にそれぞれ収容されるように配されてセット
される。
【００３１】続いて、上型３１と下型３２とが型締めさ
れ、ポット３４からプランジャ３５によりレジン４１が
ランナ３７およびゲート３８を通じて各キャビティー３
３に送給されて圧入される。
れ、ポット３４からプランジャ３５によりレジン４１が
ランナ３７およびゲート３８を通じて各キャビティー３
３に送給されて圧入される。
【００３２】注入後、レジンが熱硬化されて樹脂封止形
パッケージ本体２５が成形されると、上型３１および下
型３２は型開きされるとともに、エジェクタ・ピン（図
示せず）によりパッケージ本体２５群が離型される。こ
のようにしてパッケージ本体２５群が成形された組立体
２８は、トランスファ成形装置３０から図５に示されて
いるように脱装される。そして、このように樹脂成形さ
れたパッケージ本体２５の内部には、タブ１８、ペレッ
ト２２、リード１９のインナ部１９ａおよびワイヤ２３
が樹脂封止されることになる。
パッケージ本体２５が成形されると、上型３１および下
型３２は型開きされるとともに、エジェクタ・ピン（図
示せず）によりパッケージ本体２５群が離型される。こ
のようにしてパッケージ本体２５群が成形された組立体
２８は、トランスファ成形装置３０から図５に示されて
いるように脱装される。そして、このように樹脂成形さ
れたパッケージ本体２５の内部には、タブ１８、ペレッ
ト２２、リード１９のインナ部１９ａおよびワイヤ２３
が樹脂封止されることになる。
【００３３】そして、樹脂封止パッケージ本体２５の上
面には前記上型キャビティー凹部３３ａの凸部４０によ
り位置合わせ用の切欠部２６が、対角位置にある２つの
コーナ部において樹脂封止パッケージ本体２５の中心位
置に対して対称に設けられている。各切欠部２６は正方
形の浅い角錐穴形状にそれぞれ没設されており、Ｖ字形
状の突き当て面５０がそれぞれ形成されている。これら
のＶ字形状の突き当て面５０には後述する実装機側にお
ける位置合わせ用のガイド爪が突き当てられることによ
って、後述するＴＱＦＰ・ＩＣのプリント配線基板への
位置合わせが行われる。ちなみに、残りの２つのうちの
１つのコーナ部には方向表示マーク２７が三角形形状に
切設されている。
面には前記上型キャビティー凹部３３ａの凸部４０によ
り位置合わせ用の切欠部２６が、対角位置にある２つの
コーナ部において樹脂封止パッケージ本体２５の中心位
置に対して対称に設けられている。各切欠部２６は正方
形の浅い角錐穴形状にそれぞれ没設されており、Ｖ字形
状の突き当て面５０がそれぞれ形成されている。これら
のＶ字形状の突き当て面５０には後述する実装機側にお
ける位置合わせ用のガイド爪が突き当てられることによ
って、後述するＴＱＦＰ・ＩＣのプリント配線基板への
位置合わせが行われる。ちなみに、残りの２つのうちの
１つのコーナ部には方向表示マーク２７が三角形形状に
切設されている。
【００３４】樹脂封止パッケージ本体を成形された半完
成品としての組立体２８は、図示しないが、リード切断
成形工程において各単位リードフレーム毎に順次、外枠
１３およびダム１６ａを切り落とされるとともに、各リ
ード１９のアウタ部１９ｂをガル・ウイング形状に屈曲
形成される。これによって、樹脂封止形ＴＱＦＰ・ＩＣ
９が製造されたことになるが、このＴＱＦＰ・ＩＣ９の
パッケージ１０には位置合わせ用の切欠部２６が樹脂封
止パッケージ本体２５の一対のコーナ部に没設されてい
ることになる。
成品としての組立体２８は、図示しないが、リード切断
成形工程において各単位リードフレーム毎に順次、外枠
１３およびダム１６ａを切り落とされるとともに、各リ
ード１９のアウタ部１９ｂをガル・ウイング形状に屈曲
形成される。これによって、樹脂封止形ＴＱＦＰ・ＩＣ
９が製造されたことになるが、このＴＱＦＰ・ＩＣ９の
パッケージ１０には位置合わせ用の切欠部２６が樹脂封
止パッケージ本体２５の一対のコーナ部に没設されてい
ることになる。
【００３５】以上のようにして製造された樹脂封止形Ｔ
ＱＦＰ・ＩＣ９は図７に示されているようにプリント配
線基板に実装される。
ＱＦＰ・ＩＣ９は図７に示されているようにプリント配
線基板に実装される。
【００３６】プリント配線基板４２にはランド４３が複
数個、実装対象物となる樹脂封止形ＴＱＦＰ・ＩＣ９に
おける各アウタリード１９ｂに対応するように配され
て、はんだ材料を用いられて略長方形の薄板形状に形成
されており、このランド４３群にこのＴＱＦＰ・ＩＣ９
のアウタリード１９ｂ群がそれぞれ整合されて当接され
ているとともに、各アウタリード１９ｂとランド４３と
がリフローはんだ処理により形成されたはんだ盛り層
（図示せず）によって電気的かつ機械的に接続されてい
る。
数個、実装対象物となる樹脂封止形ＴＱＦＰ・ＩＣ９に
おける各アウタリード１９ｂに対応するように配され
て、はんだ材料を用いられて略長方形の薄板形状に形成
されており、このランド４３群にこのＴＱＦＰ・ＩＣ９
のアウタリード１９ｂ群がそれぞれ整合されて当接され
ているとともに、各アウタリード１９ｂとランド４３と
がリフローはんだ処理により形成されたはんだ盛り層
（図示せず）によって電気的かつ機械的に接続されてい
る。
【００３７】この樹脂封止形ＴＱＦＰ・ＩＣ９における
各アウタリード１９ｂをプリント配線基板４２の各ラン
ド４３に整合させる作業は、次のようにして行われる。
すなわち、図１に示されているように、実装機側の位置
決め機構部には一対の位置合わせ用のガイド爪５１が設
けられており、これらのガイド爪５１は同一直線上を進
退自在に設けられ、それらの先端面５２はＴＱＦＰ・Ｉ
Ｃ９のパッケージ１０における樹脂封止パッケージ本体
２５における２つのコーナ部の突き当て面５０に整合す
るＶ字形状に形成されている。
各アウタリード１９ｂをプリント配線基板４２の各ラン
ド４３に整合させる作業は、次のようにして行われる。
すなわち、図１に示されているように、実装機側の位置
決め機構部には一対の位置合わせ用のガイド爪５１が設
けられており、これらのガイド爪５１は同一直線上を進
退自在に設けられ、それらの先端面５２はＴＱＦＰ・Ｉ
Ｃ９のパッケージ１０における樹脂封止パッケージ本体
２５における２つのコーナ部の突き当て面５０に整合す
るＶ字形状に形成されている。
【００３８】そして、ＴＱＦＰ・ＩＣ９のプリント配線
基板４２への実装時には、ＴＱＦＰ・ＩＣ９が搬送され
てピックアップ位置に停止される。このとき、ＴＱＦＰ
・ＩＣ９は実装機側の一対のガイド爪５１の間に配置さ
れ、かつ、切欠部２６が設けられている２つのコーナ部
がガイド爪５１の進退方向に沿って配置される。
基板４２への実装時には、ＴＱＦＰ・ＩＣ９が搬送され
てピックアップ位置に停止される。このとき、ＴＱＦＰ
・ＩＣ９は実装機側の一対のガイド爪５１の間に配置さ
れ、かつ、切欠部２６が設けられている２つのコーナ部
がガイド爪５１の進退方向に沿って配置される。
【００３９】次に、実装機側の一対のガイド爪５１がそ
れぞれ前進して所定位置に停止することによって、各ガ
イド爪５１がＴＱＦＰ・ＩＣ９の樹脂封止パッケージ本
体２５における２つの位置合わせ用切欠部２６の突き当
て面５０に突き当てられ、樹脂封止パッケージ本体２５
が一対のガイド爪５１で挟まれることにより位置合わせ
が行われる。この位置合わせにより、樹脂封止パッケー
ジ本体２５の中心位置が、実装機側に設けられているコ
レット５３の吸着時におけるコレット吸着面の中心位置
に整合された状態になる。
れぞれ前進して所定位置に停止することによって、各ガ
イド爪５１がＴＱＦＰ・ＩＣ９の樹脂封止パッケージ本
体２５における２つの位置合わせ用切欠部２６の突き当
て面５０に突き当てられ、樹脂封止パッケージ本体２５
が一対のガイド爪５１で挟まれることにより位置合わせ
が行われる。この位置合わせにより、樹脂封止パッケー
ジ本体２５の中心位置が、実装機側に設けられているコ
レット５３の吸着時におけるコレット吸着面の中心位置
に整合された状態になる。
【００４０】ＴＱＦＰ・ＩＣ９の位置合わせが完了する
と、実装機側のコレット５３がピックアップ位置に下降
してＴＱＦＰ・ＩＣ９の樹脂封止パッケージ本体２５の
上面に接触して停止する。このとき、前述したように、
樹脂封止パッケージ本体２５の中心位置がコレット５３
の吸着面の中心位置に一致されている。
と、実装機側のコレット５３がピックアップ位置に下降
してＴＱＦＰ・ＩＣ９の樹脂封止パッケージ本体２５の
上面に接触して停止する。このとき、前述したように、
樹脂封止パッケージ本体２５の中心位置がコレット５３
の吸着面の中心位置に一致されている。
【００４１】次に、実装機側の一対のガイド爪５１がＴ
ＱＦＰ・ＩＣ９の２つのコーナ部における突き当て面５
０から後退するとともに、コレット５３がＴＱＦＰ・Ｉ
Ｃ９を吸着してプリント配線基板４２が配置されている
プットダウン位置に移動される。そして、コレット５３
によって移動されたＴＱＦＰ・ＩＣ９は、各アウタリー
ド１９ｂがプリント配線基板４２の各ランド４３に整合
させられた状態で、プリント配線基板４２上に移載さ
れ、前述したようにしてプリント配線基板４２上にはん
だ付け実装される。
ＱＦＰ・ＩＣ９の２つのコーナ部における突き当て面５
０から後退するとともに、コレット５３がＴＱＦＰ・Ｉ
Ｃ９を吸着してプリント配線基板４２が配置されている
プットダウン位置に移動される。そして、コレット５３
によって移動されたＴＱＦＰ・ＩＣ９は、各アウタリー
ド１９ｂがプリント配線基板４２の各ランド４３に整合
させられた状態で、プリント配線基板４２上に移載さ
れ、前述したようにしてプリント配線基板４２上にはん
だ付け実装される。
【００４２】前記実施例によれば次の効果が得られる。 ＴＱＦＰ・ＩＣの樹脂封止パッケージ本体の２つの
コーナ部に位置合わせ用の切欠部を没設し、これらの切
欠部における突き当て面に実装機側のガイド爪の先端面
を突き当てることによって、ＴＱＦＰ・ＩＣの位置合わ
せが行われることにより、位置合わせの作業スピードが
速く、かつ、位置合わせを精度よく行うことができる。
コーナ部に位置合わせ用の切欠部を没設し、これらの切
欠部における突き当て面に実装機側のガイド爪の先端面
を突き当てることによって、ＴＱＦＰ・ＩＣの位置合わ
せが行われることにより、位置合わせの作業スピードが
速く、かつ、位置合わせを精度よく行うことができる。
【００４３】 アウタリードの本数や、アウタリード
間のピッチに応じて、実装機側の設備を変更する必要が
ないので、取り扱うＩＣの種類が変更した場合でも、作
業の段取時間が少なくて済み、作業性がよい。
間のピッチに応じて、実装機側の設備を変更する必要が
ないので、取り扱うＩＣの種類が変更した場合でも、作
業の段取時間が少なくて済み、作業性がよい。
【００４４】 実装機側の設備も廉価になる。
【００４５】図８は本発明の実施例２であるＴＱＦＰ・
ＩＣを示す平面図である。
ＩＣを示す平面図である。
【００４６】前記実施例１においては、コレット５３の
吸着面の中心位置にＴＱＦＰ・ＩＣ９における樹脂封止
パッケージ本体２５の中心位置を一致させることによ
り、ＴＱＦＰ・ＩＣ９のプリント配線基板４２への位置
合わせが行われるように構成したが、本実施例２におい
ては、コレット５３の吸着面の中心位置にＴＱＦＰ・Ｉ
Ｃ９Ａにおける樹脂封止パッケージ本体２５Ａの中心位
置から偏心した位置が一致されている。そして、偏心し
た位置によって、ＴＱＦＰ・ＩＣ９Ａのプリント配線基
板４２への位置合わせが行われるようになっている。
吸着面の中心位置にＴＱＦＰ・ＩＣ９における樹脂封止
パッケージ本体２５の中心位置を一致させることによ
り、ＴＱＦＰ・ＩＣ９のプリント配線基板４２への位置
合わせが行われるように構成したが、本実施例２におい
ては、コレット５３の吸着面の中心位置にＴＱＦＰ・Ｉ
Ｃ９Ａにおける樹脂封止パッケージ本体２５Ａの中心位
置から偏心した位置が一致されている。そして、偏心し
た位置によって、ＴＱＦＰ・ＩＣ９Ａのプリント配線基
板４２への位置合わせが行われるようになっている。
【００４７】したがって、本実施例２は樹脂封止パッケ
ージ本体２５Ａの上面において対角位置にある２つのコ
ーナ部にそれぞれ正方形の浅い角錐穴形状の切欠部２６
Ａが形成されているが、これらの切欠部２６Ａは対称に
形成されておらず、大きさが相違している。すなわち、
各切欠部２６Ａにおける突き当て面５０Ａの間の中心位
置は樹脂封止パッケージ本体２５Ａの中心位置からずれ
た位置に配置されている。
ージ本体２５Ａの上面において対角位置にある２つのコ
ーナ部にそれぞれ正方形の浅い角錐穴形状の切欠部２６
Ａが形成されているが、これらの切欠部２６Ａは対称に
形成されておらず、大きさが相違している。すなわち、
各切欠部２６Ａにおける突き当て面５０Ａの間の中心位
置は樹脂封止パッケージ本体２５Ａの中心位置からずれ
た位置に配置されている。
【００４８】したがって、コレット５３のＴＱＦＰ・Ｉ
Ｃ９Ａの吸着時には、コレット５３の吸着面の中心が樹
脂封止パッケージ本体２５Ａの上面において中心からず
れた位置に配置されて、ＴＱＦＰ・ＩＣ９Ａがコレット
５３に吸着され、プリント配線基板４２に移載されるこ
とになる。
Ｃ９Ａの吸着時には、コレット５３の吸着面の中心が樹
脂封止パッケージ本体２５Ａの上面において中心からず
れた位置に配置されて、ＴＱＦＰ・ＩＣ９Ａがコレット
５３に吸着され、プリント配線基板４２に移載されるこ
とになる。
【００４９】図９は本発明の実施例３であるＴＱＦＰ・
ＩＣと実装機側のガイド爪とを示す一部切断正面図およ
び平面図である。
ＩＣと実装機側のガイド爪とを示す一部切断正面図およ
び平面図である。
【００５０】本実施例３は前記実施例１とは、ＴＱＦＰ
・ＩＣの樹脂封止パッケージ本体に形成する位置合わせ
部の構成が相違している。本実施例３における位置合わ
せ部は、樹脂封止パッケージ本体２５Ｂの対角位置にあ
る２つのコーナ部の側面に対角線上に外側方に突出する
突起部６０がそれぞれ一体形成されているものである。
これらに突き当てられる実装機側の一対のガイド爪５１
Ｂの先端面５２Ｂは前記樹脂封止パッケージ本体２５Ｂ
の突起部６０の先端の突き当て面５０Ｂに整合する形状
に形成されており、ＴＱＦＰ・ＩＣ９Ｂの位置合わせ作
業は前記実施例１で説明したものと同様にして行われ
る。
・ＩＣの樹脂封止パッケージ本体に形成する位置合わせ
部の構成が相違している。本実施例３における位置合わ
せ部は、樹脂封止パッケージ本体２５Ｂの対角位置にあ
る２つのコーナ部の側面に対角線上に外側方に突出する
突起部６０がそれぞれ一体形成されているものである。
これらに突き当てられる実装機側の一対のガイド爪５１
Ｂの先端面５２Ｂは前記樹脂封止パッケージ本体２５Ｂ
の突起部６０の先端の突き当て面５０Ｂに整合する形状
に形成されており、ＴＱＦＰ・ＩＣ９Ｂの位置合わせ作
業は前記実施例１で説明したものと同様にして行われ
る。
【００５１】図１０は本発明の実施例４であるＴＱＦＰ
・ＩＣと実装機側のガイド爪とを示す一部切断正面図お
よび平面図である。
・ＩＣと実装機側のガイド爪とを示す一部切断正面図お
よび平面図である。
【００５２】本実施例４は上記実施例１〜３とは位置合
わせ機構も相違する。すなわち、本実施例４はＴＱＦＰ
・ＩＣ９Ｃにおける樹脂封止パッケージ本体２５Ｃの対
角位置にある２つのコーナ部に、それぞれ上下方向に貫
通する透孔７０が形成されている。そして、実装機側の
位置合わせ機構部には上下に配置されている投光部７１
と受光部７２とが所定距離をおいて各一対設けられてい
る。
わせ機構も相違する。すなわち、本実施例４はＴＱＦＰ
・ＩＣ９Ｃにおける樹脂封止パッケージ本体２５Ｃの対
角位置にある２つのコーナ部に、それぞれ上下方向に貫
通する透孔７０が形成されている。そして、実装機側の
位置合わせ機構部には上下に配置されている投光部７１
と受光部７２とが所定距離をおいて各一対設けられてい
る。
【００５３】したがって、ＴＱＦＰ・ＩＣ９Ｃの位置合
わせ時は、実装機側の位置合わせ機構部の各投光部７１
から投光された光線がＴＱＦＰ・ＩＣ９Ｃの樹脂封止パ
ッケージ本体２５Ｃに形成されている各透孔７０を通過
してそれぞれの受光部７２に受光されることによってＩ
Ｃ２９Ｃの位置合わせが行われる。
わせ時は、実装機側の位置合わせ機構部の各投光部７１
から投光された光線がＴＱＦＰ・ＩＣ９Ｃの樹脂封止パ
ッケージ本体２５Ｃに形成されている各透孔７０を通過
してそれぞれの受光部７２に受光されることによってＩ
Ｃ２９Ｃの位置合わせが行われる。
【００５４】図１１は本発明の実施例５であるＴＱＦＰ
・ＩＣと実装機側のガイド爪とを示す一部切断正面図お
よび平面図である。
・ＩＣと実装機側のガイド爪とを示す一部切断正面図お
よび平面図である。
【００５５】前記実施例１〜４では位置合わせ部を樹脂
封止パッケージ本体に形成したが、本実施例５はリード
に形成したものである。すなわち、本実施例５は図１２
に示されているように、多連リードフレーム１１Ｄの各
単位リードフレーム１２Ｄにおいて、タブ１８の対角位
置にある２つのタブ吊りリード１７Ｄをダム部材１６よ
りも外側に延長することにより、図１２に示されている
ように、樹脂封止後に、樹脂封止パッケージ本体２５Ｄ
の対角位置にある２つのコーナ部の側面から対角線上を
外側方に位置決めリード８０を突出させたものである。
封止パッケージ本体に形成したが、本実施例５はリード
に形成したものである。すなわち、本実施例５は図１２
に示されているように、多連リードフレーム１１Ｄの各
単位リードフレーム１２Ｄにおいて、タブ１８の対角位
置にある２つのタブ吊りリード１７Ｄをダム部材１６よ
りも外側に延長することにより、図１２に示されている
ように、樹脂封止後に、樹脂封止パッケージ本体２５Ｄ
の対角位置にある２つのコーナ部の側面から対角線上を
外側方に位置決めリード８０を突出させたものである。
【００５６】実装機側にはこれらの位置決めリード８０
の突出先端の突き当て面５０Ｄに整合する先端面５２Ｄ
を備えた一対のガイド爪５１Ｄが設けられており、ＴＱ
ＦＰ・ＩＣ９Ｄの位置合わせ作業は、前記実施例１で説
明したものと同様にして行われる。
の突出先端の突き当て面５０Ｄに整合する先端面５２Ｄ
を備えた一対のガイド爪５１Ｄが設けられており、ＴＱ
ＦＰ・ＩＣ９Ｄの位置合わせ作業は、前記実施例１で説
明したものと同様にして行われる。
【００５７】以上本発明者によってなされた発明を実施
例に基づき具体的に説明したが、本発明は前記実施例に
限定されるものではなく、その要旨を逸脱しない範囲で
種々変更可能であることはいうまでもない。
例に基づき具体的に説明したが、本発明は前記実施例に
限定されるものではなく、その要旨を逸脱しない範囲で
種々変更可能であることはいうまでもない。
【００５８】パッケージ本体に複数個形成される位置合
わせ部は、パッケージ本体のコーナ部にそれぞれ形成す
るに限らず、パッケージ本体の各辺にそれぞれ形成する
ようにしてもよい。
わせ部は、パッケージ本体のコーナ部にそれぞれ形成す
るに限らず、パッケージ本体の各辺にそれぞれ形成する
ようにしてもよい。
【００５９】また、位置合わせ用の切欠部は正方形穴形
状に形成するに限らず、半円形の穴形状や、一部が切り
欠かれている角柱形状等でもよく、その形状は問わな
い。
状に形成するに限らず、半円形の穴形状や、一部が切り
欠かれている角柱形状等でもよく、その形状は問わな
い。
【００６０】以上の説明では主として本発明者によって
なされた発明をその背景となった利用分野であるＴＱＦ
Ｐ・ＩＣに適用した場合について説明したが、それに限
定されるものではなく、通常のＱＦＰ・ＩＣやＴＱＦＩ
・ＩＣ、ＱＦＩ・ＩＣ等の表面実装形パッケージを備え
ているＩＣ、その他の半導体装置全般に適用することが
できる。そして、特に小型で、リード間のピッチが狭
く、リードの本数が多い半導体装置に適用して有効であ
る。
なされた発明をその背景となった利用分野であるＴＱＦ
Ｐ・ＩＣに適用した場合について説明したが、それに限
定されるものではなく、通常のＱＦＰ・ＩＣやＴＱＦＩ
・ＩＣ、ＱＦＩ・ＩＣ等の表面実装形パッケージを備え
ているＩＣ、その他の半導体装置全般に適用することが
できる。そして、特に小型で、リード間のピッチが狭
く、リードの本数が多い半導体装置に適用して有効であ
る。
【００６１】また、上記では、本発明を半導体装置の実
装作業において説明したが、本発明は実装作業に限ら
ず、封止後の作業工程、例えばリードの切断工程や成形
工程など、位置決めを必要とする工程に適用することが
可能である。
装作業において説明したが、本発明は実装作業に限ら
ず、封止後の作業工程、例えばリードの切断工程や成形
工程など、位置決めを必要とする工程に適用することが
可能である。
【００６２】
【発明の効果】本願において開示される発明のうち代表
的なものによって得られる効果を簡単に説明すれば、次
の通りである。
的なものによって得られる効果を簡単に説明すれば、次
の通りである。
【００６３】封止後の作業時に位置合わせを行うための
位置合わせ部をパッケージに設けることによって、封止
後の工程、例えば切断工程、成形工程、あるいはプリン
ト配線基板への実装工程において、正確に、作業性よ
く、半導体装置の位置合わせを行うことができる。
位置合わせ部をパッケージに設けることによって、封止
後の工程、例えば切断工程、成形工程、あるいはプリン
ト配線基板への実装工程において、正確に、作業性よ
く、半導体装置の位置合わせを行うことができる。
【図１】本発明の一実施例であるＴＱＦＰ・ＩＣと実装
機側のガイド爪とを示す正面図および平面図である。
機側のガイド爪とを示す正面図および平面図である。
【図２】そのＴＱＦＰ・ＩＣの製造方法に使用される多
連リードフレームを示す一部省略平面図である。
連リードフレームを示す一部省略平面図である。
【図３】ペレットおよびワイヤ・ボンディング工程後を
示す一部省略平面図である。
示す一部省略平面図である。
【図４】樹脂封止パッケージ本体の成形工程を示す一部
省略縦断面図である。
省略縦断面図である。
【図５】樹脂封止パッケージ本体成形後の組立体を示す
一部省略一部切断平面図である。
一部省略一部切断平面図である。
【図６】本発明の一実施例であるＴＱＦＰ・ＩＣを示す
一部切断正面図および平面図である。
一部切断正面図および平面図である。
【図７】ＴＱＦＰ・ＩＣの実装状態を示す斜視図であ
る。
る。
【図８】本発明の実施例２であるＴＱＦＰ・ＩＣを示す
平面図である。
平面図である。
【図９】本発明の実施例３であるＴＱＦＰ・ＩＣと実装
機側のガイド爪とを示す一部切断正面図および平面図で
ある。
機側のガイド爪とを示す一部切断正面図および平面図で
ある。
【図１０】本発明の実施例４であるＴＱＦＰ・ＩＣと実
装機側のガイド爪とを示す一部切断正面図および平面図
である。
装機側のガイド爪とを示す一部切断正面図および平面図
である。
【図１１】本発明の実施例５であるＴＱＦＰ・ＩＣと実
装機側のガイド爪とを示す一部切断正面図および平面図
である。
装機側のガイド爪とを示す一部切断正面図および平面図
である。
【図１２】本発明の実施例５であるＴＱＦＰ・ＩＣの製
造方法に使用される多連リードフレームを示す一部省略
平面図である。
造方法に使用される多連リードフレームを示す一部省略
平面図である。
９、９Ａ、９Ｂ、９Ｃ、９Ｄ…ＴＱＦＰ・ＩＣ（半導体
装置）、１０…パッケージ、１１、１１Ｄ…多連リード
フレーム、１２、１２Ｄ…単位リードフレーム、１３…
外枠、１４…セクション枠、１５…ダム吊り部材、１６
…ダム部材、１６ａ…ダム、１７、１７Ｄ…タブ吊りリ
ード、１８…タブ、１９…リード、１９ａ…インナ部
（インナリード）、１９ｂ…アウタ部（アウタリー
ド）、２１…ボンディング層、２２…ペレット、２２ａ
…ボンディングパッド、２３…ワイヤ、２４…組立体、
２５、２５Ａ、２５Ｂ、２５Ｃ、２５Ｄ…樹脂封止パッ
ケージ本体、２６…位置合わせ用切欠部、２７…方向表
示マーク、２８…樹脂封止パッケージ本体成形後の組立
体、３０…トランスファ成形装置、３１…上型、３２…
下型、３３…キャビティー、３３ａ…上型キャビティー
凹部、３３ｂ…下型キャビティー凹部、３４…ポット、
３５…プランジャ、３６…カル、３７…ランナ、３８…
ゲート、３９…逃げ凹所、４０…位置合わせ用切欠部形
成用凸部、４１…レジン、４２…プリント配線基板、４
３…ランド、５０、５０Ａ、５０Ｂ、５０Ｄ…突き当て
面、５１、５１Ｂ、５１Ｄ…ガイド爪、５２、５２Ｂ、
５２Ｄ…先端面、５３…コレット、６０…突起部、７０
…透孔、７１…投光部、７２…受光部、８０…位置決め
リード。
装置）、１０…パッケージ、１１、１１Ｄ…多連リード
フレーム、１２、１２Ｄ…単位リードフレーム、１３…
外枠、１４…セクション枠、１５…ダム吊り部材、１６
…ダム部材、１６ａ…ダム、１７、１７Ｄ…タブ吊りリ
ード、１８…タブ、１９…リード、１９ａ…インナ部
（インナリード）、１９ｂ…アウタ部（アウタリー
ド）、２１…ボンディング層、２２…ペレット、２２ａ
…ボンディングパッド、２３…ワイヤ、２４…組立体、
２５、２５Ａ、２５Ｂ、２５Ｃ、２５Ｄ…樹脂封止パッ
ケージ本体、２６…位置合わせ用切欠部、２７…方向表
示マーク、２８…樹脂封止パッケージ本体成形後の組立
体、３０…トランスファ成形装置、３１…上型、３２…
下型、３３…キャビティー、３３ａ…上型キャビティー
凹部、３３ｂ…下型キャビティー凹部、３４…ポット、
３５…プランジャ、３６…カル、３７…ランナ、３８…
ゲート、３９…逃げ凹所、４０…位置合わせ用切欠部形
成用凸部、４１…レジン、４２…プリント配線基板、４
３…ランド、５０、５０Ａ、５０Ｂ、５０Ｄ…突き当て
面、５１、５１Ｂ、５１Ｄ…ガイド爪、５２、５２Ｂ、
５２Ｄ…先端面、５３…コレット、６０…突起部、７０
…透孔、７１…投光部、７２…受光部、８０…位置決め
リード。
Claims (5)
- 【請求項１】 電子回路が作り込まれている半導体ペレ
ットの各電極に電気的に接続されている複数本のリード
と、半導体ペレットおよびリードの一部を封止するパッ
ケージ本体とを備えているパッケージが設けられている
半導体装置において、 前記パッケージに封止後の作業時に位置合わせを行うた
めの位置合わせ部が設けられていることを特徴とする半
導体装置。 - 【請求項２】 前記位置合わせ部が、前記パッケージ本
体に形成されている切欠部であることを特徴とする請求
項１記載の半導体装置。 - 【請求項３】 前記位置合わせ部が、前記パッケージ本
体の側面に一体に突出形成されている突起部であること
を特徴とする請求項１記載の半導体装置。 - 【請求項４】 前記位置合わせ部が、前記パッケージ本
体に上下方向に貫通するように開設されている位置決め
孔であることを特徴とする請求項１記載の半導体装置。 - 【請求項５】 前記位置合わせ部が、前記半導体ペレッ
トの各電極に電気的に接続されている複数本のリードと
は別個に設けたリードであって、前記パッケージ本体の
側面から突出されているリードであることを特徴とする
請求項１記載の半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5061043A JPH06252291A (ja) | 1993-02-25 | 1993-02-25 | 半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5061043A JPH06252291A (ja) | 1993-02-25 | 1993-02-25 | 半導体装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH06252291A true JPH06252291A (ja) | 1994-09-09 |
Family
ID=13159827
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP5061043A Pending JPH06252291A (ja) | 1993-02-25 | 1993-02-25 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH06252291A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2014093411A (ja) * | 2012-11-02 | 2014-05-19 | Toshiba Corp | 半導体装置 |
-
1993
- 1993-02-25 JP JP5061043A patent/JPH06252291A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2014093411A (ja) * | 2012-11-02 | 2014-05-19 | Toshiba Corp | 半導体装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| USRE45931E1 (en) | Method of manufacturing a semiconductor device | |
| US6660558B1 (en) | Semiconductor package with molded flash | |
| US7456049B2 (en) | Method of fabricating lead frame and method of fabricating semiconductor device using the same, and lead frame and semiconductor device using the same | |
| JP4095827B2 (ja) | 半導体装置 | |
| CN1914719A (zh) | 倒装晶片四方扁平无引脚封装及其方法 | |
| US20140151865A1 (en) | Semiconductor device packages providing enhanced exposed toe fillets | |
| JP2003282809A (ja) | 半導体装置およびその製造方法 | |
| US6617200B2 (en) | System and method for fabricating a semiconductor device | |
| JPH05267555A (ja) | 半導体装置およびその製造方法並びにそれに使用されるリードフレームおよびその製造方法 | |
| JPH06252291A (ja) | 半導体装置 | |
| JP4031005B2 (ja) | 半導体装置の製造方法 | |
| JP2631520B2 (ja) | 樹脂封止パッケージの成形方法 | |
| JP3025093B2 (ja) | 半導体装置およびその実装構造体 | |
| JP2000012756A (ja) | 半導体装置およびその製造方法並びにそれを使用した実装構造体 | |
| JP3747991B2 (ja) | 半導体装置の製造方法 | |
| JPH0870082A (ja) | 半導体集積回路装置およびその製造方法ならびにリードフレーム | |
| JPH03276667A (ja) | 半導体装置 | |
| JPH01212453A (ja) | 半導体装置 | |
| JPH0794656A (ja) | 半導体装置およびその製造方法 | |
| JPH11195743A (ja) | 半導体装置およびその製造方法 | |
| JPH05114688A (ja) | 半導体装置およびその製造方法並びにそれに使用されるリードフレーム | |
| JPH088285A (ja) | 半導体装置 | |
| JPH088278A (ja) | 半導体装置の製造方法 | |
| JPH05102217A (ja) | 半導体装置およびその製造方法並びにそれに使用される成形装置 | |
| JPH11340400A (ja) | 半導体装置およびその製造方法並びにそれに使用されるリードフレーム |