JPH06244753A - 復調器 - Google Patents
復調器Info
- Publication number
- JPH06244753A JPH06244753A JP5047164A JP4716493A JPH06244753A JP H06244753 A JPH06244753 A JP H06244753A JP 5047164 A JP5047164 A JP 5047164A JP 4716493 A JP4716493 A JP 4716493A JP H06244753 A JPH06244753 A JP H06244753A
- Authority
- JP
- Japan
- Prior art keywords
- level
- output
- voltage
- signal
- clock component
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Cable Transmission Systems, Equalization Of Radio And Reduction Of Echo (AREA)
- Digital Transmission Methods That Use Modulated Carrier Waves (AREA)
- Superheterodyne Receivers (AREA)
Abstract
(57)【要約】
【目的】 本発明の目的は、クロック成分のレベルが低
下しても同期外れを生じることがない復調器を提供する
ことにある。 【構成】 入力信号をベースバンド信号に復調し、Ａ／
Ｄ変換器９，１０でディジタル信号に変換する復調器
に、抽出されたクロック成分のレベルを検出するレベル
検出器１６と、Ａ／Ｄ変換器の出力よりサンプリング信
号の最適タイミングからのずれを検出してＶＣＯ１３の
制御電圧を出力するアイ検出器１５と、レベル検出器１
６の検出結果に基づいてＰＬＬ回路を構成する位相比較
器１２の出力電圧とアイ検出器１５の出力電圧を切換え
てＶＣＯ１３の制御電圧とする制御電圧切換器１７とを
備え、クロック成分のレベルが所定以下のときに制御電
圧切換器１７がアイ検出器の出力電圧を選択するように
構成する。
下しても同期外れを生じることがない復調器を提供する
ことにある。 【構成】 入力信号をベースバンド信号に復調し、Ａ／
Ｄ変換器９，１０でディジタル信号に変換する復調器
に、抽出されたクロック成分のレベルを検出するレベル
検出器１６と、Ａ／Ｄ変換器の出力よりサンプリング信
号の最適タイミングからのずれを検出してＶＣＯ１３の
制御電圧を出力するアイ検出器１５と、レベル検出器１
６の検出結果に基づいてＰＬＬ回路を構成する位相比較
器１２の出力電圧とアイ検出器１５の出力電圧を切換え
てＶＣＯ１３の制御電圧とする制御電圧切換器１７とを
備え、クロック成分のレベルが所定以下のときに制御電
圧切換器１７がアイ検出器の出力電圧を選択するように
構成する。
Description
【０００１】
【産業上の利用分野】本発明は復調器に関し、特にディ
ジタル無線伝送方式に使用される復調器に関する。
ジタル無線伝送方式に使用される復調器に関する。
【０００２】
【従来の技術】従来、ディジタル無線伝送方式の復調器
として判定帰還形等化器を用いた復調器が提案されてい
る。図６はその提案されている復調器の一例を示すブロ
ック図である。同図において、信号入力端子ＩＮから入
力された変調波は２つに分岐され、一方は、局発入力端
子ＯＳ１から入力された第１再生搬送波と掛け算器１に
おいて掛け合わされる。また分岐された他方は、局発入
力端子ＯＳ２から入力されて第１再生搬送波に対し90°
の位相差を持つ第２再生搬送波と掛け算器２において掛
け合わされる。そして、掛け算器１，２の各出力信号
は、それぞれ低域通過ろ波器３，４を通されてそれぞれ
復調ベースバンド信号ａ，ｂとされる。この復調ベース
バンド信号ａ，ｂは増幅器５，６によって適当な振幅に
夫々増幅され、Ａ／Ｄ（アナログ／ディジタル）変換器
９，１０によってディジタル信号に変換される。更に、
このディジタル信号は判定帰還形等化器１４によってフ
ェージングによる波形歪が等化されて端子ＯＵＴ１，Ｏ
ＵＴ２に出力される。
として判定帰還形等化器を用いた復調器が提案されてい
る。図６はその提案されている復調器の一例を示すブロ
ック図である。同図において、信号入力端子ＩＮから入
力された変調波は２つに分岐され、一方は、局発入力端
子ＯＳ１から入力された第１再生搬送波と掛け算器１に
おいて掛け合わされる。また分岐された他方は、局発入
力端子ＯＳ２から入力されて第１再生搬送波に対し90°
の位相差を持つ第２再生搬送波と掛け算器２において掛
け合わされる。そして、掛け算器１，２の各出力信号
は、それぞれ低域通過ろ波器３，４を通されてそれぞれ
復調ベースバンド信号ａ，ｂとされる。この復調ベース
バンド信号ａ，ｂは増幅器５，６によって適当な振幅に
夫々増幅され、Ａ／Ｄ（アナログ／ディジタル）変換器
９，１０によってディジタル信号に変換される。更に、
このディジタル信号は判定帰還形等化器１４によってフ
ェージングによる波形歪が等化されて端子ＯＵＴ１，Ｏ
ＵＴ２に出力される。
【０００３】また、増幅器５，６の各出力は非線形回路
７，８を通された後に合成され、かつ帯域通過ろ波器１
１を通されてクロック成分が抽出される。このクロック
成分は位相比較器１２に入力され、ここでＶＣＯ（電圧
制御発振器）１３の出力と比較される。そして、この比
較結果によりＶＣＯ１３は制御されてその出力がクロッ
ク成分と同期され、その出力を前記Ａ／Ｄ変換器９，１
０に出力する。Ａ／Ｄ変換器９，１０は、このＶＣＯ１
３の出力をサンプリング信号としてベースバンド信号を
サンプリングし、ディジタルデータとして出力する。
７，８を通された後に合成され、かつ帯域通過ろ波器１
１を通されてクロック成分が抽出される。このクロック
成分は位相比較器１２に入力され、ここでＶＣＯ（電圧
制御発振器）１３の出力と比較される。そして、この比
較結果によりＶＣＯ１３は制御されてその出力がクロッ
ク成分と同期され、その出力を前記Ａ／Ｄ変換器９，１
０に出力する。Ａ／Ｄ変換器９，１０は、このＶＣＯ１
３の出力をサンプリング信号としてベースバンド信号を
サンプリングし、ディジタルデータとして出力する。
【０００４】
【発明が解決しようとする課題】このように、提案され
ている復調器では、クロック同期が外れている場合で
も、クロック成分が所定のレベルで得られれば、位相比
較器１２とＶＣＯ１３からなるＰＬＬ回路によって同期
を確立することができる。しかしながら、図２に示すよ
うに、フェージングのノッチ周波数が搬送周波数からｆ
0 ／２〔ＨZ 〕（ｆ0 は変調速度）離れた場合に、ベー
スバンド信号より抽出されるクロック成分のレベルが低
下されるため、ＰＬＬ回路における同期が確立できなく
なり、判定帰還形等化器１４に等化能力に余裕があるに
もかかわらずクロック同期外れが発生するという問題が
ある。このため、従来の復調器のシグニチャは図３
（ａ）に示すように±ｆ0 ／２〔ＨZ 〕において劣化が
生じたものとなっている。本発明の目的は、クロック成
分のレベルが低下しても同期外れを生じることがない復
調器を提供することにある。
ている復調器では、クロック同期が外れている場合で
も、クロック成分が所定のレベルで得られれば、位相比
較器１２とＶＣＯ１３からなるＰＬＬ回路によって同期
を確立することができる。しかしながら、図２に示すよ
うに、フェージングのノッチ周波数が搬送周波数からｆ
0 ／２〔ＨZ 〕（ｆ0 は変調速度）離れた場合に、ベー
スバンド信号より抽出されるクロック成分のレベルが低
下されるため、ＰＬＬ回路における同期が確立できなく
なり、判定帰還形等化器１４に等化能力に余裕があるに
もかかわらずクロック同期外れが発生するという問題が
ある。このため、従来の復調器のシグニチャは図３
（ａ）に示すように±ｆ0 ／２〔ＨZ 〕において劣化が
生じたものとなっている。本発明の目的は、クロック成
分のレベルが低下しても同期外れを生じることがない復
調器を提供することにある。
【０００５】
【課題を解決するための手段】本発明は、従来提案され
ている復調器に、抽出されたクロック成分のレベルを検
出するレベル検出器と、Ａ／Ｄ変換器の出力よりサンプ
リング信号の最適タイミングからのずれを検出しこの検
出結果に基づいてＶＣＯの発振周波数を制御する電圧を
出力するアイ検出器と、レベル検出器の検出結果に基づ
いて位相比較器の出力電圧とアイ検出器の出力電圧を切
換えてＶＣＯの制御電圧とする制御電圧切換器とを備え
ており、かつ制御電圧切換器は、クロック成分のレベル
が所定以上のときに位相比較器の出力電圧を選択し、ク
ロック成分のレベルが所定以下のときにアイ検出器の出
力電圧を選択するように構成する。この復調器は、Ａ／
Ｄ変換器の出力を等化する判定帰還形等化器を有する。
また、入力信号を二分岐し、それぞれを９０°位相差の
ある再生搬送波で個別に復調して復調ベースバンド信号
を得るとともに、各ベースバンド信号をそれぞれ非線形
回路を通した上で合成し、合成信号を帯域通過ろ波器を
通してクロック成分を抽出する。
ている復調器に、抽出されたクロック成分のレベルを検
出するレベル検出器と、Ａ／Ｄ変換器の出力よりサンプ
リング信号の最適タイミングからのずれを検出しこの検
出結果に基づいてＶＣＯの発振周波数を制御する電圧を
出力するアイ検出器と、レベル検出器の検出結果に基づ
いて位相比較器の出力電圧とアイ検出器の出力電圧を切
換えてＶＣＯの制御電圧とする制御電圧切換器とを備え
ており、かつ制御電圧切換器は、クロック成分のレベル
が所定以上のときに位相比較器の出力電圧を選択し、ク
ロック成分のレベルが所定以下のときにアイ検出器の出
力電圧を選択するように構成する。この復調器は、Ａ／
Ｄ変換器の出力を等化する判定帰還形等化器を有する。
また、入力信号を二分岐し、それぞれを９０°位相差の
ある再生搬送波で個別に復調して復調ベースバンド信号
を得るとともに、各ベースバンド信号をそれぞれ非線形
回路を通した上で合成し、合成信号を帯域通過ろ波器を
通してクロック成分を抽出する。
【０００６】
【実施例】次に、本発明について図面を参照して説明す
る。図１は本発明の復調器の一実施例を示すブロック図
である。同図において従来構成と同一部分には同一符号
を付してある。即ち、信号入力端子ＩＮから入力された
変調波は２つに分岐され、一方は、局発入力端子ＯＳ１
から入力された第１再生搬送波と掛け算器１において掛
け合わされる。また分岐された他方は、局発入力端子Ｏ
Ｓ２から入力されて第１再生搬送波に対し90°の位相差
を持つ第２再生搬送波と掛け算器２において掛け合わさ
れる。そして、掛け算器１，２の各出力信号は、それぞ
れ低域通過ろ波器３，４を通されてそれぞれ復調ベース
バンド信号ａ，ｂとされる。この復調ベースバンド信号
ａ，ｂは増幅器５，６によって適当な振幅に夫々増幅さ
れ、Ａ／Ｄ変換器９，１０によってディジタル信号に変
換される。更に、このディジタル信号は判定帰還形等化
器１４によってフェージングによる波形歪が等化されて
端子ＯＵＴ１，ＯＵＴ２に出力される。ここで、前記Ａ
／Ｄ変換器９，１０の出力間にはアイ検出器１５を介挿
しており、各Ａ／Ｄ変換器９，１０からのディジタル信
号に基づいてアイ検出器１５から制御信号を出力するよ
うに構成されている。
る。図１は本発明の復調器の一実施例を示すブロック図
である。同図において従来構成と同一部分には同一符号
を付してある。即ち、信号入力端子ＩＮから入力された
変調波は２つに分岐され、一方は、局発入力端子ＯＳ１
から入力された第１再生搬送波と掛け算器１において掛
け合わされる。また分岐された他方は、局発入力端子Ｏ
Ｓ２から入力されて第１再生搬送波に対し90°の位相差
を持つ第２再生搬送波と掛け算器２において掛け合わさ
れる。そして、掛け算器１，２の各出力信号は、それぞ
れ低域通過ろ波器３，４を通されてそれぞれ復調ベース
バンド信号ａ，ｂとされる。この復調ベースバンド信号
ａ，ｂは増幅器５，６によって適当な振幅に夫々増幅さ
れ、Ａ／Ｄ変換器９，１０によってディジタル信号に変
換される。更に、このディジタル信号は判定帰還形等化
器１４によってフェージングによる波形歪が等化されて
端子ＯＵＴ１，ＯＵＴ２に出力される。ここで、前記Ａ
／Ｄ変換器９，１０の出力間にはアイ検出器１５を介挿
しており、各Ａ／Ｄ変換器９，１０からのディジタル信
号に基づいてアイ検出器１５から制御信号を出力するよ
うに構成されている。
【０００７】また、増幅器５，６の各出力は非線形回路
７，８を通された後に合成され、かつ帯域通過ろ波器１
１を通されてクロック成分が抽出される。このクロック
成分は位相比較器１２に入力され、ここでＶＣＯ１３の
出力と比較されるが、ここではレベル検出器１６と制御
電圧切換器１７を設けており、レベル検出器１６により
クロック成分のレベルが検出され、かつこの検出された
クロック成分のレベルに応じて制御電圧切換器１７を切
換え動作させている。この制御電圧切換器１７の切換動
作により、ＶＣＯ１３の制御電圧は位相比較器１２の出
力電圧、或いはアイ検出器１５の出力電圧が選択され
る。なお、制御電圧切換器１７は、クロック成分のレベ
ルが所定レベル以上のときには、ＶＣＯ１３の制御電圧
として位相比較器１２の出力電圧を選択し、クロック成
分のレベルが所定レベル以下のときにアイ検出器１５の
出力電圧を選択するうよに構成されている。
７，８を通された後に合成され、かつ帯域通過ろ波器１
１を通されてクロック成分が抽出される。このクロック
成分は位相比較器１２に入力され、ここでＶＣＯ１３の
出力と比較されるが、ここではレベル検出器１６と制御
電圧切換器１７を設けており、レベル検出器１６により
クロック成分のレベルが検出され、かつこの検出された
クロック成分のレベルに応じて制御電圧切換器１７を切
換え動作させている。この制御電圧切換器１７の切換動
作により、ＶＣＯ１３の制御電圧は位相比較器１２の出
力電圧、或いはアイ検出器１５の出力電圧が選択され
る。なお、制御電圧切換器１７は、クロック成分のレベ
ルが所定レベル以上のときには、ＶＣＯ１３の制御電圧
として位相比較器１２の出力電圧を選択し、クロック成
分のレベルが所定レベル以下のときにアイ検出器１５の
出力電圧を選択するうよに構成されている。
【０００８】この構成によれば、帯域通過ろ波器１１を
通して抽出されたクロック成分のレベルをレベル検出器
１６で検出し、そのレベルが所定レベル以上のときに
は、制御電圧切換器１７がＶＣＯ１３の発振制御信号と
して位相比較器１２の出力を選択する。これにより、Ｖ
ＣＯ１３の発振周波数は抽出されたクロック成分に対し
て、位相比較器１２及びＶＣＯ１３からなるＰＬＬ回路
によって同期される。この場合にはクロック同期が完全
に外れた状態から同期を確立することができる。
通して抽出されたクロック成分のレベルをレベル検出器
１６で検出し、そのレベルが所定レベル以上のときに
は、制御電圧切換器１７がＶＣＯ１３の発振制御信号と
して位相比較器１２の出力を選択する。これにより、Ｖ
ＣＯ１３の発振周波数は抽出されたクロック成分に対し
て、位相比較器１２及びＶＣＯ１３からなるＰＬＬ回路
によって同期される。この場合にはクロック同期が完全
に外れた状態から同期を確立することができる。
【０００９】一方、レベル検出器１６がクロック成分の
レベルが所定レベル以下を検出したときには、制御電圧
切換器１７がＶＣＯ１３の発振制御信号としてアイ検出
器１５の出力を選択する。即ち、Ａ／Ｄ変換器９，１０
がＶＣＯ１３の出力をサンプリング信号として復調ベー
スバンド信号をサンプリングし、複数ビットからなる２
進符号の軟判定信号であるディジタルデータに変換し、
ディジタル信号としてアイ検出器１５に出力する。この
ディジタル信号はサンプリング信号によってＬＳＢが順
次変化する種々な値を取る。そこでアイ検出器１５はデ
ィジタル信号のそれぞれのデータ値がサンプリング信号
による識別タイミングが最適であったときに得られるデ
ータ値つまり収束点との差に応じてＶＣＯ１３を制御す
ることによりクロック同期を得る。
レベルが所定レベル以下を検出したときには、制御電圧
切換器１７がＶＣＯ１３の発振制御信号としてアイ検出
器１５の出力を選択する。即ち、Ａ／Ｄ変換器９，１０
がＶＣＯ１３の出力をサンプリング信号として復調ベー
スバンド信号をサンプリングし、複数ビットからなる２
進符号の軟判定信号であるディジタルデータに変換し、
ディジタル信号としてアイ検出器１５に出力する。この
ディジタル信号はサンプリング信号によってＬＳＢが順
次変化する種々な値を取る。そこでアイ検出器１５はデ
ィジタル信号のそれぞれのデータ値がサンプリング信号
による識別タイミングが最適であったときに得られるデ
ータ値つまり収束点との差に応じてＶＣＯ１３を制御す
ることによりクロック同期を得る。
【００１０】この時のアイ検出器の動作を２相ＰＳＫの
場合について説明する。図４は２相ＰＳＫ波の場合のベ
ースバンド信号を表しており、ここでは復調ベースバン
ド信号は何らかの帯域制限を受けたものとし、同図にお
けるｍ１〜ｍ４で示されるような波形を含むものとす
る。ｍ１〜ｍ４の波形を含む復調ベースバンド信号ｍを
ディジタル信号に変換するために、Ｌ１，Ｌ２及びＬ３
を基準レベルとしてサンプリングし、その結果得られる
出力ディジタル信号をＸ１，Ｘ２とすれば、ベースバン
ド信号ｍとディジタル信号Ｘ１，Ｘ２の関係は表１のよ
うになる。
場合について説明する。図４は２相ＰＳＫ波の場合のベ
ースバンド信号を表しており、ここでは復調ベースバン
ド信号は何らかの帯域制限を受けたものとし、同図にお
けるｍ１〜ｍ４で示されるような波形を含むものとす
る。ｍ１〜ｍ４の波形を含む復調ベースバンド信号ｍを
ディジタル信号に変換するために、Ｌ１，Ｌ２及びＬ３
を基準レベルとしてサンプリングし、その結果得られる
出力ディジタル信号をＸ１，Ｘ２とすれば、ベースバン
ド信号ｍとディジタル信号Ｘ１，Ｘ２の関係は表１のよ
うになる。
【００１１】
【表１】
【００１２】また、図４におけるＴ-1，Ｔ0 ，Ｔ1 はそ
れぞれ１ビット前，現在，及び１ビット後の最適サンプ
リング点を表しており、今、信号ｍ１〜ｍ４がサンプリ
ング点Ｔ-1〜Ｔ1 でサンプリングされれば復調ベースバ
ンド信号の位置（Ａ-1，ａ-1，Ｂ0 ，ｂ0 ，Ｃ1 ，
ｃ1 ）を判別している位置判別信号Ｘ２は、“１”ある
いは“０”が等確率で出力される。しかしながら、＋Δ
ｔあるいは−Δｔのタイミングでサンプリングされたと
きには位置判別信号Ｘ２の出力は表２のようになる。
れぞれ１ビット前，現在，及び１ビット後の最適サンプ
リング点を表しており、今、信号ｍ１〜ｍ４がサンプリ
ング点Ｔ-1〜Ｔ1 でサンプリングされれば復調ベースバ
ンド信号の位置（Ａ-1，ａ-1，Ｂ0 ，ｂ0 ，Ｃ1 ，
ｃ1 ）を判別している位置判別信号Ｘ２は、“１”ある
いは“０”が等確率で出力される。しかしながら、＋Δ
ｔあるいは−Δｔのタイミングでサンプリングされたと
きには位置判別信号Ｘ２の出力は表２のようになる。
【００１３】
【表２】
【００１４】表２より、位置判別信号Ｘ２は、波形ｍ１
〜ｍ２、即ち点Ｔ0 での微係数の極性が正である復調ベ
ースバンド信号の場合、サンプリング点が＋Δｔになっ
たとき常に“１”、反対に−Δｔになったとき常に
“０”となる。一方、波形ｍ３〜ｍ４、即ち点Ｔ0 での
微係数の極性が負である復調ベースバンド信号の場合に
は、ｍ１〜ｍ２と逆極性のＸ２を得るのでＸ２の極性を
逆にしてやれば、ｍ１〜ｍ４の波形においてサンプリン
グ点が＋ΔｔのときＸ２は常に“１”となり、−Δｔの
とき常に“０”となる。このように、復調ベースバンド
信号のサンプリング点Ｔ0 での微係数の極性を判別し、
その結果でＸ２を論理操作すれば、その出力はサンプリ
ング点のずれが＋Δｔか−Δｔかを検出することがで
き、誤差信号ＡＰＣとなる。
〜ｍ２、即ち点Ｔ0 での微係数の極性が正である復調ベ
ースバンド信号の場合、サンプリング点が＋Δｔになっ
たとき常に“１”、反対に−Δｔになったとき常に
“０”となる。一方、波形ｍ３〜ｍ４、即ち点Ｔ0 での
微係数の極性が負である復調ベースバンド信号の場合に
は、ｍ１〜ｍ２と逆極性のＸ２を得るのでＸ２の極性を
逆にしてやれば、ｍ１〜ｍ４の波形においてサンプリン
グ点が＋ΔｔのときＸ２は常に“１”となり、−Δｔの
とき常に“０”となる。このように、復調ベースバンド
信号のサンプリング点Ｔ0 での微係数の極性を判別し、
その結果でＸ２を論理操作すれば、その出力はサンプリ
ング点のずれが＋Δｔか−Δｔかを検出することがで
き、誤差信号ＡＰＣとなる。
【００１５】このような動作を実現する実際のアイ検出
回路の一例を図５に示す。同図において、２１〜２３は
フリップフロップ、２４，２５は排他的論理和回路、２
６は論理積回路であり、Ｘ１，Ｘ２及びクロックＣＬＫ
からＡＰＣを得ることができる。このようにアイ検出器
を用いた同期回路の場合、アイが開いていれば復調ベー
スバンド信号に含まれるクロック成分のレベルに関係な
くクロック同期を得ることができるが、サンプリングタ
イミングがアイの収束点から大きく離れている場合には
引き込みが遅いあるいは同期が困難となる。
回路の一例を図５に示す。同図において、２１〜２３は
フリップフロップ、２４，２５は排他的論理和回路、２
６は論理積回路であり、Ｘ１，Ｘ２及びクロックＣＬＫ
からＡＰＣを得ることができる。このようにアイ検出器
を用いた同期回路の場合、アイが開いていれば復調ベー
スバンド信号に含まれるクロック成分のレベルに関係な
くクロック同期を得ることができるが、サンプリングタ
イミングがアイの収束点から大きく離れている場合には
引き込みが遅いあるいは同期が困難となる。
【００１６】以上のように、図１の復調器では、フェ−
ジングがない場合、帯域通過ろ波器１１から出力される
クロック成分は同期に十分なレベルがある。この時には
レベル検出器１６がクロック成分のレベルを検出し、検
出結果に基づく制御電圧切換信号により制御電圧切換器
１７を制御し、ＶＣＯ１３の発振制御信号として位相比
較器１２の出力を選択する。これによりクロック同期が
完全に外れた状態からも同期を得ることが可能である。
ジングがない場合、帯域通過ろ波器１１から出力される
クロック成分は同期に十分なレベルがある。この時には
レベル検出器１６がクロック成分のレベルを検出し、検
出結果に基づく制御電圧切換信号により制御電圧切換器
１７を制御し、ＶＣＯ１３の発振制御信号として位相比
較器１２の出力を選択する。これによりクロック同期が
完全に外れた状態からも同期を得ることが可能である。
【００１７】一方、図２に示したように、フェ−ジング
によりノッチがｆ0 ／２〔ＨZ 〕付近に来た場合、復調
ベースバンド信号中のクロック成分が減少するため、帯
域通過ろ波器１１から出力されるクロック成分のレベル
が低下され、位相比較器１２の出力によるＶＣＯ１３の
制御が困難となる。この時レベル検出器１６がクロック
成分のレベル低下を検出し、制御電圧切換器１７を制御
してＶＣＯ１３の発振制御信号としてアイ検出器１５の
出力を選択する。この場合アイが開いていれば復調ベー
スバンド信号に含まれるクロック成分のレベルに関係な
くクロック同期を得ることができる。したがって、復調
ベースバンド信号中のクロック成分が減少してもクロッ
ク同期を保つことができる。これにより、図１の復調器
のシグニチャは図３（ｂ）に示すように±ｆ0 ／２〔Ｈ
Z 〕での劣化がない、著しく改善されたものとなる。
によりノッチがｆ0 ／２〔ＨZ 〕付近に来た場合、復調
ベースバンド信号中のクロック成分が減少するため、帯
域通過ろ波器１１から出力されるクロック成分のレベル
が低下され、位相比較器１２の出力によるＶＣＯ１３の
制御が困難となる。この時レベル検出器１６がクロック
成分のレベル低下を検出し、制御電圧切換器１７を制御
してＶＣＯ１３の発振制御信号としてアイ検出器１５の
出力を選択する。この場合アイが開いていれば復調ベー
スバンド信号に含まれるクロック成分のレベルに関係な
くクロック同期を得ることができる。したがって、復調
ベースバンド信号中のクロック成分が減少してもクロッ
ク同期を保つことができる。これにより、図１の復調器
のシグニチャは図３（ｂ）に示すように±ｆ0 ／２〔Ｈ
Z 〕での劣化がない、著しく改善されたものとなる。
【００１８】
【発明の効果】以上説明したように本発明によれば、ベ
ースバンド信号から抽出されるクロック成分のレベルが
高い場合には、ＰＬＬ回路により得られる制御電圧によ
りＶＣＯを動作させ、クロック成分のレベルが低下され
た場合にはアイ検出器から得られる制御電圧によりＶＣ
Ｏを動作させることにより、フェージングによりベース
バンド信号のクロック成分のレベルが低下された場合で
も同期外れを起こさないという効果を有する。
ースバンド信号から抽出されるクロック成分のレベルが
高い場合には、ＰＬＬ回路により得られる制御電圧によ
りＶＣＯを動作させ、クロック成分のレベルが低下され
た場合にはアイ検出器から得られる制御電圧によりＶＣ
Ｏを動作させることにより、フェージングによりベース
バンド信号のクロック成分のレベルが低下された場合で
も同期外れを起こさないという効果を有する。
【図１】本発明の復調器の一実施例のブロック回路図で
ある。
ある。
【図２】変調スペクトラムと抽出クロック成分を示す図
である。
である。
【図３】従来及び本発明の各復調器のシグニチャを示す
図である。
図である。
【図４】アイ検出器の原理を説明する図である。
【図５】アイ検出器の一例を示す回路図である。
【図６】従来の復調器の一例を示すブロック回路図であ
る。
る。
１，２ 掛算器 ３，４ 低域ろ波器 ５，６ 増幅器 ７，８ 非線形回路 ９，１０ Ａ／Ｄ変換器 １１ 帯域通過ろ波器 １２ 位相比較器 １３ 電圧制御発振器（ＶＣＯ） １４ 判定帰還形等化器 １５ アイ検出器 １６ レベル検出器 １７ 制御電圧切換器
Claims (3)
- 【請求項１】 入力信号を再生搬送波により復調して復
調ベースバンド信号を得るとともに、このベースバンド
信号をアナログ／ディジタル変換器でディジタル信号に
変換し、かつ前記ベースバンド信号を非線形処理した上
でクロック成分を抽出し、このクロック成分の位相と電
圧制御発振器の出力位相とを位相比較器において比較
し、この比較結果に基づいて前記電圧制御発振器の発振
周波数を制御してその出力を前記アナログ／ディジタル
変換器のサンプリング信号とする復調器において、前記
クロック成分のレベルを検出するレベル検出器と、前記
アナログ／ディジタル変換器の出力より前記サンプリン
グ信号の最適タイミングからのずれを検出しこの検出結
果に基づいて前記電圧制御発振器の発振周波数を制御す
る電圧を出力するアイ検出器と、前記レベル検出器の検
出結果に基づいて前記位相比較器の出力電圧と前記アイ
検出器の出力電圧を切換えて前記電圧制御発振器の制御
電圧とする制御電圧切換器とを備え、前記制御電圧切換
器は、クロック成分のレベルが所定以上のときに位相比
較器の出力電圧を選択し、クロック成分のレベルが所定
以下のときにアイ検出器の出力電圧を選択するように構
成したことを特徴とする復調器。 - 【請求項２】 アナログ／ディジタル変換器の出力を等
化する判定帰還形等化器を有する請求項１の復調器。 - 【請求項３】 入力信号を二分岐し、それぞれを９０°
位相差のある再生搬送波で個別に復調して復調ベースバ
ンド信号を得るとともに、各ベースバンド信号をそれぞ
れ非線形回路を通した上で合成し、合成信号を帯域通過
ろ波器を通してクロック成分を抽出する請求項１又は２
の復調器。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5047164A JPH0828753B2 (ja) | 1993-02-15 | 1993-02-15 | 復調器 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5047164A JPH0828753B2 (ja) | 1993-02-15 | 1993-02-15 | 復調器 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH06244753A true JPH06244753A (ja) | 1994-09-02 |
| JPH0828753B2 JPH0828753B2 (ja) | 1996-03-21 |
Family
ID=12767437
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP5047164A Expired - Lifetime JPH0828753B2 (ja) | 1993-02-15 | 1993-02-15 | 復調器 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0828753B2 (ja) |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH03104456A (ja) * | 1989-09-19 | 1991-05-01 | Ricoh Co Ltd | 強制同期方式 |
| JPH04298142A (ja) * | 1991-03-26 | 1992-10-21 | Nec Corp | クロック同期回路 |
-
1993
- 1993-02-15 JP JP5047164A patent/JPH0828753B2/ja not_active Expired - Lifetime
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH03104456A (ja) * | 1989-09-19 | 1991-05-01 | Ricoh Co Ltd | 強制同期方式 |
| JPH04298142A (ja) * | 1991-03-26 | 1992-10-21 | Nec Corp | クロック同期回路 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0828753B2 (ja) | 1996-03-21 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3728573B2 (ja) | 復調装置 | |
| JPH0787145A (ja) | Ａｆｃ回路 | |
| JP3404228B2 (ja) | クロック位相検出回路 | |
| JPH06177927A (ja) | Ｄｑｐｓｋ遅延検波回路 | |
| JPH06244753A (ja) | 復調器 | |
| JP3267657B2 (ja) | ディジタル通信における復調方式 | |
| JPH05183593A (ja) | 遅延検波回路 | |
| US7457375B2 (en) | Timing extractor, timing extraction method, and demodulator having the timing extractor | |
| JP2570126B2 (ja) | 復調装置 | |
| JPH0583317A (ja) | デイジタル位相変調信号復調回路 | |
| JP2696948B2 (ja) | 搬送波再生回路 | |
| JPH0897874A (ja) | オフセットｑｐｓｋ復調器 | |
| JPH0870332A (ja) | クロック再生装置 | |
| JP2795761B2 (ja) | Ｍｓｋ信号復調回路 | |
| JP3518429B2 (ja) | デジタルｐｌｌ装置およびシンボル同期装置 | |
| JP2975390B2 (ja) | 多値数可変変復調器 | |
| GB2213663A (en) | Data demodulator carrier phase locking | |
| JPH0998198A (ja) | ディジタル信号復調装置 | |
| JP2874450B2 (ja) | 復調器 | |
| JP2658877B2 (ja) | 復調装置 | |
| JPH066397A (ja) | 遅延検波器 | |
| JP4101777B2 (ja) | タイミング同期回路 | |
| JPH02206263A (ja) | 遅延検波回路 | |
| JPH07212423A (ja) | データ受信装置 | |
| JPH06291791A (ja) | 位相変調波信号の復調装置 |