JP3728573B2 - 復調装置 - Google Patents
復調装置 Download PDFInfo
- Publication number
- JP3728573B2 JP3728573B2 JP11463597A JP11463597A JP3728573B2 JP 3728573 B2 JP3728573 B2 JP 3728573B2 JP 11463597 A JP11463597 A JP 11463597A JP 11463597 A JP11463597 A JP 11463597A JP 3728573 B2 JP3728573 B2 JP 3728573B2
- Authority
- JP
- Japan
- Prior art keywords
- equalizer
- phase
- signal
- tap
- unit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 238000001514 detection method Methods 0.000 claims description 36
- 230000010355 oscillation Effects 0.000 claims description 11
- 230000001360 synchronised effect Effects 0.000 claims description 11
- 238000010586 diagram Methods 0.000 description 28
- 238000000034 method Methods 0.000 description 5
- 230000008569 process Effects 0.000 description 5
- 238000011084 recovery Methods 0.000 description 5
- 230000005540 biological transmission Effects 0.000 description 4
- 230000008901 benefit Effects 0.000 description 2
- 230000008859 change Effects 0.000 description 2
- 230000006835 compression Effects 0.000 description 1
- 238000007906 compression Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000006870 function Effects 0.000 description 1
- 238000012544 monitoring process Methods 0.000 description 1
- 230000004044 response Effects 0.000 description 1
- 238000007493 shaping process Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L27/00—Modulated-carrier systems
- H04L27/32—Carrier systems characterised by combinations of two or more of the types covered by groups H04L27/02, H04L27/10, H04L27/18 or H04L27/26
- H04L27/34—Amplitude- and phase-modulated carrier systems, e.g. quadrature-amplitude modulated carrier systems
- H04L27/38—Demodulator circuits; Receiver circuits
- H04L27/3845—Demodulator circuits; Receiver circuits using non - coherent demodulation, i.e. not using a phase synchronous carrier
- H04L27/3854—Demodulator circuits; Receiver circuits using non - coherent demodulation, i.e. not using a phase synchronous carrier using a non - coherent carrier, including systems with baseband correction for phase or frequency offset
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L27/00—Modulated-carrier systems
- H04L27/18—Phase-modulated carrier systems, i.e. using phase-shift keying
- H04L27/22—Demodulator circuits; Receiver circuits
- H04L27/233—Demodulator circuits; Receiver circuits using non-coherent demodulation
- H04L27/2332—Demodulator circuits; Receiver circuits using non-coherent demodulation using a non-coherent carrier
Landscapes
- Engineering & Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Digital Transmission Methods That Use Modulated Carrier Waves (AREA)
- Cable Transmission Systems, Equalization Of Radio And Reduction Of Echo (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は、直交変調信号を固定周波数の局部発振器の出力信号で検波する準同期検波部を含む復調装置に関する。
直交変調信号を復調する復調装置は、ディジタル処理を行う部分を多くした構成が採用されており、従って、準同期検波方式を適用する構成が一般化されている。又送信側の装置のコストダウンを図る為に、比較的安価な構成の局部発振器を使用することにより、発振周波数の変動が生じる。そこで、受信側の復調装置としては、このような周波数の変動に対しても、構成を複雑化することなく、且つコストアップすることなく、容易に追従して復調できる構成であることが要望されている。
【０００２】
【従来の技術】
図９は従来例のアナログ搬送波再生による復調装置の説明図であり、１０１は入力端子、１０２は直交同期検波を行う同期検波部、１０３は電圧制御局部発振器（ＬＶＣＯ）、１０４，１０５はロールオフ波形成形を行うバンドパスフィルタ、１０６，１０７はＡＤ変換器（Ａ／Ｄ）、１０８はクロック信号を出力する電圧制御クロック発生器（ＣＶＣＯ）、１０９はトランスバーサル型の等化器、１１０は制御部、１１１，１１２はローパスフィルタ、１１３，１１４は直交したＩチャネルとＱチャネルとの出力端子である。
【０００３】
同期検波部１０２は、電圧制御局部発振器１０３の出力信号により、入力端子１０１に入力された直交変調信号を同期検波して、直交したＩチャネルとＱチャネルとの検波出力信号をバンドパスフィルタ１０４，１０５を介してＡＤ変換器１０６，１０７に入力し、電圧制御クロック発生器１０８からのクロック信号によりサンプリングしてディジタル信号に変換し、等化器１０９に入力する。この等化器１０９はトランスバーサル型自動等化器であり、等化判定出力信号のＩ，Ｑチャネル信号は出力端子１１３，１１４から後段の装置へ出力される。
【０００４】
又制御部１１０は、等化判定出力信号（ベースバンド信号）を基に、直交変調信号の搬送波と再生搬送波との位相差を算出し、ローパスフィルタ１１１を介して電圧制御局部発振器１０３に位相差に対応した制御電圧を加え、電圧制御局部発振器１０３の出力信号位相、即ち、入力端子１０１に入力された直交変調信号の搬送波位相に同期するように再生搬送波位相を制御する。又ローパスフィルタ１１２を介して電圧制御クロック発生器１０８に制御電圧を加えて、ＡＤ変換器１０６，１０７に加えるクロック信号の位相をシンボル位相に同期するように制御する。
【０００５】
このアナログ搬送再生による復調装置に於いては、搬送波再生のループが、バンドパスフィルタ１０４，１０５、ＡＤ変換器１０６，１０７、等化器１０９、制御部１１０、ローパスフィルタ１１１を含むことにより、遅延時間が大きくなるから、入力直交変調信号の搬送波位相の変動に高速で追従させることが容易でなくなる。
【０００６】
そこで、図１０に示すディジタル搬送波再生による復調装置が知られている。同図に於いて、１２１は入力端子、１２２は準同期検波部、１２３は局部発振器、１２４，１２５はバンドパスフィルタ、１２６，１２７はＡＤ変換器（Ａ／Ｄ）、１２８はクロック信号を出力する電圧制御クロック発生器、１２９はトランスバーサル型の等化器、１３０は位相回転部、１３１は電圧制御位相制御信号発生器、１３２は制御部、１３３，１３４はローパスフィルタ、１３５，１３６は出力端子である。
【０００７】
局部発振器１２３は、入力端子１２１に入力される直交変調信号（中間周波信号）の搬送波周波数と同一の周波数の発振信号となるように、予め発振周波数が設定された発振器である。従って、準同期検波部１２２に於いては、図９の同期検波部１０２と対応させると、再生搬送波の位相及び周波数が、入力直交変調信号の搬送波の位相及び周波数とずれた状態に相当し、検波出力のＩ，Ｑチャネル信号は位相及び周波数のずれに従って位相が回転することになる。
【０００８】
この準同期検波部１２２からのＩ，Ｑチャネル信号をバンドパスフィルタ１２４，１２５を介してＡＤ変換器１２６，１２７に入力し、電圧制御クロック発生器１２８からのクロック信号によってサンプリングしてディジタルＩ，Ｑチャネル信号に変換する。例えば、入力端子１２１に入力された直交変調信号が１６値ＱＡＭ（Ｑuadrature Ａmplitude Ｍodulation ）の場合、ＡＤ変換器１２６，１２７に於いてＩ，Ｑチャネル信号をクロック信号に従ってサンプリングしてそれぞれ８ビットのディジタル信号に変換する。
【０００９】
このディジタルＩ，Ｑチャネル信号を位相回転部１３０に入力し、電圧制御の位相制御信号発生器１３１からの位相制御信号と乗算して、Ｉ，Ｑチャネル信号の位相を回転させ、同期検波した時のＩ，Ｑチャネル信号と同等のＩ，Ｑチャネル信号が所定の位相となるように制御し、図９に於ける等化器１０９と同等の等化器１２９により等化判定して出力端子１３５，１３６から後段の装置へＩ，Ｑチャネル信号を転送し、又制御部１３２には、この等化判定出力信号を基に、電圧制御クロック発生器１２８と電圧制御の位相制御信号発生器１３１との制御信号を出力する。
【００１０】
制御部１３２は、出力端子１３５，１３６から出力する直交チャネル復調出力信号の極性ビットと誤差信号とを基に制御信号を出力するものであり、前述の８ビット構成のＩ，Ｑチャネル信号の場合、最上位ビットを極性ビットＤ、第２を有効データビット、第３ビットを誤差信号ビットＥとすると、Ｉチャネルの極性ビットＤとＱチャネルの誤差信号ビットＥとの乗算出力又は排他的論理和出力を制御信号とするものである。同様に、Ｑチャネルの極性ビットＤとＩチャネルの誤差信号Ｅとの乗算出力又は排他的論理和出力を制御信号としても良い。
【００１１】
図１１は位相回転部及び制御信号発生器の説明図であり、図１０に於ける位相回転部１３０と電圧制御の位相制御信号発生器１３１との要部を示す。同図に於いて、１４１〜１４４は乗算器、１４５，１４６は加算器、１５１，１５２は遅延素子（Ｔ）、１５３は加算器、１５４は累算値対応にｓｉｎθ及びｃｏｓθを格納したメモリで、通常はリードオンリメモリ（ＲＯＭ）により構成されている。
【００１２】
制御部１３２（図１０参照）からローパスフィルタ１３４を介して入力された制御信号は、遅延素子１５１を介して加算器１５３に入力され、その出力と遅延素子１５２を介した前回の出力とが加算されて、メモリ１５４のアドレスとなる。即ち、制御信号が累算された値がメモリ１５４のアドレスとなって、ｓｉｎθ，ｃｏｓθが読出される。このｓｉｎθは、乗算器１４２，１４３に入力され、又ｃｏｓθは、乗算器１４１，１４４に入力される。
【００１３】
位相回転部１３０の入力Ｉ，Ｑチャネル信号をＩ’，Ｑ’とし、加算器１４５，１４６から出力されるＩ，Ｑチャネル信号をＩ”，Ｑ”とすると、
Ｉ”＝Ｉ’ｃｏｓθ−Ｑ’ｓｉｎθ …（１）
Ｑ”＝Ｉ’ｓｉｎθ＋Ｑ’ｃｏｓθ …（２）
となる。従って、局部発振器１２３（図１０参照）の発振出力信号の周波数又は位相と、入力直交変調信号の搬送波の周波数又は位相とずれていることにより、準同期検波部１２２からのＩ，Ｑチャネル信号の位相が変化する状態であっても、位相回転部１３０により所定の位相となるようにＩ，Ｑチャネル信号の位相を回転することができ、入力直交変調信号の搬送波に位相同期した再生搬送波で同期検波した場合と同様な直交チャネル信号を出力することができる。
【００１４】
図１２はトランスバーサル等化器の説明図であり、図１０に於ける等化器１２９の要部を示す。同図に於いて、１２９−１，１２９−２はＩ，Ｑチャネル対応の等化部、１４１，１４４はフリップフロップにより構成したタップ付きの遅延回路、１４２，１４５は乗算器、１４３，１４６，１４７は加算器、ＣＩ-n ・・・ＣＩ0 ・・・ＣＩ-n及びＣＩＸ-n ・・・ＣＩＸ0 ・・・ＣＩＸ-nは制御部（図８の１３２参照）から入力されるタップ係数を示す。
【００１５】
又タップ付き遅延回路１４１と乗算器１４２と加算器１４３とにより同相フィルタ部を構成し、タップ付き遅延回路１４４と乗算器１４５と加算器１４６とにより直交フィルタ部を構成している。又等化部１２９−１，１２９−２は同一の構成を有するものであり、Ｑチャネル対応の等化部１２９−２の内容の図示を省略している。このチャネル対応等化部１２９−１，１２９−２に於いては、同相フィルタ部により符号間干渉を低減するように等化し、直交フィルタ部によりＱチャネルからＩチャネル（又はＩチャネルからＱチャネル）への漏れ込み成分を除去するように等化する。
【００１６】
図１３は従来例の制御部の要部説明図であり、図１０に於ける制御部１３２の要部を示す。同図に於いて、１３２−１，１３２−２はＩ，Ｑチャネル対応制御部、１５１，１５７はフリップフロップ（ＦＦ）、１５２，１５６は乗算器、１５３，１５５は積分器（∫）、１５４はｎ段のシフトレジスタ（ＳＲ）である。又ＤI ，ＤQ はＩ，Ｑチャネルの極性ビット、ＥI ，ＥQ はＩ，Ｑチャネルの誤差信号を示す。又Ｉ，Ｑチャネル対応制御部１３２−１，１３２−２は同一構成を有するもので、Ｑチャネル対応制御部１３２−２の内容は図示を省略している。
【００１７】
フリップフロップ１５１，１５７をそれぞれ２ｎ段縦続接続し、それぞれのタップに乗算器１５２，１５７の一方の入力端子に接続し、他方の入力端子に、シフトレジスタ１５４を接続し、Ｉチャネル側の極性ビットＤI をフリップフロップ１５１に、Ｑチャネル側の極性ビットＤQ をフリップフロップ１５７にそれぞれ入力し、Ｉチャネル側の誤差信号ＥI をシフトレジスタ１５４に入力する。
【００１８】
そして、乗算器１５２の乗算出力信号を積分器１５３により積分して（平均化して）、Ｉチャネル対応等化部（図１２の１２９−１参照）の同相フィルタ部のタップ係数ＣＩ-n・・・ＣＩ0 ・・・ＣＩn を出力し、乗算器１５６の乗算出力信号を積分器１５５により積分して、Ｉチャネル対応等化部の直交フィルタ部のタップ係数ＣＩＸ-n・・・ＣＩＸ0 ・・・ＣＩＸn を出力する。
【００１９】
前述の図１０に示す従来例のディジタル搬送波再生による復調装置の各部についての構成及び動作については、図１１乃至図１３に示す構成以外に、例えば、特開平６−８５８６４号公報，特開平６−９０２６５号公報，特開平６−１５２６７６号公報等にも記載されている。このような復調装置を含むシステムに於いて、送信側に於ける直交変調信号の搬送波発生器として、高精度の発振器を用いることが望ましいが、非常に高価な構成となる。
【００２０】
そこで、コストダウンを図る為に多少の精度を犠牲にした安価な発振器を用いる傾向にある。それによって、受信した直交変調信号の搬送波の位相及び周波数の変動が比較的大きくなる。又動画等を伝送する場合、帯域圧縮を行っても数Ｍｂｐｓ以上のような高速伝送を必要とすることになる。このように高速伝送を行う場合の搬送波周波数の変動が比較的大きい場合、その搬送波の位相及び周波数の変動に追従するように位相回転部１３０を制御する必要がある。
【００２１】
しかし、この位相回転部１３０を制御するループには等化器１２９を含むものであり、この等化器１２９は、図１３に示すように、複数段のフリップフロップを含むタップ付き遅延回路を有するから、比較的遅延が大きいものである。従って、位相回転部１３０を高速制御することは困難となる。
【００２２】
そこで、図１４に示す復調装置が提案されている。同図に於いて、１６１は入力端子、１６２は準同期検波部、１６３は局部発振器、１６４，１６５はバンドパスフィルタ、１６６，１６７はＡＤ変換器（Ａ／Ｄ）、１６８はクロック信号を出力する電圧制御クロック発生器、１６９はトランスバーサル型の等化器、１７０は位相回転部、１７１は電圧制御位相制御信号発生器、１７２は制御部、１７３，１７４はローパスフィルタ、１７５，１７６は出力端子である。
【００２３】
図１０に示す構成と比較すると、この従来の復調装置は、等化器１６９を位相回転部１７０の前段に設けたものである。従って、位相回転部１７０を制御するループに等化器１６９が含まれないものとなり、ループの遅延を小さくして、位相回転部１７０を入力直交変調信号の搬送波の位相及び周波数の変動に対して高速で追従するように制御することができる。
【００２４】
図１５は従来の復調装置の他の例の説明図であり、１８１は入力端子、１８２は準同期検波部、１８３は局部発振器、１８４，１８５はバンドパスフィルタ、１８６，１８７はＡＤ変換器（Ａ／Ｄ）、１８８はクロック信号を出力する電圧制御クロック発生器、１８９Ａは前方タップ等化器、１８９Ｂは後方タップ等化器、１９０は位相回転部、１９１は電圧制御の位相制御信号発生器、１９２は制御部、１９３，１９４はローパスフィルタ、１９５，１９６は出力端子である。
【００２５】
図１４に示す構成と比較すると、図１４に於ける等化器１６９を前方タップ等化器１８９Ａと後方タップ等化器１８９Ｂとに分けて、それらの間に位相回転部１９０を接続したものであり、前方タップ等化器１８９Ａは例えばフォワード型のトランスバーサル等化器であり、後方タップ等化器１８９Ｂは例えば判定帰還を行うバックワード型の等化器である。
【００２６】
この場合、前方タップ等化器１８９Ａにより等化された後、位相回転部１９０によりＩ，Ｑチャネル信号の位相が正しい復調位相となるように制御され、後方タップ等化器１８９Ｂにより判定等化される。この後方タップ等化器１８９Ｂによる遅延は１シンボル分程度であり、位相回転部１９０を制御するループに後方タップ等化器１８９Ｂが含まれていても、高速で追従制御することができる（例えば、特開平７−６６８４３号公報参照）。
【００２７】
【発明が解決しようとする課題】
前述の図１４又は図１５に示す従来の復調装置は、位相回転部１７０，１９０の制御ループの遅延が小さくなることにより高速位相制御が可能となる。しかし、これらの従来例は、図９又は図１０に示す従来例の復調装置とは異なり、等化器１６９又は前方タップ等化器１８９Ａが位相を制御するループの外にある為に、入力されるＩ，Ｑチャネル信号は位相回転している。即ち、等化器１６９又は前方タップ等化器１８９Ａは、回転している座標系で動作している。一方、制御部１７２，１９２は、位相を制御するループの内側にある為に、入力されるＩ，Ｑチャネル信号は位相が回転していない。即ち、制御部１７２，１９２は、回転しない座標系で動作している。よって、静止座標系で作りだす制御信号は、回転座標系で動作する等化器にとって正しい制御信号とはならない為、不安定な制御となっている。
【００２８】
又制御部１７２，１９２に、位相回転されたＩ，Ｑチャネル信号が入力され、等化器１６９又は前方タップ等化器１８９Ａに加えるタップ係数が生成されるから、位相回転部１７０，１９０に於ける位相回転の制御を行う毎に、タップ係数が変更されることになる。即ち、入力直交変調信号の搬送波の位相及び周波数に追従して位相回転を高速制御することが可能となるが、位相回転部１７０，１９０の前段に於ける等化処理が不安定となる問題が生じる。
本発明は、等化処理の安定化を図ることを目的とする。
【００２９】
【課題を解決するための手段】
本発明の復調装置は、（１）入力直交変調信号を局部発振器３からの固定周波数の発振出力信号により検波する準同期検波部２と、この準同期検波部２の検波出力信号をディジタル信号に変換した直交チャネル信号を等化するトランスバーサル型の等化器９と、この等化器９の等化出力の直交チャネル信号の位相回転を行う位相回転部１０とを含む復調装置に於いて、位相回転部１０の前段に接続した等化器９のタップ係数を生成する等化制御部１５に、位相回転部１０により位相回転された直交チャネル信号を元に戻すように逆位相回転させる逆位相回転部１６を接続し、等化器９の動作を安定化させる。
【００３０】
又（２）等化器９に入力される直交チャネル信号を同期引込み時に選択し、同期引込み後に逆位相回転部１６により逆位相回転された直交チャネル信号を選択して、等化制御部１５に入力するセレクタを設けることができる。
【００３１】
又（３）入力直交変調信号を局部発振器３からの固定周波数の発振出力信号により検波する準同期検波部２と、この準同期検波部２の検波出力信号をディジタル信号に変換した直交チャネル信号を等化するトランスバーサル型の等化器９と、この等化器９の等化出力の直交チャネル信号の位相回転を行う位相回転部１０とを含む復調装置に於いて、等化器を、中心タップの前段に相当する前方タップ等化器と、後段に相当する後方タップ等化器とし、位相回転部の前段に前方タップ等化器を接続し、位相回転部の後段に後方タップ等化器を接続し、前方タップ等化器のタップ係数を生成する等化制御部に、位相回転部により位相回転され且つ後方タップ等化器により等化された直交チャネル信号を元に戻すように逆位相回転させる逆位相回転部を接続し、前方タップ等化器の動作を安定化させる。
【００３２】
又（４）等化器に入力される直交チャネル信号を同期引込み時に選択し、同期引込み後に後方タップ等化器により等化された直交チャネル信号を選択して、前方タップ等化器のタップ係数を生成する等化制御部に入力するセレクタを設けることができる。
【００３３】
又（５）前方タップ等化器は、同相フィルタ部と直交フィルタ部とからなる直交チャネル信号対応の等化部を有し、この直交チャネル信号対応の等化部のタップ係数を共通化し、且つ直交チャネル信号対応の等化部の一方の直交フィルタ部の出力信号に−１を乗算して同相フィルタ部の出力信号と加算して出力する構成とすることができる。
【００３４】
又（６）前方タップ等化器のタップ係数を生成する等化制御部は、直交チャネル信号の一方のチャネル信号の極性ビットと誤差信号と他方のチャネル信号の極性信号とを入力する一方のチャネル信号対応等化制御部と、直交チャネル信号の他方のチャネル信号の極性ビットと誤差信号と一方のチャネル信号の極性ビットに負符号を付加して入力する他方のチャネル信号対応等化制御部とを有し、一方のチャネル信号対応等化制御部によるタップ係数と他方のチャネル信号対応制御部によるタップ係数とを加算して前方タップ等化器のタップ係数として出力する構成とすることができる。
【００３５】
又（７）入力直交変調信号を局部発振器からの固定周波数の発振出力信号により検波する準同期検波部と、この準同期検波部の検波出力信号をディジタル信号に変換した直交チャネル信号を等化する等化器と、この等化器の等化出力の直交チャネル信号の位相回転を行う位相回転部とを含む復調装置に於いて、位相回転部の前段に接続した等化器のタップ係数を、位相回転部に入力される直交チャネル信号と同一の位相関係にある直交チャネル信号により生成する等化制御部を設けた構成とする。
【００３６】
又（８）入力直交変調信号を局部発振器からの固定周波数の発振出力信号により検波する準同期検波部と、この準同期検波部の検波出力信号をディジタル信号に変換した直交チャネル信号を等化する等化器と、この等化器の等化出力の直交チャネル信号の位相回転を行う位相回転部とを含む復調装置に於いて、等化器を、中心タップの前段に相当する前方タップ等化器と、後段に相当する後方タップ等化器とし、位相回転部の前段に前方タップ等化器を接続し、この前方タップ等化器のタップ係数を、位相回転部に入力される直交チャネル信号と同一の位相関係にある直交チャネル信号により生成する等化制御部を設けた構成とする。
【００３７】
【発明の実施の形態】
図１は本発明の第１の実施の形態の説明図であり、１は入力端子、２は準同期検波部、３は局部発振器、４，５はバンドパスフィルタ、６，７はＡＤ変換器（Ａ／Ｄ）、８は電圧制御クロック発生器、９は等化器、１０は位相回転部、１１は電圧制御の位相制御信号発生器、１２は制御部、１３，１４はローパスフィルタ、１５は等化制御部、１６は逆位相回転部、１７，１８は出力端子である。
【００３８】
入力端子１に直交変調信号（中間周波信号）が入力され、固定周波数の局部発振器３からの局部発振信号によって準同期検波部２に於いて直交検波され、検波出力の直交チャネル信号はバンドパスフィルタ４，５を介してＡＤ変換器６，７に入力され、電圧制御クロック発生器８からのクロック信号に従ってサンプリングされてディジタル信号に変換される。そして、トランスバーサル型の等化器９に入力され、等化制御部１５からのタップ係数に従ってＩ，Ｑチャネル信号が等化され、位相回転部１０に入力されてＩ，Ｑチャネル信号の位相が回転され、出力端子１７，１８から後段の装置へ送出される。
【００３９】
この第１の実施の形態は、図１４に示す構成に、等化制御部１５と逆位相回転部１６とを設けた構成に相当する。そして、等化制御部１５は、図１４に於いては制御部１７２に含まれている機能で、Ｉ，Ｑチャネル信号の極性ビットと誤差信号とを基に等化器９のタップ係数を算出するものである。なお、この等化器９に入力されるＩ，Ｑチャネル信号は、位相回転部１０により位相回転されて所定の位相に制御される前の位相状態のものである。
【００４０】
そこで、位相回転されたＩ，Ｑチャネル信号を元に戻して等化制御部１５に入力するように、逆位相回転部１６によりＩ，Ｑチャネル信号を逆位相回転する。それによって、等化器９と等化制御部１５とは、位相回転部１０による位相回転前の状態のＩ，Ｑチャネル信号を基に等化処理の動作を行うことになり、直交変調信号の搬送波の位相及び周波数が急変しても、等化器９は安定に動作することになる。
【００４１】
位相回転部１０及び電圧制御の位相制御信号発生器１１は、例えば、図１１に示す構成を適用できるものであり、又逆位相回転部１６は位相回転部１０と同様の構成とし、電圧制御の位相制御信号発生器１１からの位相制御信号（ｓｉｎθ，ｃｏｓθ）を、図１１に示す場合と異なる乗算器に入力して、位相回転部３０と逆の動作を行わせる。
【００４２】
図２は本発明の第２の実施の形態の説明図であり、２１は入力端子、２２は準同期検波部、２３は局部発振器、２４，２５はバンドパスフィルタ、２６，２７はＡＤ変換器（Ａ／Ｄ）、２８は電圧制御クロック発生器、２９Ａは前方タップ等化器、２９Ｂは後方タップ等化器、３０は位相回転部、３１は電圧制御の位相制御信号発生器、３２は制御部、３３，３４はローパスフィルタ、３５Ａ，３５Ｂは等化制御部、３６は逆位相回転部、３７，３８は出力端子である。
【００４３】
この実施の形態は、図１に於ける復調装置の等化器９を、中心タップの前段に相当する前方タップ等化器と、後段に相当する後方タップ等化器とに分けて、前方タップ等化器２９Ａを位相回転部３０の前段に接続し、後方タップ等化器２９Ｂを位相回転部３０の後段に接続し、後方タップ等化器２９Ｂに対する等化制御部３５Ｂには位相回転されたＩ，Ｑチャネル信号を入力し、前方タップ等化器２９Ａに対する等化制御部３５Ａに対して逆位相回転部３６を介してＩ，Ｑチャネル信号を入力する構成としている。
【００４４】
従って、等化制御部３５Ａには、位相回転部３０により位相回転され、後方タップ等化器２９Ｂにより等化されて出力されたＩ，Ｑチャネル信号を、逆位相回転部１６によって位相回転を元に戻して入力するから、前方タップ等化器２９Ａに入力されるＩ，Ｑチャネル信号の位相関係と同一の位相関係のＩ，Ｑチャネル信号が等化制御部３５Ａに入力されることになり、前方タップ等化器２９Ａの制御は、位相回転部３０に於ける位相回転に影響されないものとなり、安定な等化処理が可能となる。
【００４５】
図３は本発明の第２の実施の形態の前方タップ等化器の説明図であり、図２に於ける前方タップ等化器２９Ａは、Ｉ，Ｑチャネル対応の等化部２９Ａ−１，２９Ａ−２により構成されている。又４１，４４はフリップフロップを縦続接続したタップ付き遅延回路、４２，４５は各タップに接続された乗算器、４３，４６は乗算出力信号を加算する加算器、４７，４８は加算器、４９は−１を乗算する乗算器、４０1 ，４０3 は同相フィルタ部、４０2 ，４０4 は直交フィルタ部である。又Ｃ-1〜Ｃ-n，ＣＸ-1〜ＣＸ-nは中心タップのタップ係数Ｃ0 より前方のタップ係数を示す。
【００４６】
又Ｉ，Ｑチャネル対応の等化部２９Ａ−１，２９Ａ−２に於ける同相フィルタ部４０1 ，４０3 に加えるタップ係数Ｃ-1〜Ｃ-nを共通化し、又直交フィルタ部４０2 ，４０4 に加えるタップ係数ＣＸ-1〜ＣＸ-nも共通化する。又Ｉチャネル対応の等化部２９Ａ−１に於いては、同相フィルタ部４０1 の出力信号と直交フィルタ部４０2 の出力信号とを加算器４７により加算してＩチャネルの等化出力信号とする。これに対して、タップ係数の共通化により、Ｑチャネル対応の等化部２９Ａ−２に於ける直交フィルタ部４０4 の出力信号に乗算器４９により−１を乗算して加算器４８に加え、同相フィルタ部４０3 の出力信号に加算してＱチャネルの等化出力信号とする。
【００４７】
図４は本発明の第２の実施の形態の等化制御部の要部説明図であり、図２に於ける前方タップ等化器２９Ａに対する等化制御部３５Ａの要部を示す。同図に於いて、３５Ａ−１，３５Ａ−２はＩ，Ｑチャネル対応の等化制御部、５１，５７はフリップフロップ（ＦＦ）、５２，５６は乗算器、５３，５５は積分器、５４はシフトレジスタ（ＳＲ）、５９は加算器である。又ＤI ，ＤQ はＩ，Ｑチャネルの極性ビット、ＥI ，ＥQ はＩ，Ｑチャネルの誤差信号を示す。又Ｃ-1〜Ｃ-n，ＣＸ-1〜ＣＸ-nは、Ｉ，Ｑチャネル対応の前タップ等化部２９Ａ−１，２９Ａ−２に対して共通化したタップ係数を示す。
【００４８】
Ｉ，Ｑチャネル対応の等化制御部３５Ａ−１，３５Ａ−２は、ほぼ同一の構成を有するものであるが、加算器５８，５９によりそれぞれ等化制御部３５Ａ−１，３５Ａ−２に於ける乗算器５２，５６の乗算出力信号を加算し、積分器５３，５５により積分して、共通化されたタップ係数Ｃ-1〜Ｃ-n，ＣＸ-1〜ＣＸ-nを出力する。
【００４９】
この場合、Ｉチャネル対応の等化制御部３５Ａ−１に、Ｉチャネルの極性ビットＤI と誤差信号ＥI と、Ｑチャネルの極性ビットＤQ とを入力し、Ｑチャネル対応の等化制御部３５Ａ−２に、Ｑチャネルの極性ビットＤQ と誤差信号ＥQ と、Ｉチャネルの極性ビットＤI に負符号を付加して入力する。この負符号を付加した極性ビットＤI は、タップ係数Ｃ-1〜Ｃ-n，ＣＸ-1〜ＣＸ-nを共通化する為であり、例えば、乗算器５６の出力信号を加算器５９に入力する過程に於いて−１を乗算することも可能であるが、演算過程が複雑化することになる。
【００５０】
なお、タップ係数を単に共通化すると、Ｉ，Ｑ軸上で、それぞれのチャネルが示す直交側の方向が逆になるから、前述のように、Ｑチャネル対応の等化制御部３５Ａ−２に予め極性ビットＤI に負符号を付加して入力し、且つＱチャネル対応の前タップ等化部２９Ａ−２の直交フィルタ部４０4 の出力信号に−１を乗算しているものである。このように、Ｉ，Ｑチャネル対応の前方タップ等化器２９Ａ−１，２９Ａ−２のタップ係数を共通化することによって、等化制御部３５Ａの構成を簡単化できる。
【００５１】
図５は本発明の第３の実施の形態の説明図であり、６１は入力端子、６２は準同期検波部、６３は局部発振器、６４，６５はバンドパスフィルタ、６６，６７はＡＤ変換器（Ａ／Ｄ）、６８は電圧制御クロック発生器、６９は等化器、７０は位相回転部、７１は電圧制御の位相制御信号発生器、７２は制御部、７３，７４はローパスフィルタ、７５は等化制御部、７６は逆位相回転部、７７，７８は出力端子、７９はセレクタ（ＳＥＬ）である。
【００５２】
この実施の形態は、図１に示す構成に、セレクタ７９を付加した構成に相当し、準同期検波部６２，位相回転部７０，制御部７２，逆位相回転部７６等については、図１に示す構成と同様であって重複した説明は省略する。前述のセレクタ７９に、等化器６９に入力されるＩ，Ｑチャネル信号と、逆位相回転部７６により逆位相回転されたＩ，Ｑチャネル信号とを入力し、制御信号ｃｔによって選択して等化制御部７５に入力するものである。
【００５３】
同期引込みの状態に於いては、位相回転部７０によるＩ，Ｑチャネル信号の位相回転は、入力直交変調信号の搬送波の位相変動に対応して行われるから、セレクタ７９により逆位相回転部７６により逆位相回転されたＩ，Ｑチャネル信号を選択して等化制御部７５に入力する。又同期外れの状態に於いては、位相回転部７０によるＩ，Ｑチャネル信号の位相回転が高速に行われることになり、逆位相回転部７６により元の位相に戻したとしても、精度が低いものとなるから、等化器６９に入力されるＩ，Ｑチャネル信号をセレクタ７９により選択して等化制御部７５に入力する。
【００５４】
従って、セレクタ７９を制御する制御信号ｃｔは、例えば、図示を省略した後段の同期監視部等に於けるビットエラーレート等を基にした同期確立や同期外れの判定により形成することができる。それによって、同期引込みの過程に於ける不確定性の大きい逆位相回転を行ったＩ，Ｑチャネル信号の極性ビットと誤差信号とを用いるよりも、入力されたＩ，Ｑチャネル信号の極性ビットと誤差信号とを用いて等化器６９を制御するタップ係数を生成し、同期引込みの高速化を図ることができる。
【００５５】
図６は本発明の第４の実施の形態の説明図であり、８１は入力端子、８２は準同期検波部、８３は局部発振器、８４，８５はバンドパスフィルタ、８６，８７はＡＤ変換器（Ａ／Ｄ）、８８は電圧制御クロック発生器、８９Ａは前方タップ等化器、８９Ｂは後方タップ等化器、９０は位相回転部、９１は電圧制御の位相制御信号発生器、９２は制御部、９３，９４はローパスフィルタ、９５Ａ，９５Ｂは等化制御部、９６は逆位相回転部、９７，９８は出力端子、９９はセレクタ（ＳＥＬ）である。
【００５６】
この実施の形態は、図２に示す構成に、セレクタ９９を付加した構成に相当し、準同期検波部８２，位相回転部９０，制御部９２，逆位相回転部９６等については、図２に示す構成と同様であって重複した説明は省略する。前述のセレクタ９９は、図５に於けるセレクタ７９と同様に制御信号ｃｔによって、前方タップ等化器８９Ａに入力されるＩ，Ｑチャネル信号と、逆位相回転部９６により逆位相回転されたＩ，Ｑチャネル信号とを選択して等化制御部９５Ａに入力するものである。
【００５７】
それによって、同期引込みの過程に於ける不確定性の大きい逆位相回転を行ったＩ，Ｑチャネル信号の極性ビットと誤差信号とを用いるよりも、入力されたＩ，Ｑチャネル信号の極性ビットと誤差信号とを用いて前方タップ等化器８９Ａを制御するタップ係数を生成し、同期引込みの高速化を図ることができる。
【００５８】
図７は本発明の第５の実施の形態の説明図であり、図１と同一符号は同一部分を示し、重複した部分の動作説明を省略する。この実施の形態は、等化器９から出力されて位相回転部１０に入力されるＩ，Ｑチャネル信号を分岐して、等化制御部１５に入力する構成としている。従って、この等化制御部１５は、位相回転部１０の前段に接続した等化器９のタップ係数を、位相回転部１０に入力されるＩ，Ｑチャネル信号と同一位相関係にあるＩ，Ｑチャネル信号を用いて形成することになる。即ち、位相回転される前のＩ，Ｑチャネル信号を用いるものである。それによって、図１に示す実施の形態に於ける逆位相回転部１６は不要となり、構成の簡単化を図ることができる。
【００５９】
図８は本発明の第６の実施の形態の説明図であり、図２と同一符号は同一部分を示し、重複した部分の動作説明を省略する。この実施の形態は、前方タップ等化器２９Ａから出力されて位相回転部３０に入力されるＩ，Ｑチャネル信号を分岐して、等化制御部３５Ａに入力する構成としている。従って、この等化制御部３５Ａは、位相回転部３０の前段に接続した前方タップ等化器３９Ａのタップ係数を、位相回転部３０に入力されるＩ，Ｑチャネル信号と同一位相関係にあるＩ，Ｑチャネル信号を用いて形成することになる。即ち、位相回転される前のＩ，Ｑチャネル信号を用いるものである。それによって、図２に示す実施の形態に於ける逆位相回転部３６は不要となり、構成の簡単化を図ることができる。
【００６０】
【発明の効果】
以上説明したように、本発明は、位相回転部１０の前段に接続した等化器９のタップ係数を生成する等化制御部１５に、逆位相回転部１６を接続して、位相回転部１０により回転された直交チャネル信号を元に戻して等化制御部１５に入力することにより、等化制御部１５は、等化器９の入力直交チャネル信号の位相に対応した等化出力直交チャネル信号の極性ビットと誤差信号とを用いてタップ係数を生成することが可能となり、入力直交変調信号の搬送波の周波数又は位相が変動しても、比較的簡単な構成によって等化動作の安定化を図ることができる利点がある。
【００６１】
又等化器９を前方タップ等化器２９Ａと後方タップ等化器２９Ｂとに分けて、位相回転部３０の前段に前方タップ等化器２９Ａを接続し、後段に後方タップ等化器２９Ｂを接続した構成に於いても、前方タップ等化器２９Ａのタップ係数を生成する等化制御部３５Ａに逆位相回転部３６を接続することにより、前方タップ等化器２９Ａに入力される直交チャネル信号に対応した位相の等化後の直交チャネル信号の極性ビットと誤差信号とを用いてタップ係数を生成することが可能となり、比較的簡単な構成によって等化動作の安定化を図ることができる利点がある。
【００６２】
又前方タップ等化器の直交チャネル信号対応の一方の等化部と他方の等化部とのタップ係数を共通化することにより、このタップ係数を生成する等化制御部の構成も簡単となり、コストダウンを図ることができる利点がある。
【図面の簡単な説明】
【図１】本発明の第１の実施の形態の説明図である。
【図２】本発明の第２の実施の形態の説明図である。
【図３】本発明の第２の実施の形態の前方タップ等化器の説明図である。
【図４】本発明の第２の実施の形態の等化制御部の要部説明図である。
【図５】本発明の第３の実施の形態の説明図である。
【図６】本発明の第４の実施の形態の説明図である。
【図７】本発明の第５の実施の形態の説明図である。
【図８】本発明の第６の実施の形態の説明図である。
【図９】従来例のアナログ搬送波再生による復調装置の説明図である。
【図１０】従来例のディジタル搬送波再生による復調装置の説明図である。
【図１１】位相回転部及び制御信号発生器の説明図である。
【図１２】トランスバーサル等化器の説明図である。
【図１３】従来例の制御部の要部説明図である。
【図１４】従来の復調装置の一例の説明図である。
【図１５】従来の復調装置の他の例の説明図である。
【符号の説明】
１ 入力端子
２ 準同期検波部
３ 局部発振器
４，５ バンドパスフィルタ
６，７ ＡＤ変換器（Ａ／Ｄ）
９ 等化器
１０ 位相回転部
１１ 電圧制御の位相制御信号発生器
１２ 制御部
１５ 等化制御部
１６ 逆位相回転部
【発明の属する技術分野】
本発明は、直交変調信号を固定周波数の局部発振器の出力信号で検波する準同期検波部を含む復調装置に関する。
直交変調信号を復調する復調装置は、ディジタル処理を行う部分を多くした構成が採用されており、従って、準同期検波方式を適用する構成が一般化されている。又送信側の装置のコストダウンを図る為に、比較的安価な構成の局部発振器を使用することにより、発振周波数の変動が生じる。そこで、受信側の復調装置としては、このような周波数の変動に対しても、構成を複雑化することなく、且つコストアップすることなく、容易に追従して復調できる構成であることが要望されている。
【０００２】
【従来の技術】
図９は従来例のアナログ搬送波再生による復調装置の説明図であり、１０１は入力端子、１０２は直交同期検波を行う同期検波部、１０３は電圧制御局部発振器（ＬＶＣＯ）、１０４，１０５はロールオフ波形成形を行うバンドパスフィルタ、１０６，１０７はＡＤ変換器（Ａ／Ｄ）、１０８はクロック信号を出力する電圧制御クロック発生器（ＣＶＣＯ）、１０９はトランスバーサル型の等化器、１１０は制御部、１１１，１１２はローパスフィルタ、１１３，１１４は直交したＩチャネルとＱチャネルとの出力端子である。
【０００３】
同期検波部１０２は、電圧制御局部発振器１０３の出力信号により、入力端子１０１に入力された直交変調信号を同期検波して、直交したＩチャネルとＱチャネルとの検波出力信号をバンドパスフィルタ１０４，１０５を介してＡＤ変換器１０６，１０７に入力し、電圧制御クロック発生器１０８からのクロック信号によりサンプリングしてディジタル信号に変換し、等化器１０９に入力する。この等化器１０９はトランスバーサル型自動等化器であり、等化判定出力信号のＩ，Ｑチャネル信号は出力端子１１３，１１４から後段の装置へ出力される。
【０００４】
又制御部１１０は、等化判定出力信号（ベースバンド信号）を基に、直交変調信号の搬送波と再生搬送波との位相差を算出し、ローパスフィルタ１１１を介して電圧制御局部発振器１０３に位相差に対応した制御電圧を加え、電圧制御局部発振器１０３の出力信号位相、即ち、入力端子１０１に入力された直交変調信号の搬送波位相に同期するように再生搬送波位相を制御する。又ローパスフィルタ１１２を介して電圧制御クロック発生器１０８に制御電圧を加えて、ＡＤ変換器１０６，１０７に加えるクロック信号の位相をシンボル位相に同期するように制御する。
【０００５】
このアナログ搬送再生による復調装置に於いては、搬送波再生のループが、バンドパスフィルタ１０４，１０５、ＡＤ変換器１０６，１０７、等化器１０９、制御部１１０、ローパスフィルタ１１１を含むことにより、遅延時間が大きくなるから、入力直交変調信号の搬送波位相の変動に高速で追従させることが容易でなくなる。
【０００６】
そこで、図１０に示すディジタル搬送波再生による復調装置が知られている。同図に於いて、１２１は入力端子、１２２は準同期検波部、１２３は局部発振器、１２４，１２５はバンドパスフィルタ、１２６，１２７はＡＤ変換器（Ａ／Ｄ）、１２８はクロック信号を出力する電圧制御クロック発生器、１２９はトランスバーサル型の等化器、１３０は位相回転部、１３１は電圧制御位相制御信号発生器、１３２は制御部、１３３，１３４はローパスフィルタ、１３５，１３６は出力端子である。
【０００７】
局部発振器１２３は、入力端子１２１に入力される直交変調信号（中間周波信号）の搬送波周波数と同一の周波数の発振信号となるように、予め発振周波数が設定された発振器である。従って、準同期検波部１２２に於いては、図９の同期検波部１０２と対応させると、再生搬送波の位相及び周波数が、入力直交変調信号の搬送波の位相及び周波数とずれた状態に相当し、検波出力のＩ，Ｑチャネル信号は位相及び周波数のずれに従って位相が回転することになる。
【０００８】
この準同期検波部１２２からのＩ，Ｑチャネル信号をバンドパスフィルタ１２４，１２５を介してＡＤ変換器１２６，１２７に入力し、電圧制御クロック発生器１２８からのクロック信号によってサンプリングしてディジタルＩ，Ｑチャネル信号に変換する。例えば、入力端子１２１に入力された直交変調信号が１６値ＱＡＭ（Ｑuadrature Ａmplitude Ｍodulation ）の場合、ＡＤ変換器１２６，１２７に於いてＩ，Ｑチャネル信号をクロック信号に従ってサンプリングしてそれぞれ８ビットのディジタル信号に変換する。
【０００９】
このディジタルＩ，Ｑチャネル信号を位相回転部１３０に入力し、電圧制御の位相制御信号発生器１３１からの位相制御信号と乗算して、Ｉ，Ｑチャネル信号の位相を回転させ、同期検波した時のＩ，Ｑチャネル信号と同等のＩ，Ｑチャネル信号が所定の位相となるように制御し、図９に於ける等化器１０９と同等の等化器１２９により等化判定して出力端子１３５，１３６から後段の装置へＩ，Ｑチャネル信号を転送し、又制御部１３２には、この等化判定出力信号を基に、電圧制御クロック発生器１２８と電圧制御の位相制御信号発生器１３１との制御信号を出力する。
【００１０】
制御部１３２は、出力端子１３５，１３６から出力する直交チャネル復調出力信号の極性ビットと誤差信号とを基に制御信号を出力するものであり、前述の８ビット構成のＩ，Ｑチャネル信号の場合、最上位ビットを極性ビットＤ、第２を有効データビット、第３ビットを誤差信号ビットＥとすると、Ｉチャネルの極性ビットＤとＱチャネルの誤差信号ビットＥとの乗算出力又は排他的論理和出力を制御信号とするものである。同様に、Ｑチャネルの極性ビットＤとＩチャネルの誤差信号Ｅとの乗算出力又は排他的論理和出力を制御信号としても良い。
【００１１】
図１１は位相回転部及び制御信号発生器の説明図であり、図１０に於ける位相回転部１３０と電圧制御の位相制御信号発生器１３１との要部を示す。同図に於いて、１４１〜１４４は乗算器、１４５，１４６は加算器、１５１，１５２は遅延素子（Ｔ）、１５３は加算器、１５４は累算値対応にｓｉｎθ及びｃｏｓθを格納したメモリで、通常はリードオンリメモリ（ＲＯＭ）により構成されている。
【００１２】
制御部１３２（図１０参照）からローパスフィルタ１３４を介して入力された制御信号は、遅延素子１５１を介して加算器１５３に入力され、その出力と遅延素子１５２を介した前回の出力とが加算されて、メモリ１５４のアドレスとなる。即ち、制御信号が累算された値がメモリ１５４のアドレスとなって、ｓｉｎθ，ｃｏｓθが読出される。このｓｉｎθは、乗算器１４２，１４３に入力され、又ｃｏｓθは、乗算器１４１，１４４に入力される。
【００１３】
位相回転部１３０の入力Ｉ，Ｑチャネル信号をＩ’，Ｑ’とし、加算器１４５，１４６から出力されるＩ，Ｑチャネル信号をＩ”，Ｑ”とすると、
Ｉ”＝Ｉ’ｃｏｓθ−Ｑ’ｓｉｎθ …（１）
Ｑ”＝Ｉ’ｓｉｎθ＋Ｑ’ｃｏｓθ …（２）
となる。従って、局部発振器１２３（図１０参照）の発振出力信号の周波数又は位相と、入力直交変調信号の搬送波の周波数又は位相とずれていることにより、準同期検波部１２２からのＩ，Ｑチャネル信号の位相が変化する状態であっても、位相回転部１３０により所定の位相となるようにＩ，Ｑチャネル信号の位相を回転することができ、入力直交変調信号の搬送波に位相同期した再生搬送波で同期検波した場合と同様な直交チャネル信号を出力することができる。
【００１４】
図１２はトランスバーサル等化器の説明図であり、図１０に於ける等化器１２９の要部を示す。同図に於いて、１２９−１，１２９−２はＩ，Ｑチャネル対応の等化部、１４１，１４４はフリップフロップにより構成したタップ付きの遅延回路、１４２，１４５は乗算器、１４３，１４６，１４７は加算器、ＣＩ-n ・・・ＣＩ0 ・・・ＣＩ-n及びＣＩＸ-n ・・・ＣＩＸ0 ・・・ＣＩＸ-nは制御部（図８の１３２参照）から入力されるタップ係数を示す。
【００１５】
又タップ付き遅延回路１４１と乗算器１４２と加算器１４３とにより同相フィルタ部を構成し、タップ付き遅延回路１４４と乗算器１４５と加算器１４６とにより直交フィルタ部を構成している。又等化部１２９−１，１２９−２は同一の構成を有するものであり、Ｑチャネル対応の等化部１２９−２の内容の図示を省略している。このチャネル対応等化部１２９−１，１２９−２に於いては、同相フィルタ部により符号間干渉を低減するように等化し、直交フィルタ部によりＱチャネルからＩチャネル（又はＩチャネルからＱチャネル）への漏れ込み成分を除去するように等化する。
【００１６】
図１３は従来例の制御部の要部説明図であり、図１０に於ける制御部１３２の要部を示す。同図に於いて、１３２−１，１３２−２はＩ，Ｑチャネル対応制御部、１５１，１５７はフリップフロップ（ＦＦ）、１５２，１５６は乗算器、１５３，１５５は積分器（∫）、１５４はｎ段のシフトレジスタ（ＳＲ）である。又ＤI ，ＤQ はＩ，Ｑチャネルの極性ビット、ＥI ，ＥQ はＩ，Ｑチャネルの誤差信号を示す。又Ｉ，Ｑチャネル対応制御部１３２−１，１３２−２は同一構成を有するもので、Ｑチャネル対応制御部１３２−２の内容は図示を省略している。
【００１７】
フリップフロップ１５１，１５７をそれぞれ２ｎ段縦続接続し、それぞれのタップに乗算器１５２，１５７の一方の入力端子に接続し、他方の入力端子に、シフトレジスタ１５４を接続し、Ｉチャネル側の極性ビットＤI をフリップフロップ１５１に、Ｑチャネル側の極性ビットＤQ をフリップフロップ１５７にそれぞれ入力し、Ｉチャネル側の誤差信号ＥI をシフトレジスタ１５４に入力する。
【００１８】
そして、乗算器１５２の乗算出力信号を積分器１５３により積分して（平均化して）、Ｉチャネル対応等化部（図１２の１２９−１参照）の同相フィルタ部のタップ係数ＣＩ-n・・・ＣＩ0 ・・・ＣＩn を出力し、乗算器１５６の乗算出力信号を積分器１５５により積分して、Ｉチャネル対応等化部の直交フィルタ部のタップ係数ＣＩＸ-n・・・ＣＩＸ0 ・・・ＣＩＸn を出力する。
【００１９】
前述の図１０に示す従来例のディジタル搬送波再生による復調装置の各部についての構成及び動作については、図１１乃至図１３に示す構成以外に、例えば、特開平６−８５８６４号公報，特開平６−９０２６５号公報，特開平６−１５２６７６号公報等にも記載されている。このような復調装置を含むシステムに於いて、送信側に於ける直交変調信号の搬送波発生器として、高精度の発振器を用いることが望ましいが、非常に高価な構成となる。
【００２０】
そこで、コストダウンを図る為に多少の精度を犠牲にした安価な発振器を用いる傾向にある。それによって、受信した直交変調信号の搬送波の位相及び周波数の変動が比較的大きくなる。又動画等を伝送する場合、帯域圧縮を行っても数Ｍｂｐｓ以上のような高速伝送を必要とすることになる。このように高速伝送を行う場合の搬送波周波数の変動が比較的大きい場合、その搬送波の位相及び周波数の変動に追従するように位相回転部１３０を制御する必要がある。
【００２１】
しかし、この位相回転部１３０を制御するループには等化器１２９を含むものであり、この等化器１２９は、図１３に示すように、複数段のフリップフロップを含むタップ付き遅延回路を有するから、比較的遅延が大きいものである。従って、位相回転部１３０を高速制御することは困難となる。
【００２２】
そこで、図１４に示す復調装置が提案されている。同図に於いて、１６１は入力端子、１６２は準同期検波部、１６３は局部発振器、１６４，１６５はバンドパスフィルタ、１６６，１６７はＡＤ変換器（Ａ／Ｄ）、１６８はクロック信号を出力する電圧制御クロック発生器、１６９はトランスバーサル型の等化器、１７０は位相回転部、１７１は電圧制御位相制御信号発生器、１７２は制御部、１７３，１７４はローパスフィルタ、１７５，１７６は出力端子である。
【００２３】
図１０に示す構成と比較すると、この従来の復調装置は、等化器１６９を位相回転部１７０の前段に設けたものである。従って、位相回転部１７０を制御するループに等化器１６９が含まれないものとなり、ループの遅延を小さくして、位相回転部１７０を入力直交変調信号の搬送波の位相及び周波数の変動に対して高速で追従するように制御することができる。
【００２４】
図１５は従来の復調装置の他の例の説明図であり、１８１は入力端子、１８２は準同期検波部、１８３は局部発振器、１８４，１８５はバンドパスフィルタ、１８６，１８７はＡＤ変換器（Ａ／Ｄ）、１８８はクロック信号を出力する電圧制御クロック発生器、１８９Ａは前方タップ等化器、１８９Ｂは後方タップ等化器、１９０は位相回転部、１９１は電圧制御の位相制御信号発生器、１９２は制御部、１９３，１９４はローパスフィルタ、１９５，１９６は出力端子である。
【００２５】
図１４に示す構成と比較すると、図１４に於ける等化器１６９を前方タップ等化器１８９Ａと後方タップ等化器１８９Ｂとに分けて、それらの間に位相回転部１９０を接続したものであり、前方タップ等化器１８９Ａは例えばフォワード型のトランスバーサル等化器であり、後方タップ等化器１８９Ｂは例えば判定帰還を行うバックワード型の等化器である。
【００２６】
この場合、前方タップ等化器１８９Ａにより等化された後、位相回転部１９０によりＩ，Ｑチャネル信号の位相が正しい復調位相となるように制御され、後方タップ等化器１８９Ｂにより判定等化される。この後方タップ等化器１８９Ｂによる遅延は１シンボル分程度であり、位相回転部１９０を制御するループに後方タップ等化器１８９Ｂが含まれていても、高速で追従制御することができる（例えば、特開平７−６６８４３号公報参照）。
【００２７】
【発明が解決しようとする課題】
前述の図１４又は図１５に示す従来の復調装置は、位相回転部１７０，１９０の制御ループの遅延が小さくなることにより高速位相制御が可能となる。しかし、これらの従来例は、図９又は図１０に示す従来例の復調装置とは異なり、等化器１６９又は前方タップ等化器１８９Ａが位相を制御するループの外にある為に、入力されるＩ，Ｑチャネル信号は位相回転している。即ち、等化器１６９又は前方タップ等化器１８９Ａは、回転している座標系で動作している。一方、制御部１７２，１９２は、位相を制御するループの内側にある為に、入力されるＩ，Ｑチャネル信号は位相が回転していない。即ち、制御部１７２，１９２は、回転しない座標系で動作している。よって、静止座標系で作りだす制御信号は、回転座標系で動作する等化器にとって正しい制御信号とはならない為、不安定な制御となっている。
【００２８】
又制御部１７２，１９２に、位相回転されたＩ，Ｑチャネル信号が入力され、等化器１６９又は前方タップ等化器１８９Ａに加えるタップ係数が生成されるから、位相回転部１７０，１９０に於ける位相回転の制御を行う毎に、タップ係数が変更されることになる。即ち、入力直交変調信号の搬送波の位相及び周波数に追従して位相回転を高速制御することが可能となるが、位相回転部１７０，１９０の前段に於ける等化処理が不安定となる問題が生じる。
本発明は、等化処理の安定化を図ることを目的とする。
【００２９】
【課題を解決するための手段】
本発明の復調装置は、（１）入力直交変調信号を局部発振器３からの固定周波数の発振出力信号により検波する準同期検波部２と、この準同期検波部２の検波出力信号をディジタル信号に変換した直交チャネル信号を等化するトランスバーサル型の等化器９と、この等化器９の等化出力の直交チャネル信号の位相回転を行う位相回転部１０とを含む復調装置に於いて、位相回転部１０の前段に接続した等化器９のタップ係数を生成する等化制御部１５に、位相回転部１０により位相回転された直交チャネル信号を元に戻すように逆位相回転させる逆位相回転部１６を接続し、等化器９の動作を安定化させる。
【００３０】
又（２）等化器９に入力される直交チャネル信号を同期引込み時に選択し、同期引込み後に逆位相回転部１６により逆位相回転された直交チャネル信号を選択して、等化制御部１５に入力するセレクタを設けることができる。
【００３１】
又（３）入力直交変調信号を局部発振器３からの固定周波数の発振出力信号により検波する準同期検波部２と、この準同期検波部２の検波出力信号をディジタル信号に変換した直交チャネル信号を等化するトランスバーサル型の等化器９と、この等化器９の等化出力の直交チャネル信号の位相回転を行う位相回転部１０とを含む復調装置に於いて、等化器を、中心タップの前段に相当する前方タップ等化器と、後段に相当する後方タップ等化器とし、位相回転部の前段に前方タップ等化器を接続し、位相回転部の後段に後方タップ等化器を接続し、前方タップ等化器のタップ係数を生成する等化制御部に、位相回転部により位相回転され且つ後方タップ等化器により等化された直交チャネル信号を元に戻すように逆位相回転させる逆位相回転部を接続し、前方タップ等化器の動作を安定化させる。
【００３２】
又（４）等化器に入力される直交チャネル信号を同期引込み時に選択し、同期引込み後に後方タップ等化器により等化された直交チャネル信号を選択して、前方タップ等化器のタップ係数を生成する等化制御部に入力するセレクタを設けることができる。
【００３３】
又（５）前方タップ等化器は、同相フィルタ部と直交フィルタ部とからなる直交チャネル信号対応の等化部を有し、この直交チャネル信号対応の等化部のタップ係数を共通化し、且つ直交チャネル信号対応の等化部の一方の直交フィルタ部の出力信号に−１を乗算して同相フィルタ部の出力信号と加算して出力する構成とすることができる。
【００３４】
又（６）前方タップ等化器のタップ係数を生成する等化制御部は、直交チャネル信号の一方のチャネル信号の極性ビットと誤差信号と他方のチャネル信号の極性信号とを入力する一方のチャネル信号対応等化制御部と、直交チャネル信号の他方のチャネル信号の極性ビットと誤差信号と一方のチャネル信号の極性ビットに負符号を付加して入力する他方のチャネル信号対応等化制御部とを有し、一方のチャネル信号対応等化制御部によるタップ係数と他方のチャネル信号対応制御部によるタップ係数とを加算して前方タップ等化器のタップ係数として出力する構成とすることができる。
【００３５】
又（７）入力直交変調信号を局部発振器からの固定周波数の発振出力信号により検波する準同期検波部と、この準同期検波部の検波出力信号をディジタル信号に変換した直交チャネル信号を等化する等化器と、この等化器の等化出力の直交チャネル信号の位相回転を行う位相回転部とを含む復調装置に於いて、位相回転部の前段に接続した等化器のタップ係数を、位相回転部に入力される直交チャネル信号と同一の位相関係にある直交チャネル信号により生成する等化制御部を設けた構成とする。
【００３６】
又（８）入力直交変調信号を局部発振器からの固定周波数の発振出力信号により検波する準同期検波部と、この準同期検波部の検波出力信号をディジタル信号に変換した直交チャネル信号を等化する等化器と、この等化器の等化出力の直交チャネル信号の位相回転を行う位相回転部とを含む復調装置に於いて、等化器を、中心タップの前段に相当する前方タップ等化器と、後段に相当する後方タップ等化器とし、位相回転部の前段に前方タップ等化器を接続し、この前方タップ等化器のタップ係数を、位相回転部に入力される直交チャネル信号と同一の位相関係にある直交チャネル信号により生成する等化制御部を設けた構成とする。
【００３７】
【発明の実施の形態】
図１は本発明の第１の実施の形態の説明図であり、１は入力端子、２は準同期検波部、３は局部発振器、４，５はバンドパスフィルタ、６，７はＡＤ変換器（Ａ／Ｄ）、８は電圧制御クロック発生器、９は等化器、１０は位相回転部、１１は電圧制御の位相制御信号発生器、１２は制御部、１３，１４はローパスフィルタ、１５は等化制御部、１６は逆位相回転部、１７，１８は出力端子である。
【００３８】
入力端子１に直交変調信号（中間周波信号）が入力され、固定周波数の局部発振器３からの局部発振信号によって準同期検波部２に於いて直交検波され、検波出力の直交チャネル信号はバンドパスフィルタ４，５を介してＡＤ変換器６，７に入力され、電圧制御クロック発生器８からのクロック信号に従ってサンプリングされてディジタル信号に変換される。そして、トランスバーサル型の等化器９に入力され、等化制御部１５からのタップ係数に従ってＩ，Ｑチャネル信号が等化され、位相回転部１０に入力されてＩ，Ｑチャネル信号の位相が回転され、出力端子１７，１８から後段の装置へ送出される。
【００３９】
この第１の実施の形態は、図１４に示す構成に、等化制御部１５と逆位相回転部１６とを設けた構成に相当する。そして、等化制御部１５は、図１４に於いては制御部１７２に含まれている機能で、Ｉ，Ｑチャネル信号の極性ビットと誤差信号とを基に等化器９のタップ係数を算出するものである。なお、この等化器９に入力されるＩ，Ｑチャネル信号は、位相回転部１０により位相回転されて所定の位相に制御される前の位相状態のものである。
【００４０】
そこで、位相回転されたＩ，Ｑチャネル信号を元に戻して等化制御部１５に入力するように、逆位相回転部１６によりＩ，Ｑチャネル信号を逆位相回転する。それによって、等化器９と等化制御部１５とは、位相回転部１０による位相回転前の状態のＩ，Ｑチャネル信号を基に等化処理の動作を行うことになり、直交変調信号の搬送波の位相及び周波数が急変しても、等化器９は安定に動作することになる。
【００４１】
位相回転部１０及び電圧制御の位相制御信号発生器１１は、例えば、図１１に示す構成を適用できるものであり、又逆位相回転部１６は位相回転部１０と同様の構成とし、電圧制御の位相制御信号発生器１１からの位相制御信号（ｓｉｎθ，ｃｏｓθ）を、図１１に示す場合と異なる乗算器に入力して、位相回転部３０と逆の動作を行わせる。
【００４２】
図２は本発明の第２の実施の形態の説明図であり、２１は入力端子、２２は準同期検波部、２３は局部発振器、２４，２５はバンドパスフィルタ、２６，２７はＡＤ変換器（Ａ／Ｄ）、２８は電圧制御クロック発生器、２９Ａは前方タップ等化器、２９Ｂは後方タップ等化器、３０は位相回転部、３１は電圧制御の位相制御信号発生器、３２は制御部、３３，３４はローパスフィルタ、３５Ａ，３５Ｂは等化制御部、３６は逆位相回転部、３７，３８は出力端子である。
【００４３】
この実施の形態は、図１に於ける復調装置の等化器９を、中心タップの前段に相当する前方タップ等化器と、後段に相当する後方タップ等化器とに分けて、前方タップ等化器２９Ａを位相回転部３０の前段に接続し、後方タップ等化器２９Ｂを位相回転部３０の後段に接続し、後方タップ等化器２９Ｂに対する等化制御部３５Ｂには位相回転されたＩ，Ｑチャネル信号を入力し、前方タップ等化器２９Ａに対する等化制御部３５Ａに対して逆位相回転部３６を介してＩ，Ｑチャネル信号を入力する構成としている。
【００４４】
従って、等化制御部３５Ａには、位相回転部３０により位相回転され、後方タップ等化器２９Ｂにより等化されて出力されたＩ，Ｑチャネル信号を、逆位相回転部１６によって位相回転を元に戻して入力するから、前方タップ等化器２９Ａに入力されるＩ，Ｑチャネル信号の位相関係と同一の位相関係のＩ，Ｑチャネル信号が等化制御部３５Ａに入力されることになり、前方タップ等化器２９Ａの制御は、位相回転部３０に於ける位相回転に影響されないものとなり、安定な等化処理が可能となる。
【００４５】
図３は本発明の第２の実施の形態の前方タップ等化器の説明図であり、図２に於ける前方タップ等化器２９Ａは、Ｉ，Ｑチャネル対応の等化部２９Ａ−１，２９Ａ−２により構成されている。又４１，４４はフリップフロップを縦続接続したタップ付き遅延回路、４２，４５は各タップに接続された乗算器、４３，４６は乗算出力信号を加算する加算器、４７，４８は加算器、４９は−１を乗算する乗算器、４０1 ，４０3 は同相フィルタ部、４０2 ，４０4 は直交フィルタ部である。又Ｃ-1〜Ｃ-n，ＣＸ-1〜ＣＸ-nは中心タップのタップ係数Ｃ0 より前方のタップ係数を示す。
【００４６】
又Ｉ，Ｑチャネル対応の等化部２９Ａ−１，２９Ａ−２に於ける同相フィルタ部４０1 ，４０3 に加えるタップ係数Ｃ-1〜Ｃ-nを共通化し、又直交フィルタ部４０2 ，４０4 に加えるタップ係数ＣＸ-1〜ＣＸ-nも共通化する。又Ｉチャネル対応の等化部２９Ａ−１に於いては、同相フィルタ部４０1 の出力信号と直交フィルタ部４０2 の出力信号とを加算器４７により加算してＩチャネルの等化出力信号とする。これに対して、タップ係数の共通化により、Ｑチャネル対応の等化部２９Ａ−２に於ける直交フィルタ部４０4 の出力信号に乗算器４９により−１を乗算して加算器４８に加え、同相フィルタ部４０3 の出力信号に加算してＱチャネルの等化出力信号とする。
【００４７】
図４は本発明の第２の実施の形態の等化制御部の要部説明図であり、図２に於ける前方タップ等化器２９Ａに対する等化制御部３５Ａの要部を示す。同図に於いて、３５Ａ−１，３５Ａ−２はＩ，Ｑチャネル対応の等化制御部、５１，５７はフリップフロップ（ＦＦ）、５２，５６は乗算器、５３，５５は積分器、５４はシフトレジスタ（ＳＲ）、５９は加算器である。又ＤI ，ＤQ はＩ，Ｑチャネルの極性ビット、ＥI ，ＥQ はＩ，Ｑチャネルの誤差信号を示す。又Ｃ-1〜Ｃ-n，ＣＸ-1〜ＣＸ-nは、Ｉ，Ｑチャネル対応の前タップ等化部２９Ａ−１，２９Ａ−２に対して共通化したタップ係数を示す。
【００４８】
Ｉ，Ｑチャネル対応の等化制御部３５Ａ−１，３５Ａ−２は、ほぼ同一の構成を有するものであるが、加算器５８，５９によりそれぞれ等化制御部３５Ａ−１，３５Ａ−２に於ける乗算器５２，５６の乗算出力信号を加算し、積分器５３，５５により積分して、共通化されたタップ係数Ｃ-1〜Ｃ-n，ＣＸ-1〜ＣＸ-nを出力する。
【００４９】
この場合、Ｉチャネル対応の等化制御部３５Ａ−１に、Ｉチャネルの極性ビットＤI と誤差信号ＥI と、Ｑチャネルの極性ビットＤQ とを入力し、Ｑチャネル対応の等化制御部３５Ａ−２に、Ｑチャネルの極性ビットＤQ と誤差信号ＥQ と、Ｉチャネルの極性ビットＤI に負符号を付加して入力する。この負符号を付加した極性ビットＤI は、タップ係数Ｃ-1〜Ｃ-n，ＣＸ-1〜ＣＸ-nを共通化する為であり、例えば、乗算器５６の出力信号を加算器５９に入力する過程に於いて−１を乗算することも可能であるが、演算過程が複雑化することになる。
【００５０】
なお、タップ係数を単に共通化すると、Ｉ，Ｑ軸上で、それぞれのチャネルが示す直交側の方向が逆になるから、前述のように、Ｑチャネル対応の等化制御部３５Ａ−２に予め極性ビットＤI に負符号を付加して入力し、且つＱチャネル対応の前タップ等化部２９Ａ−２の直交フィルタ部４０4 の出力信号に−１を乗算しているものである。このように、Ｉ，Ｑチャネル対応の前方タップ等化器２９Ａ−１，２９Ａ−２のタップ係数を共通化することによって、等化制御部３５Ａの構成を簡単化できる。
【００５１】
図５は本発明の第３の実施の形態の説明図であり、６１は入力端子、６２は準同期検波部、６３は局部発振器、６４，６５はバンドパスフィルタ、６６，６７はＡＤ変換器（Ａ／Ｄ）、６８は電圧制御クロック発生器、６９は等化器、７０は位相回転部、７１は電圧制御の位相制御信号発生器、７２は制御部、７３，７４はローパスフィルタ、７５は等化制御部、７６は逆位相回転部、７７，７８は出力端子、７９はセレクタ（ＳＥＬ）である。
【００５２】
この実施の形態は、図１に示す構成に、セレクタ７９を付加した構成に相当し、準同期検波部６２，位相回転部７０，制御部７２，逆位相回転部７６等については、図１に示す構成と同様であって重複した説明は省略する。前述のセレクタ７９に、等化器６９に入力されるＩ，Ｑチャネル信号と、逆位相回転部７６により逆位相回転されたＩ，Ｑチャネル信号とを入力し、制御信号ｃｔによって選択して等化制御部７５に入力するものである。
【００５３】
同期引込みの状態に於いては、位相回転部７０によるＩ，Ｑチャネル信号の位相回転は、入力直交変調信号の搬送波の位相変動に対応して行われるから、セレクタ７９により逆位相回転部７６により逆位相回転されたＩ，Ｑチャネル信号を選択して等化制御部７５に入力する。又同期外れの状態に於いては、位相回転部７０によるＩ，Ｑチャネル信号の位相回転が高速に行われることになり、逆位相回転部７６により元の位相に戻したとしても、精度が低いものとなるから、等化器６９に入力されるＩ，Ｑチャネル信号をセレクタ７９により選択して等化制御部７５に入力する。
【００５４】
従って、セレクタ７９を制御する制御信号ｃｔは、例えば、図示を省略した後段の同期監視部等に於けるビットエラーレート等を基にした同期確立や同期外れの判定により形成することができる。それによって、同期引込みの過程に於ける不確定性の大きい逆位相回転を行ったＩ，Ｑチャネル信号の極性ビットと誤差信号とを用いるよりも、入力されたＩ，Ｑチャネル信号の極性ビットと誤差信号とを用いて等化器６９を制御するタップ係数を生成し、同期引込みの高速化を図ることができる。
【００５５】
図６は本発明の第４の実施の形態の説明図であり、８１は入力端子、８２は準同期検波部、８３は局部発振器、８４，８５はバンドパスフィルタ、８６，８７はＡＤ変換器（Ａ／Ｄ）、８８は電圧制御クロック発生器、８９Ａは前方タップ等化器、８９Ｂは後方タップ等化器、９０は位相回転部、９１は電圧制御の位相制御信号発生器、９２は制御部、９３，９４はローパスフィルタ、９５Ａ，９５Ｂは等化制御部、９６は逆位相回転部、９７，９８は出力端子、９９はセレクタ（ＳＥＬ）である。
【００５６】
この実施の形態は、図２に示す構成に、セレクタ９９を付加した構成に相当し、準同期検波部８２，位相回転部９０，制御部９２，逆位相回転部９６等については、図２に示す構成と同様であって重複した説明は省略する。前述のセレクタ９９は、図５に於けるセレクタ７９と同様に制御信号ｃｔによって、前方タップ等化器８９Ａに入力されるＩ，Ｑチャネル信号と、逆位相回転部９６により逆位相回転されたＩ，Ｑチャネル信号とを選択して等化制御部９５Ａに入力するものである。
【００５７】
それによって、同期引込みの過程に於ける不確定性の大きい逆位相回転を行ったＩ，Ｑチャネル信号の極性ビットと誤差信号とを用いるよりも、入力されたＩ，Ｑチャネル信号の極性ビットと誤差信号とを用いて前方タップ等化器８９Ａを制御するタップ係数を生成し、同期引込みの高速化を図ることができる。
【００５８】
図７は本発明の第５の実施の形態の説明図であり、図１と同一符号は同一部分を示し、重複した部分の動作説明を省略する。この実施の形態は、等化器９から出力されて位相回転部１０に入力されるＩ，Ｑチャネル信号を分岐して、等化制御部１５に入力する構成としている。従って、この等化制御部１５は、位相回転部１０の前段に接続した等化器９のタップ係数を、位相回転部１０に入力されるＩ，Ｑチャネル信号と同一位相関係にあるＩ，Ｑチャネル信号を用いて形成することになる。即ち、位相回転される前のＩ，Ｑチャネル信号を用いるものである。それによって、図１に示す実施の形態に於ける逆位相回転部１６は不要となり、構成の簡単化を図ることができる。
【００５９】
図８は本発明の第６の実施の形態の説明図であり、図２と同一符号は同一部分を示し、重複した部分の動作説明を省略する。この実施の形態は、前方タップ等化器２９Ａから出力されて位相回転部３０に入力されるＩ，Ｑチャネル信号を分岐して、等化制御部３５Ａに入力する構成としている。従って、この等化制御部３５Ａは、位相回転部３０の前段に接続した前方タップ等化器３９Ａのタップ係数を、位相回転部３０に入力されるＩ，Ｑチャネル信号と同一位相関係にあるＩ，Ｑチャネル信号を用いて形成することになる。即ち、位相回転される前のＩ，Ｑチャネル信号を用いるものである。それによって、図２に示す実施の形態に於ける逆位相回転部３６は不要となり、構成の簡単化を図ることができる。
【００６０】
【発明の効果】
以上説明したように、本発明は、位相回転部１０の前段に接続した等化器９のタップ係数を生成する等化制御部１５に、逆位相回転部１６を接続して、位相回転部１０により回転された直交チャネル信号を元に戻して等化制御部１５に入力することにより、等化制御部１５は、等化器９の入力直交チャネル信号の位相に対応した等化出力直交チャネル信号の極性ビットと誤差信号とを用いてタップ係数を生成することが可能となり、入力直交変調信号の搬送波の周波数又は位相が変動しても、比較的簡単な構成によって等化動作の安定化を図ることができる利点がある。
【００６１】
又等化器９を前方タップ等化器２９Ａと後方タップ等化器２９Ｂとに分けて、位相回転部３０の前段に前方タップ等化器２９Ａを接続し、後段に後方タップ等化器２９Ｂを接続した構成に於いても、前方タップ等化器２９Ａのタップ係数を生成する等化制御部３５Ａに逆位相回転部３６を接続することにより、前方タップ等化器２９Ａに入力される直交チャネル信号に対応した位相の等化後の直交チャネル信号の極性ビットと誤差信号とを用いてタップ係数を生成することが可能となり、比較的簡単な構成によって等化動作の安定化を図ることができる利点がある。
【００６２】
又前方タップ等化器の直交チャネル信号対応の一方の等化部と他方の等化部とのタップ係数を共通化することにより、このタップ係数を生成する等化制御部の構成も簡単となり、コストダウンを図ることができる利点がある。
【図面の簡単な説明】
【図１】本発明の第１の実施の形態の説明図である。
【図２】本発明の第２の実施の形態の説明図である。
【図３】本発明の第２の実施の形態の前方タップ等化器の説明図である。
【図４】本発明の第２の実施の形態の等化制御部の要部説明図である。
【図５】本発明の第３の実施の形態の説明図である。
【図６】本発明の第４の実施の形態の説明図である。
【図７】本発明の第５の実施の形態の説明図である。
【図８】本発明の第６の実施の形態の説明図である。
【図９】従来例のアナログ搬送波再生による復調装置の説明図である。
【図１０】従来例のディジタル搬送波再生による復調装置の説明図である。
【図１１】位相回転部及び制御信号発生器の説明図である。
【図１２】トランスバーサル等化器の説明図である。
【図１３】従来例の制御部の要部説明図である。
【図１４】従来の復調装置の一例の説明図である。
【図１５】従来の復調装置の他の例の説明図である。
【符号の説明】
１ 入力端子
２ 準同期検波部
３ 局部発振器
４，５ バンドパスフィルタ
６，７ ＡＤ変換器（Ａ／Ｄ）
９ 等化器
１０ 位相回転部
１１ 電圧制御の位相制御信号発生器
１２ 制御部
１５ 等化制御部
１６ 逆位相回転部
Claims (2)
- 入力直交変調信号を局部発振器からの固定周波数の発振出力信号により検波する準同期検波部と、該準同期検波部の検波出力信号をディジタル信号に変換した直交チャネル信号を等化する等化器と、該等化器の等化出力の直交チャネル信号の位相回転を行う位相回転部とを含む復調装置に於いて、
前記位相回転部の前段に接続した前記等化器のタップ係数を生成する等化制御部と、
前記位相回転部により位相回転された直交チャネル信号を元に戻すように逆位相回転させる逆位相回転部と、
前記等化器に入力される直交チャネル信号を同期引込み時に選択し、同期引込み後に前記逆位相回転部により逆位相回転された直交チャネル信号を選択して、前記等化制御部に入力するセレクトと
を備えたことを特徴とする復調装置。 - 入力直交変調信号を局部発振器からの固定周波数の発振出力信号により検波する準同期検波部と、該準同期検波部の検波出力信号をディジタル信号に変換した直交チャネル信号を等化する等化器と、該等化器の等化出力の直交チャネル信号の位相回転を行う位相回転部とを含む復調装置に於いて、
前記等化器を、中心タップの前段に相当する前方タップ等化器と、後段に相当する後方タップ等化器とに分割し、前記前方タップ等化器を前記位相回転部の前段に接続し、前記後方タップ等化器を前記位相回転部の後段に接続し、前記前方タップ等化器のタップ係数を生成する等化制御部に、同期引込み時に前記前方タップ等化器に入力される直交チャネル信号を選択し、同期引込み後に前記後方タップ等化器により等化された直交チャネル信号を選択して入力するセレクタを設けた
ことを特徴とする復調装置。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11463597A JP3728573B2 (ja) | 1997-05-02 | 1997-05-02 | 復調装置 |
| US08/961,201 US6034564A (en) | 1997-05-02 | 1997-10-30 | Demodulator using quasi-synchronous detection to demodulate modulated quadrature input signals |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11463597A JP3728573B2 (ja) | 1997-05-02 | 1997-05-02 | 復調装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH10308784A JPH10308784A (ja) | 1998-11-17 |
| JP3728573B2 true JP3728573B2 (ja) | 2005-12-21 |
Family
ID=14642765
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP11463597A Expired - Fee Related JP3728573B2 (ja) | 1997-05-02 | 1997-05-02 | 復調装置 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US6034564A (ja) |
| JP (1) | JP3728573B2 (ja) |
Families Citing this family (24)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6975691B1 (en) * | 1997-12-17 | 2005-12-13 | Kabushiki Kaisha Kenwood | Receiver |
| JP2943803B1 (ja) * | 1998-08-11 | 1999-08-30 | 日本電気株式会社 | 受信装置 |
| GB2348345B (en) * | 1999-01-25 | 2004-04-14 | Nec Corp | Demodulator and demodulation method for demodulating quadrature modulation signals |
| US6879630B2 (en) * | 2000-03-30 | 2005-04-12 | Hitachi Kokusai Electric Inc. | Automatic equalization circuit and receiver circuit using the same |
| JP2002142204A (ja) * | 2000-11-01 | 2002-05-17 | Nec Soft Ltd | テレビ受信料請求システム |
| US7295623B2 (en) * | 2001-07-11 | 2007-11-13 | Vativ Technologies, Inc. | High-speed communications transceiver |
| JP2003046587A (ja) * | 2001-08-03 | 2003-02-14 | Nec Corp | 復調器 |
| US6944244B2 (en) | 2001-09-18 | 2005-09-13 | Thomson Licensing S.A. | Mechanism for OFDM equalizer tap initialization using an adaptive algorithm |
| FR2837338B1 (fr) * | 2002-03-15 | 2005-05-06 | St Microelectronics Sa | Circuit de demodulation de porteuses en quadrature a haute efficacite |
| US7317777B2 (en) * | 2002-10-07 | 2008-01-08 | International Business Machines Corporation | Digital adaptive control loop for data deserialization |
| DE10347259B4 (de) * | 2003-10-08 | 2013-10-31 | Entropic Communications, Inc. | Verfahren zum Synchronisieren einer Schaltungsanordnung beim Empfang eines modulierten Signals |
| JP4583196B2 (ja) * | 2005-02-04 | 2010-11-17 | 富士通セミコンダクター株式会社 | 通信装置 |
| US7529320B2 (en) * | 2005-09-16 | 2009-05-05 | Agere Systems Inc. | Format efficient timing acquisition for magnetic recording read channels |
| JPWO2007043124A1 (ja) * | 2005-09-30 | 2009-04-16 | 富士通マイクロエレクトロニクス株式会社 | オーバーサンプリング・トランスバーサル等化器 |
| US8014476B2 (en) * | 2005-11-07 | 2011-09-06 | Qualcomm, Incorporated | Wireless device with a non-compensated crystal oscillator |
| SG133423A1 (en) * | 2005-12-14 | 2007-07-30 | Oki Techno Ct Singapore Pte | A method, apraratus and receiver for demapping dual carrier modulated cofdm signals |
| US8077657B2 (en) * | 2007-03-19 | 2011-12-13 | Intel Corporation | Keep-alive handling in a wireless network |
| JP5375520B2 (ja) | 2008-11-07 | 2013-12-25 | 住友電気工業株式会社 | 通信装置 |
| CN102598561B (zh) * | 2009-10-26 | 2014-11-26 | 住友电气工业株式会社 | 无线通信装置 |
| US20120170691A1 (en) | 2010-12-31 | 2012-07-05 | Stmicroelectronics (Canada), Inc. | Interference cancellation and improved signal-to-noise ratio circuits, systems, and methods |
| JP5146571B2 (ja) * | 2011-07-15 | 2013-02-20 | 富士通株式会社 | データ受信装置および適応等化回路 |
| US9686103B2 (en) | 2012-04-27 | 2017-06-20 | Mediatek Inc. | Method for compensating the frequency dependent phase imbalance |
| FR2994356A1 (fr) * | 2012-08-03 | 2014-02-07 | St Microelectronics Grenoble 2 | Correction de desequilibre dans une demodulation avec echantillonnage pleine bande |
| CN114243792B (zh) * | 2021-11-18 | 2024-04-16 | 南京河海南自水电自动化有限公司 | 一种同步发电机准同期并列方法及*** |
-
1997
- 1997-05-02 JP JP11463597A patent/JP3728573B2/ja not_active Expired - Fee Related
- 1997-10-30 US US08/961,201 patent/US6034564A/en not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| US6034564A (en) | 2000-03-07 |
| JPH10308784A (ja) | 1998-11-17 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3728573B2 (ja) | 復調装置 | |
| US5049830A (en) | Carrier recovery system and digital phase demodulator | |
| EP0375272B1 (en) | Coherent phase shift keyed demodulator | |
| JP3188356B2 (ja) | 時分割多重通信チャネル用ディジタル復調方法及び回路 | |
| US5982821A (en) | Frequency discriminator and method and receiver incorporating same | |
| JP2007195075A (ja) | 復調回路および復調方法 | |
| US4528512A (en) | Timing synchronizing circuit for demodulators | |
| JPH0131821B2 (ja) | ||
| JP3517056B2 (ja) | Ｖｓｂ変調信号におけるサンプリングタイミング位相誤差検出器 | |
| US6175591B1 (en) | Radio receiving apparatus | |
| JP3575883B2 (ja) | ディジタル復調器 | |
| EP0484914B1 (en) | Demodulator and method for demodulating digital signals modulated by a minimum shift keying | |
| JP3489493B2 (ja) | シンボル同期装置および周波数ホッピング受信装置 | |
| KR100327905B1 (ko) | 보간 필터를 사용한 타이밍 복원 병렬 처리 방법 및 그 장치 | |
| US7457375B2 (en) | Timing extractor, timing extraction method, and demodulator having the timing extractor | |
| JPH09168039A (ja) | 搬送波再生回路 | |
| JP3479882B2 (ja) | 復調器 | |
| JP2838962B2 (ja) | 搬送波再生方式 | |
| JP3518429B2 (ja) | デジタルｐｌｌ装置およびシンボル同期装置 | |
| JPH0897874A (ja) | オフセットｑｐｓｋ復調器 | |
| JP2975390B2 (ja) | 多値数可変変復調器 | |
| JP3159324B2 (ja) | ディジタル復調装置 | |
| JPH06132996A (ja) | π／４シフトＱＰＳＫ復調回路 | |
| JP2513327B2 (ja) | デジタル復調装置 | |
| JPH0583320A (ja) | 搬送波同期回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20040226 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20050609 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20050614 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20050810 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20050906 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20050916 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081014 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091014 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091014 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101014 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101014 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111014 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111014 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121014 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121014 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131014 Year of fee payment: 8 |
|
| LAPS | Cancellation because of no payment of annual fees |