JPH06233550A - インバータ装置の指令入力方式 - Google Patents
インバータ装置の指令入力方式Info
- Publication number
- JPH06233550A JPH06233550A JP5018289A JP1828993A JPH06233550A JP H06233550 A JPH06233550 A JP H06233550A JP 5018289 A JP5018289 A JP 5018289A JP 1828993 A JP1828993 A JP 1828993A JP H06233550 A JPH06233550 A JP H06233550A
- Authority
- JP
- Japan
- Prior art keywords
- input
- command
- circuit
- external contact
- state
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Control Of Ac Motors In General (AREA)
- Inverter Devices (AREA)
- Control Of Electric Motors In General (AREA)
Abstract
(57)【要約】
【目的】 ハードウェア量を増加することなく、指令入
力回路の異常による誤った指令による誤処理を防止す
る。 【構成】 制御回路120は、読込みタイミングT1,
T2,…において外部接点XからのON,OFFによる
指令信号を読込み、この信号がON→OFF→ONと変
化した場合には外部接点に基づく運転・制御切換え等の
指令処理をする。
力回路の異常による誤った指令による誤処理を防止す
る。 【構成】 制御回路120は、読込みタイミングT1,
T2,…において外部接点XからのON,OFFによる
指令信号を読込み、この信号がON→OFF→ONと変
化した場合には外部接点に基づく運転・制御切換え等の
指令処理をする。
Description
【0001】
【産業上の利用分野】本発明はインバータ装置の指令入
力方式に関し、特に交流電動機の駆動制御に使用される
インバータ装置における指令入力方式に関するものであ
る。
力方式に関し、特に交流電動機の駆動制御に使用される
インバータ装置における指令入力方式に関するものであ
る。
【0002】
【従来の技術】交流電動機の駆動制御用のインバータ装
置においては、直流電源部から供給される直流入力をイ
ンバータ回路により交流に変換し、またこのインバータ
回路の交流出力を出力線を介して交流電動機に供給する
とともに、インバータ回路による交流出力制御によって
上記交流電動機を制御するという構成が一般的に採られ
る。
置においては、直流電源部から供給される直流入力をイ
ンバータ回路により交流に変換し、またこのインバータ
回路の交流出力を出力線を介して交流電動機に供給する
とともに、インバータ回路による交流出力制御によって
上記交流電動機を制御するという構成が一般的に採られ
る。
【0003】この種のインバータ装置による交流電動機
の運転、寸動、非常停止、あるいは制御切換等の指令
は、従来は例えば図5に示した回路により行われる。図
5において、非常停止、運転、寸動、あるいは速度設定
等の指令信号がスイッチS1〜S3および速度設定器S
eにより指令入力回路101〜103あるいはA/Dコ
ンバータ104により入力される。これら入力された指
令信号は、入力ポート111を介してまたは直接に制御
回路120に入力される。制御回路120は、上記指令
信号が入力されるバスライン121、このバスライン1
21にそれぞれ接続されたCPU122とROM123
およびRAM124等から構成される。制御回路120
は、CPU122における処理動作に基づき、上記入力
された指令信号に応じてベースドライブ回路130を介
してトランジスタインバータ140のベース電流を制御
し、これにより交流電動機Mの駆動制御がなされる。
の運転、寸動、非常停止、あるいは制御切換等の指令
は、従来は例えば図5に示した回路により行われる。図
5において、非常停止、運転、寸動、あるいは速度設定
等の指令信号がスイッチS1〜S3および速度設定器S
eにより指令入力回路101〜103あるいはA/Dコ
ンバータ104により入力される。これら入力された指
令信号は、入力ポート111を介してまたは直接に制御
回路120に入力される。制御回路120は、上記指令
信号が入力されるバスライン121、このバスライン1
21にそれぞれ接続されたCPU122とROM123
およびRAM124等から構成される。制御回路120
は、CPU122における処理動作に基づき、上記入力
された指令信号に応じてベースドライブ回路130を介
してトランジスタインバータ140のベース電流を制御
し、これにより交流電動機Mの駆動制御がなされる。
【0004】上記のCPUを主とした制御回路における
処理の一例を図6に示した通りで、上記スイッチS1〜
S3からの指令データを入力し、またこれらの入力が安
定した段階で、非常停止、運転、寸動等の処理が順次実
行される。
処理の一例を図6に示した通りで、上記スイッチS1〜
S3からの指令データを入力し、またこれらの入力が安
定した段階で、非常停止、運転、寸動等の処理が順次実
行される。
【0005】またこの種のインバータ装置では、外部回
路等からのノイズあるいは上記スイッチS1〜S3等の
外部接点におけるチャタリングが原因で誤動作が起きる
危険性があり、これらを防止する必要がある。そこで例
えば上記の如き指令入力回路101〜103として、図
7(a)のように外部接点Xと入力ポート111との間
にフォトカプラ105の如き絶縁回路を設けたり、ある
いは同図(b)のようにシュミットトリガ回路106の
ようなフィルタ回路を挿入する構成が一般的に採られ
る。更にこれらの構成とともに、上記のように指令デー
タの入力、即ち指令データの入力ポートへの読み込み
を、入力安定が確認できるまで複数回繰返す構成が採ら
れる。
路等からのノイズあるいは上記スイッチS1〜S3等の
外部接点におけるチャタリングが原因で誤動作が起きる
危険性があり、これらを防止する必要がある。そこで例
えば上記の如き指令入力回路101〜103として、図
7(a)のように外部接点Xと入力ポート111との間
にフォトカプラ105の如き絶縁回路を設けたり、ある
いは同図(b)のようにシュミットトリガ回路106の
ようなフィルタ回路を挿入する構成が一般的に採られ
る。更にこれらの構成とともに、上記のように指令デー
タの入力、即ち指令データの入力ポートへの読み込み
を、入力安定が確認できるまで複数回繰返す構成が採ら
れる。
【0006】
【発明が解決しようとする課題】しかしながら、上記従
来構成では、指令入力回路の劣化や破損等により外部接
点がONしたのと同じ状態になった場合には、インバー
タ装置が予期せぬ運転等を引き起こすという問題があ
る。即ち、図7(a)、(b)の構成において、フォト
カプラ105を構成する2次側トランジスタであるフォ
トトランジスタ、あるいはシュミットトリガ回路106
の出力端子がONしてアクティブになった場合には、入
力ポート111に誤った指令データが出力される。そし
てこの結果、インバータ装置が暴走運転に至ってしまう
という虞がある。
来構成では、指令入力回路の劣化や破損等により外部接
点がONしたのと同じ状態になった場合には、インバー
タ装置が予期せぬ運転等を引き起こすという問題があ
る。即ち、図7(a)、(b)の構成において、フォト
カプラ105を構成する2次側トランジスタであるフォ
トトランジスタ、あるいはシュミットトリガ回路106
の出力端子がONしてアクティブになった場合には、入
力ポート111に誤った指令データが出力される。そし
てこの結果、インバータ装置が暴走運転に至ってしまう
という虞がある。
【0007】上記不都合を防止するためには、図8に例
示したように、外部接点Xによる指令データの入力ポー
ト111への指令入力回路を2系統設けて2重化すると
ともに、これら指令入力回路のAND条件をハードウェ
アまたはソフトウェアにより演算し、2つの指令入力回
路ともにONの時に正しい指令とみなす方法が考えられ
る。ところがこの方法の場合、2重化に伴い必要なハー
ドウェア量が増加するという欠点がある。
示したように、外部接点Xによる指令データの入力ポー
ト111への指令入力回路を2系統設けて2重化すると
ともに、これら指令入力回路のAND条件をハードウェ
アまたはソフトウェアにより演算し、2つの指令入力回
路ともにONの時に正しい指令とみなす方法が考えられ
る。ところがこの方法の場合、2重化に伴い必要なハー
ドウェア量が増加するという欠点がある。
【0008】本発明の目的は、上記のようなハードウェ
ア量の増加を招くことなしに、指令入力回路の異常によ
る誤った指令データ入力による誤処理を防止することが
できる、インバータ装置の指令入力方式を提供すること
にある。
ア量の増加を招くことなしに、指令入力回路の異常によ
る誤った指令データ入力による誤処理を防止することが
できる、インバータ装置の指令入力方式を提供すること
にある。
【0009】
【課題を解決するための手段】本発明のインバータ装置
の指令入力方式は、少なくとも1つの外部接点からの指
令信号を所定の指令入力回路を介してインバータ装置の
制御回路に入力し、前記制御回路において前記指令信号
に基づく所定の制御処理を行わせるインバータ装置にお
いて、前記指令信号をON,OFF,ONと状態変化さ
せ、前記状態変化が正しく入力された時に前記制御回路
は前記制御処理を行なうことを特徴とする。
の指令入力方式は、少なくとも1つの外部接点からの指
令信号を所定の指令入力回路を介してインバータ装置の
制御回路に入力し、前記制御回路において前記指令信号
に基づく所定の制御処理を行わせるインバータ装置にお
いて、前記指令信号をON,OFF,ONと状態変化さ
せ、前記状態変化が正しく入力された時に前記制御回路
は前記制御処理を行なうことを特徴とする。
【0010】上記のような状態変化は、外部接点自体に
行わせても良いし、あるいは外部接点と指令入力回路と
の間に外部接点のONに対応してこのような状態変化を
する異常検知手段を設ける構成としても良い。
行わせても良いし、あるいは外部接点と指令入力回路と
の間に外部接点のONに対応してこのような状態変化を
する異常検知手段を設ける構成としても良い。
【0011】また本発明の別のインバータ装置の指令入
力方式は、少なくとも1つの外部接点からの指令信号を
所定の指令入力回路を介してインバータ装置の制御回路
に入力し、前記制御回路において前記指令信号に基づく
所定の制御処理を行わせるインバータ装置において、前
記指令入力回路を前記外部接点の状態に拘らずOFF状
態とする判別手段を設け、前記OFF状態が正しく入力
された時に前記制御回路は前記制御処理を行うことを特
徴とする。
力方式は、少なくとも1つの外部接点からの指令信号を
所定の指令入力回路を介してインバータ装置の制御回路
に入力し、前記制御回路において前記指令信号に基づく
所定の制御処理を行わせるインバータ装置において、前
記指令入力回路を前記外部接点の状態に拘らずOFF状
態とする判別手段を設け、前記OFF状態が正しく入力
された時に前記制御回路は前記制御処理を行うことを特
徴とする。
【0012】
【作用】請求項1記載の発明では、指令信号の上記のよ
うな状態変化によって指令入力回路の動作を確認し、つ
まり複数のON指令に基づいて正しい指令と判定するこ
とで、指令入力回路が不具合の場合に制御回路は誤った
制御処理を行うことがなく、上記のような暴走運転等が
確実に防止される。
うな状態変化によって指令入力回路の動作を確認し、つ
まり複数のON指令に基づいて正しい指令と判定するこ
とで、指令入力回路が不具合の場合に制御回路は誤った
制御処理を行うことがなく、上記のような暴走運転等が
確実に防止される。
【0013】また請求項2記載の発明では、上記のよう
な判別手段によって指令入力回路がOFF状態となるこ
とを確認して、つまり指令入力回路の動作を確認するこ
とで、制御回路が誤った制御処理を行うことが防止され
る。
な判別手段によって指令入力回路がOFF状態となるこ
とを確認して、つまり指令入力回路の動作を確認するこ
とで、制御回路が誤った制御処理を行うことが防止され
る。
【0014】
【実施例】以下に本発明の実施例を詳細に説明する。
【0015】(実施例1)図1、2は本発明の実施例の
指令入力方式における動作の説明図である。この実施例
における基本的な回路構成自体は、上述した図5や図7
に挙げた構成と実質的に同様であるが、各外部接点Xに
おける動作、並びに制御回路120の処理動作が次のよ
うに異なる。尚、説明の便宜上、以下の説明では各構成
要素の符号は図5や7のものを使用する。また外部接点
Xは運転制御切換え等の指令のための入力(各運転制御
等のための上記のスイッチS1〜S3等)の1接点を例
示したものである。
指令入力方式における動作の説明図である。この実施例
における基本的な回路構成自体は、上述した図5や図7
に挙げた構成と実質的に同様であるが、各外部接点Xに
おける動作、並びに制御回路120の処理動作が次のよ
うに異なる。尚、説明の便宜上、以下の説明では各構成
要素の符号は図5や7のものを使用する。また外部接点
Xは運転制御切換え等の指令のための入力(各運転制御
等のための上記のスイッチS1〜S3等)の1接点を例
示したものである。
【0016】図1において、制御回路120は、一定の
時間t3の間隔で所定の入力処理を繰り返して行い、運
転制御切換え等の指令を発生する。また外部接点Xは、
上記の例えばスイッチS1が投入された際には、ON
(指令あり),OFF(指令なし),ON(指令あり)
とその接点の状態を変化するように構成される。この場
合において外部接点Xは、図示したように時間t1,t
2,t3の間それぞれ上記のようにON,OFF,ON
と状態変化するように、それ自体あるいは外部機器によ
り制御される。これら時間t1,t2,t3は、t1=
t2=t3となるように設定される。また上記状態変化
のタイミング、つまりON,OFF,ONの各タイミン
グは、図1に示したように、制御回路120における入
力処理のための外部接点からの指令信号の読込みタイミ
ングT1,T2,…に同期され、例えば図示したように
時間t1,t2,t3の中央が読込みタイミングT1,
T2,…に来るように設定される。
時間t3の間隔で所定の入力処理を繰り返して行い、運
転制御切換え等の指令を発生する。また外部接点Xは、
上記の例えばスイッチS1が投入された際には、ON
(指令あり),OFF(指令なし),ON(指令あり)
とその接点の状態を変化するように構成される。この場
合において外部接点Xは、図示したように時間t1,t
2,t3の間それぞれ上記のようにON,OFF,ON
と状態変化するように、それ自体あるいは外部機器によ
り制御される。これら時間t1,t2,t3は、t1=
t2=t3となるように設定される。また上記状態変化
のタイミング、つまりON,OFF,ONの各タイミン
グは、図1に示したように、制御回路120における入
力処理のための外部接点からの指令信号の読込みタイミ
ングT1,T2,…に同期され、例えば図示したように
時間t1,t2,t3の中央が読込みタイミングT1,
T2,…に来るように設定される。
【0017】制御回路120における上記の入力処理の
フローチャートの一例を図2に示した。この場合、制御
回路120における内部データには図示したようなフラ
グFLAGが設けられ、また外部接点Xからの指令があ
る毎にフラグFLAGが1,2と変化し、これにより外
部接点XのON→OFF→ONにより内部の運転・制御
切換え等の指令を生成する。
フローチャートの一例を図2に示した。この場合、制御
回路120における内部データには図示したようなフラ
グFLAGが設けられ、また外部接点Xからの指令があ
る毎にフラグFLAGが1,2と変化し、これにより外
部接点XのON→OFF→ONにより内部の運転・制御
切換え等の指令を生成する。
【0018】次にこの入力処理を図2を参照しつつ説明
する。この入力処理はフラグFLAGの状態(FLAG
=0,1,2)、並びに外部接点Xの状態(X=ON,
OFF)によって上記読込みタイミング毎に行われる。
そして外部接点Xからの指令がない場合には、フラグF
LAGが0で、また外部接点XがOFFの状態であるた
め、処理指令はOFFのままである。
する。この入力処理はフラグFLAGの状態(FLAG
=0,1,2)、並びに外部接点Xの状態(X=ON,
OFF)によって上記読込みタイミング毎に行われる。
そして外部接点Xからの指令がない場合には、フラグF
LAGが0で、また外部接点XがOFFの状態であるた
め、処理指令はOFFのままである。
【0019】一方、図1で読込みタイミングT3におい
て外部接点XがONとなると、FLAG=1と設定され
る。次いで読込みタイミングT4において外部接点Xが
OFFとなると、図2の入力処理によってFLAG=2
と設定される。更にこれらに続く読込みタイミングT5
において外部接点XがONになると、処理指令がONと
なり、所定の制御処理が行われる。
て外部接点XがONとなると、FLAG=1と設定され
る。次いで読込みタイミングT4において外部接点Xが
OFFとなると、図2の入力処理によってFLAG=2
と設定される。更にこれらに続く読込みタイミングT5
において外部接点XがONになると、処理指令がONと
なり、所定の制御処理が行われる。
【0020】またこの実施例において、指令入力回路の
劣化や破損等が原因で外部接点XがONしたのと同じ状
態になると、FLAG=1となる。しかしながらこの場
合、外部接点XがONに続くOFF状態がないので、次
の読込みタイミングにおいてFLAG=0となり、また
処理指令はOFFのままであるため、指令に対応した制
御処理は行われない。
劣化や破損等が原因で外部接点XがONしたのと同じ状
態になると、FLAG=1となる。しかしながらこの場
合、外部接点XがONに続くOFF状態がないので、次
の読込みタイミングにおいてFLAG=0となり、また
処理指令はOFFのままであるため、指令に対応した制
御処理は行われない。
【0021】以上のように構成される実施例1の指令入
力方式によれば、ON,OFFいずれの状態でも出力で
きる正常な指令入力回路によってのみ正しい指令を入力
することができ、ハードウエアを上記従来例のように2
重化して冗長構成とすることなしに、指令入力回路の異
常による誤った指令発生を防止することができる。
力方式によれば、ON,OFFいずれの状態でも出力で
きる正常な指令入力回路によってのみ正しい指令を入力
することができ、ハードウエアを上記従来例のように2
重化して冗長構成とすることなしに、指令入力回路の異
常による誤った指令発生を防止することができる。
【0022】(実施例2)次に図3、4を参照して、本
発明の実施例2の指令入力方式を説明する。この実施例
2は、CPU122によって制御可能なリレーRyおよ
び接点Yを設けて指令入力回路へ実施例1のような状態
変化をする指令信号を供給することで、指令入力回路の
動作を確認しつつ所定の制御処理を行うようにしたもの
である。
発明の実施例2の指令入力方式を説明する。この実施例
2は、CPU122によって制御可能なリレーRyおよ
び接点Yを設けて指令入力回路へ実施例1のような状態
変化をする指令信号を供給することで、指令入力回路の
動作を確認しつつ所定の制御処理を行うようにしたもの
である。
【0023】図3において、外部接点X1,X2からの
指令信号は、フォトカプラ105を介して入力ポート1
11や図示しないバスライン121に入力される。これ
らフォトカプラ105の入力側、即ちフォトカプラ10
5を構成するフォトダイオード105aへの電力供給路
には、接点Yが設けられている。接点YはリレーRyの
通電時にその接点がONとなるものである。
指令信号は、フォトカプラ105を介して入力ポート1
11や図示しないバスライン121に入力される。これ
らフォトカプラ105の入力側、即ちフォトカプラ10
5を構成するフォトダイオード105aへの電力供給路
には、接点Yが設けられている。接点YはリレーRyの
通電時にその接点がONとなるものである。
【0024】リレーRyはフォトカプラ151の出力側
であるフォトトランジスタ151bに接続されており、
また同じく入力側であるフォトダイオード105aには
出力ポート112を介して図示しない(図5を参照)制
御回路120からの制御信号が出力されている。そして
この制御信号によってフォトダイオード151aを導通
してフォトトランジスタ151bをONすることで、リ
レーRyが通電し、接点YがOFFからONに、または
ONからOFFに制御できる構成となっている。このよ
うな制御信号による接点YのON,OFF制御は、CP
U122によって、実施例1における外部接点Xの状態
変化と同様に行われる。
であるフォトトランジスタ151bに接続されており、
また同じく入力側であるフォトダイオード105aには
出力ポート112を介して図示しない(図5を参照)制
御回路120からの制御信号が出力されている。そして
この制御信号によってフォトダイオード151aを導通
してフォトトランジスタ151bをONすることで、リ
レーRyが通電し、接点YがOFFからONに、または
ONからOFFに制御できる構成となっている。このよ
うな制御信号による接点YのON,OFF制御は、CP
U122によって、実施例1における外部接点Xの状態
変化と同様に行われる。
【0025】実施例2における制御回路120の上記制
御処理や入力処理のフローチャートの一例を図4に示し
た。尚、図4においてX1,X2はそれぞれ外部接点X
1,X2からフォトカプラ105や入力ポート111を
介して制御回路120に入力される指令信号(指令デー
タ)を意味する。またMX1,MX2は制御回路120
内における外部接点判別のための判別データを意味し、
MX1ないしMX2が0は異常状態を、また1は正常状
態をそれぞれ意味する。異常状態とは、指令入力回路で
あるフォトカプラ105が故障等によって異常であるこ
とを指す。
御処理や入力処理のフローチャートの一例を図4に示し
た。尚、図4においてX1,X2はそれぞれ外部接点X
1,X2からフォトカプラ105や入力ポート111を
介して制御回路120に入力される指令信号(指令デー
タ)を意味する。またMX1,MX2は制御回路120
内における外部接点判別のための判別データを意味し、
MX1ないしMX2が0は異常状態を、また1は正常状
態をそれぞれ意味する。異常状態とは、指令入力回路で
あるフォトカプラ105が故障等によって異常であるこ
とを指す。
【0026】次に図4を参照しつつ、実施例2の動作を
説明する。この場合、インバータ装置が運転状態である
時には、制御回路120は所定のタイミングで図4にお
けるPATH1とPATH2の処理を順次繰返して行
う。ここで、処理開始時における接点Yが例えばOFF
状態であれば、まずPATH2の処理が行われる。
説明する。この場合、インバータ装置が運転状態である
時には、制御回路120は所定のタイミングで図4にお
けるPATH1とPATH2の処理を順次繰返して行
う。ここで、処理開始時における接点Yが例えばOFF
状態であれば、まずPATH2の処理が行われる。
【0027】PATH2の処理では、指令データX1,
X2が読込まれ、また判別データMX1,MX2がそれ
ぞれ1に設定される。次いで読込まれた指令データX
1,X2のON,OFF状態がそれぞれ検知される。こ
の場合、接点YがOFF状態であるから、指令データX
1,X2はそれぞれOFFであるのが正常状態である。
よって、指令データX1ないしX2がONであれば、フ
ォトカプラ105が故障等によって異常であると判断さ
れ、判別データMX1ないしMX2が0に設定される。
そしてPATH2の処理の最後には接点YがONに制御
され、次いでPATH1の処理が行われる。
X2が読込まれ、また判別データMX1,MX2がそれ
ぞれ1に設定される。次いで読込まれた指令データX
1,X2のON,OFF状態がそれぞれ検知される。こ
の場合、接点YがOFF状態であるから、指令データX
1,X2はそれぞれOFFであるのが正常状態である。
よって、指令データX1ないしX2がONであれば、フ
ォトカプラ105が故障等によって異常であると判断さ
れ、判別データMX1ないしMX2が0に設定される。
そしてPATH2の処理の最後には接点YがONに制御
され、次いでPATH1の処理が行われる。
【0028】PATH1の処理では、まず指令データX
1,X2が読込まれる。次いで読込まれた指令データX
1,X2と判別データMX1,MX2とのAND条件が
判断される。ここで、指令入力回路が正常状態であれば
上記PATH2において判別データMX1ないしMX2
が1と設定されているから、指令データX1,X2がO
Nであれば、上記AND条件が成立し、指令データX
1,X2に基づく所定の制御処理1、2が行われる。一
方、フォトカプラ105が故障等によって異常である場
合には、判別データMX1,MX2が0に設定されるた
め、上記AND条件が不成立となり、制御処理は行われ
ない。PATH1の処理の最後には接点YがOFFに制
御され、次いで上記したPATH2の処理が行われる。
1,X2が読込まれる。次いで読込まれた指令データX
1,X2と判別データMX1,MX2とのAND条件が
判断される。ここで、指令入力回路が正常状態であれば
上記PATH2において判別データMX1ないしMX2
が1と設定されているから、指令データX1,X2がO
Nであれば、上記AND条件が成立し、指令データX
1,X2に基づく所定の制御処理1、2が行われる。一
方、フォトカプラ105が故障等によって異常である場
合には、判別データMX1,MX2が0に設定されるた
め、上記AND条件が不成立となり、制御処理は行われ
ない。PATH1の処理の最後には接点YがOFFに制
御され、次いで上記したPATH2の処理が行われる。
【0029】このように実施例2のように、接点YをO
FF状態として指令信号がOFFであることを確認しつ
つ、接点YがONの時に有効な入力のみを指令信号とし
て入力して所定の制御処理をすることで、ハードウエア
を上記従来例のように2重化して冗長構成とすることな
しに、指令入力回路の異常による誤った指令発生を防止
することができる。
FF状態として指令信号がOFFであることを確認しつ
つ、接点YがONの時に有効な入力のみを指令信号とし
て入力して所定の制御処理をすることで、ハードウエア
を上記従来例のように2重化して冗長構成とすることな
しに、指令入力回路の異常による誤った指令発生を防止
することができる。
【0030】その他、上記した実施例1の方式では外部
接点を制御回路における読込みタイミングに同期させて
ON,OFF制御するための構成を必要とするが、実施
例2の方式では接点のON,OFF制御という簡単な構
成により所望の機能を実現することができ、また1つの
接点の制御により多数の指令入力回路の正しさを判定す
ることができる等の利点もある。
接点を制御回路における読込みタイミングに同期させて
ON,OFF制御するための構成を必要とするが、実施
例2の方式では接点のON,OFF制御という簡単な構
成により所望の機能を実現することができ、また1つの
接点の制御により多数の指令入力回路の正しさを判定す
ることができる等の利点もある。
【0031】
【発明の効果】以上の通り、本発明によれば、インバー
タ装置におけるハードウェア量を増加することなしに、
指令入力回路の異常による誤った指令の処理動作を防止
することができる。
タ装置におけるハードウェア量を増加することなしに、
指令入力回路の異常による誤った指令の処理動作を防止
することができる。
【図1】本発明の実施例1の指令入力方式における外部
接点と制御回路の動作ないし処理タイミングの説明図。
接点と制御回路の動作ないし処理タイミングの説明図。
【図2】実施例1における処理を示したフローチャー
ト。
ト。
【図3】本発明の実施例2の指令入力方式の回路構成の
要部を例示した説明図。
要部を例示した説明図。
【図4】実施例2における処理を示したフローチャー
ト。
ト。
【図5】インバータ装置における指令入力方式の従来の
一般的な構成を示した説明図。
一般的な構成を示した説明図。
【図6】従来の指令入力方式における処理を示したフロ
ーチャート。
ーチャート。
【図7】(a)、(b)はそれぞれ、従来の指令入力方
式の改良例を示した説明図。
式の改良例を示した説明図。
【図8】系統2重化をした従来の指令入力方式の説明
図。
図。
101,102,103…指令入力回路 111…入力ポート 112…出力ポート 120…制御回路 130…ベースドライバ回路 140…トランジスタインバータ 151…フォトカプラ
Claims (2)
- 【請求項1】 少なくとも1つの外部接点からの指令信
号を所定の指令入力回路を介してインバータ装置の制御
回路に入力し、前記制御回路において前記指令信号に基
づく所定の制御処理を行わせるインバータ装置におい
て、前記指令信号をON,OFF,ONと状態変化さ
せ、前記状態変化が正しく入力された時に前記制御回路
は前記制御処理を行なうことを特徴とするインバータ装
置の指令入力方式。 - 【請求項2】 少なくとも1つの外部接点からの指令信
号を所定の指令入力回路を介してインバータ装置の制御
回路に入力し、前記制御回路において前記指令信号に基
づく所定の制御処理を行わせるインバータ装置におい
て、前記指令入力回路を前記外部接点の状態に拘らずO
FF状態とする判別手段を設け、前記OFF状態が正し
く入力された時に前記制御回路は前記制御処理を行うこ
とを特徴とするインバータ装置の指令入力方式。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP5018289A JPH06233550A (ja) | 1993-02-05 | 1993-02-05 | インバータ装置の指令入力方式 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP5018289A JPH06233550A (ja) | 1993-02-05 | 1993-02-05 | インバータ装置の指令入力方式 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH06233550A true JPH06233550A (ja) | 1994-08-19 |
Family
ID=11967469
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP5018289A Pending JPH06233550A (ja) | 1993-02-05 | 1993-02-05 | インバータ装置の指令入力方式 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH06233550A (ja) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2007202357A (ja) * | 2006-01-30 | 2007-08-09 | Toyo Electric Mfg Co Ltd | 同期制御システム |
JP2008099525A (ja) * | 2006-10-16 | 2008-04-24 | Denso Corp | 発電制御装置 |
-
1993
- 1993-02-05 JP JP5018289A patent/JPH06233550A/ja active Pending
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2007202357A (ja) * | 2006-01-30 | 2007-08-09 | Toyo Electric Mfg Co Ltd | 同期制御システム |
JP2008099525A (ja) * | 2006-10-16 | 2008-04-24 | Denso Corp | 発電制御装置 |
JP4662069B2 (ja) * | 2006-10-16 | 2011-03-30 | 株式会社デンソー | 発電制御装置 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR20060125600A (ko) | 차량용 전자 제어 장치 | |
JPH06233550A (ja) | インバータ装置の指令入力方式 | |
JPS6346508A (ja) | シ−ケンス制御装置 | |
US20040156152A1 (en) | Device for Error Detection and Locking of Power Breakers | |
JP2799104B2 (ja) | プログラマブルコントローラの二重化切替装置 | |
JP3630824B2 (ja) | 補助リレー駆動回路 | |
JP2001078310A (ja) | 電気車の制御装置及びコンタクタ制御方法 | |
JP4088967B2 (ja) | 出力接点装置の診断回路 | |
JP3045748B2 (ja) | 電源切り換え方法 | |
JP2885575B2 (ja) | 補助リレー駆動回路 | |
JPH01133577A (ja) | インバータ装置 | |
JP3042930B2 (ja) | 負荷制御装置 | |
JPS59121519A (ja) | 入出力制御装置におけるクロツク停止制御方式 | |
JPH0675653A (ja) | 計算機冗長制御方式 | |
JPH0638495Y2 (ja) | 切替制御方式 | |
JP3049982B2 (ja) | 車両用多重通信装置 | |
JPH10253080A (ja) | 給湯暖房機の制御装置 | |
JPH0965584A (ja) | 電源切換装置 | |
JPH09184898A (ja) | 制御棒速度不整合検出装置 | |
JPH0697793A (ja) | 遮断器の操作制御回路 | |
JPH10312205A (ja) | リモートi/o伝送方法 | |
JPH04128098U (ja) | モータ駆動装置 | |
JPH05143381A (ja) | 待機冗長方式 | |
JPH0446584A (ja) | ファンモータの制御方法 | |
JPH08202474A (ja) | コネクタ接続検出回路 |