JPH06233550A - インバータ装置の指令入力方式 - Google Patents
インバータ装置の指令入力方式Info
- Publication number
- JPH06233550A JPH06233550A JP5018289A JP1828993A JPH06233550A JP H06233550 A JPH06233550 A JP H06233550A JP 5018289 A JP5018289 A JP 5018289A JP 1828993 A JP1828993 A JP 1828993A JP H06233550 A JPH06233550 A JP H06233550A
- Authority
- JP
- Japan
- Prior art keywords
- input
- command
- circuit
- external contact
- state
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Control Of Ac Motors In General (AREA)
- Inverter Devices (AREA)
- Control Of Electric Motors In General (AREA)
Abstract
(57)【要約】
【目的】 ハードウェア量を増加することなく、指令入
力回路の異常による誤った指令による誤処理を防止す
る。 【構成】 制御回路１２０は、読込みタイミングＴ１，
Ｔ２，…において外部接点ＸからのＯＮ，ＯＦＦによる
指令信号を読込み、この信号がＯＮ→ＯＦＦ→ＯＮと変
化した場合には外部接点に基づく運転・制御切換え等の
指令処理をする。
力回路の異常による誤った指令による誤処理を防止す
る。 【構成】 制御回路１２０は、読込みタイミングＴ１，
Ｔ２，…において外部接点ＸからのＯＮ，ＯＦＦによる
指令信号を読込み、この信号がＯＮ→ＯＦＦ→ＯＮと変
化した場合には外部接点に基づく運転・制御切換え等の
指令処理をする。
Description
【０００１】
【産業上の利用分野】本発明はインバータ装置の指令入
力方式に関し、特に交流電動機の駆動制御に使用される
インバータ装置における指令入力方式に関するものであ
る。
力方式に関し、特に交流電動機の駆動制御に使用される
インバータ装置における指令入力方式に関するものであ
る。
【０００２】
【従来の技術】交流電動機の駆動制御用のインバータ装
置においては、直流電源部から供給される直流入力をイ
ンバータ回路により交流に変換し、またこのインバータ
回路の交流出力を出力線を介して交流電動機に供給する
とともに、インバータ回路による交流出力制御によって
上記交流電動機を制御するという構成が一般的に採られ
る。
置においては、直流電源部から供給される直流入力をイ
ンバータ回路により交流に変換し、またこのインバータ
回路の交流出力を出力線を介して交流電動機に供給する
とともに、インバータ回路による交流出力制御によって
上記交流電動機を制御するという構成が一般的に採られ
る。
【０００３】この種のインバータ装置による交流電動機
の運転、寸動、非常停止、あるいは制御切換等の指令
は、従来は例えば図５に示した回路により行われる。図
５において、非常停止、運転、寸動、あるいは速度設定
等の指令信号がスイッチＳ１〜Ｓ３および速度設定器Ｓ
ｅにより指令入力回路１０１〜１０３あるいはＡ／Ｄコ
ンバータ１０４により入力される。これら入力された指
令信号は、入力ポート１１１を介してまたは直接に制御
回路１２０に入力される。制御回路１２０は、上記指令
信号が入力されるバスライン１２１、このバスライン１
２１にそれぞれ接続されたＣＰＵ１２２とＲＯＭ１２３
およびＲＡＭ１２４等から構成される。制御回路１２０
は、ＣＰＵ１２２における処理動作に基づき、上記入力
された指令信号に応じてベースドライブ回路１３０を介
してトランジスタインバータ１４０のベース電流を制御
し、これにより交流電動機Ｍの駆動制御がなされる。
の運転、寸動、非常停止、あるいは制御切換等の指令
は、従来は例えば図５に示した回路により行われる。図
５において、非常停止、運転、寸動、あるいは速度設定
等の指令信号がスイッチＳ１〜Ｓ３および速度設定器Ｓ
ｅにより指令入力回路１０１〜１０３あるいはＡ／Ｄコ
ンバータ１０４により入力される。これら入力された指
令信号は、入力ポート１１１を介してまたは直接に制御
回路１２０に入力される。制御回路１２０は、上記指令
信号が入力されるバスライン１２１、このバスライン１
２１にそれぞれ接続されたＣＰＵ１２２とＲＯＭ１２３
およびＲＡＭ１２４等から構成される。制御回路１２０
は、ＣＰＵ１２２における処理動作に基づき、上記入力
された指令信号に応じてベースドライブ回路１３０を介
してトランジスタインバータ１４０のベース電流を制御
し、これにより交流電動機Ｍの駆動制御がなされる。
【０００４】上記のＣＰＵを主とした制御回路における
処理の一例を図６に示した通りで、上記スイッチＳ１〜
Ｓ３からの指令データを入力し、またこれらの入力が安
定した段階で、非常停止、運転、寸動等の処理が順次実
行される。
処理の一例を図６に示した通りで、上記スイッチＳ１〜
Ｓ３からの指令データを入力し、またこれらの入力が安
定した段階で、非常停止、運転、寸動等の処理が順次実
行される。
【０００５】またこの種のインバータ装置では、外部回
路等からのノイズあるいは上記スイッチＳ１〜Ｓ３等の
外部接点におけるチャタリングが原因で誤動作が起きる
危険性があり、これらを防止する必要がある。そこで例
えば上記の如き指令入力回路１０１〜１０３として、図
７（ａ）のように外部接点Ｘと入力ポート１１１との間
にフォトカプラ１０５の如き絶縁回路を設けたり、ある
いは同図（ｂ）のようにシュミットトリガ回路１０６の
ようなフィルタ回路を挿入する構成が一般的に採られ
る。更にこれらの構成とともに、上記のように指令デー
タの入力、即ち指令データの入力ポートへの読み込み
を、入力安定が確認できるまで複数回繰返す構成が採ら
れる。
路等からのノイズあるいは上記スイッチＳ１〜Ｓ３等の
外部接点におけるチャタリングが原因で誤動作が起きる
危険性があり、これらを防止する必要がある。そこで例
えば上記の如き指令入力回路１０１〜１０３として、図
７（ａ）のように外部接点Ｘと入力ポート１１１との間
にフォトカプラ１０５の如き絶縁回路を設けたり、ある
いは同図（ｂ）のようにシュミットトリガ回路１０６の
ようなフィルタ回路を挿入する構成が一般的に採られ
る。更にこれらの構成とともに、上記のように指令デー
タの入力、即ち指令データの入力ポートへの読み込み
を、入力安定が確認できるまで複数回繰返す構成が採ら
れる。
【０００６】
【発明が解決しようとする課題】しかしながら、上記従
来構成では、指令入力回路の劣化や破損等により外部接
点がＯＮしたのと同じ状態になった場合には、インバー
タ装置が予期せぬ運転等を引き起こすという問題があ
る。即ち、図７（ａ）、（ｂ）の構成において、フォト
カプラ１０５を構成する２次側トランジスタであるフォ
トトランジスタ、あるいはシュミットトリガ回路１０６
の出力端子がＯＮしてアクティブになった場合には、入
力ポート１１１に誤った指令データが出力される。そし
てこの結果、インバータ装置が暴走運転に至ってしまう
という虞がある。
来構成では、指令入力回路の劣化や破損等により外部接
点がＯＮしたのと同じ状態になった場合には、インバー
タ装置が予期せぬ運転等を引き起こすという問題があ
る。即ち、図７（ａ）、（ｂ）の構成において、フォト
カプラ１０５を構成する２次側トランジスタであるフォ
トトランジスタ、あるいはシュミットトリガ回路１０６
の出力端子がＯＮしてアクティブになった場合には、入
力ポート１１１に誤った指令データが出力される。そし
てこの結果、インバータ装置が暴走運転に至ってしまう
という虞がある。
【０００７】上記不都合を防止するためには、図８に例
示したように、外部接点Ｘによる指令データの入力ポー
ト１１１への指令入力回路を２系統設けて２重化すると
ともに、これら指令入力回路のＡＮＤ条件をハードウェ
アまたはソフトウェアにより演算し、２つの指令入力回
路ともにＯＮの時に正しい指令とみなす方法が考えられ
る。ところがこの方法の場合、２重化に伴い必要なハー
ドウェア量が増加するという欠点がある。
示したように、外部接点Ｘによる指令データの入力ポー
ト１１１への指令入力回路を２系統設けて２重化すると
ともに、これら指令入力回路のＡＮＤ条件をハードウェ
アまたはソフトウェアにより演算し、２つの指令入力回
路ともにＯＮの時に正しい指令とみなす方法が考えられ
る。ところがこの方法の場合、２重化に伴い必要なハー
ドウェア量が増加するという欠点がある。
【０００８】本発明の目的は、上記のようなハードウェ
ア量の増加を招くことなしに、指令入力回路の異常によ
る誤った指令データ入力による誤処理を防止することが
できる、インバータ装置の指令入力方式を提供すること
にある。
ア量の増加を招くことなしに、指令入力回路の異常によ
る誤った指令データ入力による誤処理を防止することが
できる、インバータ装置の指令入力方式を提供すること
にある。
【０００９】
【課題を解決するための手段】本発明のインバータ装置
の指令入力方式は、少なくとも１つの外部接点からの指
令信号を所定の指令入力回路を介してインバータ装置の
制御回路に入力し、前記制御回路において前記指令信号
に基づく所定の制御処理を行わせるインバータ装置にお
いて、前記指令信号をＯＮ，ＯＦＦ，ＯＮと状態変化さ
せ、前記状態変化が正しく入力された時に前記制御回路
は前記制御処理を行なうことを特徴とする。
の指令入力方式は、少なくとも１つの外部接点からの指
令信号を所定の指令入力回路を介してインバータ装置の
制御回路に入力し、前記制御回路において前記指令信号
に基づく所定の制御処理を行わせるインバータ装置にお
いて、前記指令信号をＯＮ，ＯＦＦ，ＯＮと状態変化さ
せ、前記状態変化が正しく入力された時に前記制御回路
は前記制御処理を行なうことを特徴とする。
【００１０】上記のような状態変化は、外部接点自体に
行わせても良いし、あるいは外部接点と指令入力回路と
の間に外部接点のＯＮに対応してこのような状態変化を
する異常検知手段を設ける構成としても良い。
行わせても良いし、あるいは外部接点と指令入力回路と
の間に外部接点のＯＮに対応してこのような状態変化を
する異常検知手段を設ける構成としても良い。
【００１１】また本発明の別のインバータ装置の指令入
力方式は、少なくとも１つの外部接点からの指令信号を
所定の指令入力回路を介してインバータ装置の制御回路
に入力し、前記制御回路において前記指令信号に基づく
所定の制御処理を行わせるインバータ装置において、前
記指令入力回路を前記外部接点の状態に拘らずＯＦＦ状
態とする判別手段を設け、前記ＯＦＦ状態が正しく入力
された時に前記制御回路は前記制御処理を行うことを特
徴とする。
力方式は、少なくとも１つの外部接点からの指令信号を
所定の指令入力回路を介してインバータ装置の制御回路
に入力し、前記制御回路において前記指令信号に基づく
所定の制御処理を行わせるインバータ装置において、前
記指令入力回路を前記外部接点の状態に拘らずＯＦＦ状
態とする判別手段を設け、前記ＯＦＦ状態が正しく入力
された時に前記制御回路は前記制御処理を行うことを特
徴とする。
【００１２】
【作用】請求項１記載の発明では、指令信号の上記のよ
うな状態変化によって指令入力回路の動作を確認し、つ
まり複数のＯＮ指令に基づいて正しい指令と判定するこ
とで、指令入力回路が不具合の場合に制御回路は誤った
制御処理を行うことがなく、上記のような暴走運転等が
確実に防止される。
うな状態変化によって指令入力回路の動作を確認し、つ
まり複数のＯＮ指令に基づいて正しい指令と判定するこ
とで、指令入力回路が不具合の場合に制御回路は誤った
制御処理を行うことがなく、上記のような暴走運転等が
確実に防止される。
【００１３】また請求項２記載の発明では、上記のよう
な判別手段によって指令入力回路がＯＦＦ状態となるこ
とを確認して、つまり指令入力回路の動作を確認するこ
とで、制御回路が誤った制御処理を行うことが防止され
る。
な判別手段によって指令入力回路がＯＦＦ状態となるこ
とを確認して、つまり指令入力回路の動作を確認するこ
とで、制御回路が誤った制御処理を行うことが防止され
る。
【００１４】
【実施例】以下に本発明の実施例を詳細に説明する。
【００１５】（実施例１）図１、２は本発明の実施例の
指令入力方式における動作の説明図である。この実施例
における基本的な回路構成自体は、上述した図５や図７
に挙げた構成と実質的に同様であるが、各外部接点Ｘに
おける動作、並びに制御回路１２０の処理動作が次のよ
うに異なる。尚、説明の便宜上、以下の説明では各構成
要素の符号は図５や７のものを使用する。また外部接点
Ｘは運転制御切換え等の指令のための入力（各運転制御
等のための上記のスイッチＳ１〜Ｓ３等）の１接点を例
示したものである。
指令入力方式における動作の説明図である。この実施例
における基本的な回路構成自体は、上述した図５や図７
に挙げた構成と実質的に同様であるが、各外部接点Ｘに
おける動作、並びに制御回路１２０の処理動作が次のよ
うに異なる。尚、説明の便宜上、以下の説明では各構成
要素の符号は図５や７のものを使用する。また外部接点
Ｘは運転制御切換え等の指令のための入力（各運転制御
等のための上記のスイッチＳ１〜Ｓ３等）の１接点を例
示したものである。
【００１６】図１において、制御回路１２０は、一定の
時間ｔ３の間隔で所定の入力処理を繰り返して行い、運
転制御切換え等の指令を発生する。また外部接点Ｘは、
上記の例えばスイッチＳ１が投入された際には、ＯＮ
（指令あり），ＯＦＦ（指令なし），ＯＮ（指令あり）
とその接点の状態を変化するように構成される。この場
合において外部接点Ｘは、図示したように時間ｔ１，ｔ
２，ｔ３の間それぞれ上記のようにＯＮ，ＯＦＦ，ＯＮ
と状態変化するように、それ自体あるいは外部機器によ
り制御される。これら時間ｔ１，ｔ２，ｔ３は、ｔ１＝
ｔ２＝ｔ３となるように設定される。また上記状態変化
のタイミング、つまりＯＮ，ＯＦＦ，ＯＮの各タイミン
グは、図１に示したように、制御回路１２０における入
力処理のための外部接点からの指令信号の読込みタイミ
ングＴ１，Ｔ２，…に同期され、例えば図示したように
時間ｔ１，ｔ２，ｔ３の中央が読込みタイミングＴ１，
Ｔ２，…に来るように設定される。
時間ｔ３の間隔で所定の入力処理を繰り返して行い、運
転制御切換え等の指令を発生する。また外部接点Ｘは、
上記の例えばスイッチＳ１が投入された際には、ＯＮ
（指令あり），ＯＦＦ（指令なし），ＯＮ（指令あり）
とその接点の状態を変化するように構成される。この場
合において外部接点Ｘは、図示したように時間ｔ１，ｔ
２，ｔ３の間それぞれ上記のようにＯＮ，ＯＦＦ，ＯＮ
と状態変化するように、それ自体あるいは外部機器によ
り制御される。これら時間ｔ１，ｔ２，ｔ３は、ｔ１＝
ｔ２＝ｔ３となるように設定される。また上記状態変化
のタイミング、つまりＯＮ，ＯＦＦ，ＯＮの各タイミン
グは、図１に示したように、制御回路１２０における入
力処理のための外部接点からの指令信号の読込みタイミ
ングＴ１，Ｔ２，…に同期され、例えば図示したように
時間ｔ１，ｔ２，ｔ３の中央が読込みタイミングＴ１，
Ｔ２，…に来るように設定される。
【００１７】制御回路１２０における上記の入力処理の
フローチャートの一例を図２に示した。この場合、制御
回路１２０における内部データには図示したようなフラ
グＦＬＡＧが設けられ、また外部接点Ｘからの指令があ
る毎にフラグＦＬＡＧが１，２と変化し、これにより外
部接点ＸのＯＮ→ＯＦＦ→ＯＮにより内部の運転・制御
切換え等の指令を生成する。
フローチャートの一例を図２に示した。この場合、制御
回路１２０における内部データには図示したようなフラ
グＦＬＡＧが設けられ、また外部接点Ｘからの指令があ
る毎にフラグＦＬＡＧが１，２と変化し、これにより外
部接点ＸのＯＮ→ＯＦＦ→ＯＮにより内部の運転・制御
切換え等の指令を生成する。
【００１８】次にこの入力処理を図２を参照しつつ説明
する。この入力処理はフラグＦＬＡＧの状態（ＦＬＡＧ
＝０，１，２）、並びに外部接点Ｘの状態（Ｘ＝ＯＮ，
ＯＦＦ）によって上記読込みタイミング毎に行われる。
そして外部接点Ｘからの指令がない場合には、フラグＦ
ＬＡＧが０で、また外部接点ＸがＯＦＦの状態であるた
め、処理指令はＯＦＦのままである。
する。この入力処理はフラグＦＬＡＧの状態（ＦＬＡＧ
＝０，１，２）、並びに外部接点Ｘの状態（Ｘ＝ＯＮ，
ＯＦＦ）によって上記読込みタイミング毎に行われる。
そして外部接点Ｘからの指令がない場合には、フラグＦ
ＬＡＧが０で、また外部接点ＸがＯＦＦの状態であるた
め、処理指令はＯＦＦのままである。
【００１９】一方、図１で読込みタイミングＴ３におい
て外部接点ＸがＯＮとなると、ＦＬＡＧ＝１と設定され
る。次いで読込みタイミングＴ４において外部接点Ｘが
ＯＦＦとなると、図２の入力処理によってＦＬＡＧ＝２
と設定される。更にこれらに続く読込みタイミングＴ５
において外部接点ＸがＯＮになると、処理指令がＯＮと
なり、所定の制御処理が行われる。
て外部接点ＸがＯＮとなると、ＦＬＡＧ＝１と設定され
る。次いで読込みタイミングＴ４において外部接点Ｘが
ＯＦＦとなると、図２の入力処理によってＦＬＡＧ＝２
と設定される。更にこれらに続く読込みタイミングＴ５
において外部接点ＸがＯＮになると、処理指令がＯＮと
なり、所定の制御処理が行われる。
【００２０】またこの実施例において、指令入力回路の
劣化や破損等が原因で外部接点ＸがＯＮしたのと同じ状
態になると、ＦＬＡＧ＝１となる。しかしながらこの場
合、外部接点ＸがＯＮに続くＯＦＦ状態がないので、次
の読込みタイミングにおいてＦＬＡＧ＝０となり、また
処理指令はＯＦＦのままであるため、指令に対応した制
御処理は行われない。
劣化や破損等が原因で外部接点ＸがＯＮしたのと同じ状
態になると、ＦＬＡＧ＝１となる。しかしながらこの場
合、外部接点ＸがＯＮに続くＯＦＦ状態がないので、次
の読込みタイミングにおいてＦＬＡＧ＝０となり、また
処理指令はＯＦＦのままであるため、指令に対応した制
御処理は行われない。
【００２１】以上のように構成される実施例１の指令入
力方式によれば、ＯＮ，ＯＦＦいずれの状態でも出力で
きる正常な指令入力回路によってのみ正しい指令を入力
することができ、ハードウエアを上記従来例のように２
重化して冗長構成とすることなしに、指令入力回路の異
常による誤った指令発生を防止することができる。
力方式によれば、ＯＮ，ＯＦＦいずれの状態でも出力で
きる正常な指令入力回路によってのみ正しい指令を入力
することができ、ハードウエアを上記従来例のように２
重化して冗長構成とすることなしに、指令入力回路の異
常による誤った指令発生を防止することができる。
【００２２】（実施例２）次に図３、４を参照して、本
発明の実施例２の指令入力方式を説明する。この実施例
２は、ＣＰＵ１２２によって制御可能なリレーＲｙおよ
び接点Ｙを設けて指令入力回路へ実施例１のような状態
変化をする指令信号を供給することで、指令入力回路の
動作を確認しつつ所定の制御処理を行うようにしたもの
である。
発明の実施例２の指令入力方式を説明する。この実施例
２は、ＣＰＵ１２２によって制御可能なリレーＲｙおよ
び接点Ｙを設けて指令入力回路へ実施例１のような状態
変化をする指令信号を供給することで、指令入力回路の
動作を確認しつつ所定の制御処理を行うようにしたもの
である。
【００２３】図３において、外部接点Ｘ１，Ｘ２からの
指令信号は、フォトカプラ１０５を介して入力ポート１
１１や図示しないバスライン１２１に入力される。これ
らフォトカプラ１０５の入力側、即ちフォトカプラ１０
５を構成するフォトダイオード１０５ａへの電力供給路
には、接点Ｙが設けられている。接点ＹはリレーＲｙの
通電時にその接点がＯＮとなるものである。
指令信号は、フォトカプラ１０５を介して入力ポート１
１１や図示しないバスライン１２１に入力される。これ
らフォトカプラ１０５の入力側、即ちフォトカプラ１０
５を構成するフォトダイオード１０５ａへの電力供給路
には、接点Ｙが設けられている。接点ＹはリレーＲｙの
通電時にその接点がＯＮとなるものである。
【００２４】リレーＲｙはフォトカプラ１５１の出力側
であるフォトトランジスタ１５１ｂに接続されており、
また同じく入力側であるフォトダイオード１０５ａには
出力ポート１１２を介して図示しない（図５を参照）制
御回路１２０からの制御信号が出力されている。そして
この制御信号によってフォトダイオード１５１ａを導通
してフォトトランジスタ１５１ｂをＯＮすることで、リ
レーＲｙが通電し、接点ＹがＯＦＦからＯＮに、または
ＯＮからＯＦＦに制御できる構成となっている。このよ
うな制御信号による接点ＹのＯＮ，ＯＦＦ制御は、ＣＰ
Ｕ１２２によって、実施例１における外部接点Ｘの状態
変化と同様に行われる。
であるフォトトランジスタ１５１ｂに接続されており、
また同じく入力側であるフォトダイオード１０５ａには
出力ポート１１２を介して図示しない（図５を参照）制
御回路１２０からの制御信号が出力されている。そして
この制御信号によってフォトダイオード１５１ａを導通
してフォトトランジスタ１５１ｂをＯＮすることで、リ
レーＲｙが通電し、接点ＹがＯＦＦからＯＮに、または
ＯＮからＯＦＦに制御できる構成となっている。このよ
うな制御信号による接点ＹのＯＮ，ＯＦＦ制御は、ＣＰ
Ｕ１２２によって、実施例１における外部接点Ｘの状態
変化と同様に行われる。
【００２５】実施例２における制御回路１２０の上記制
御処理や入力処理のフローチャートの一例を図４に示し
た。尚、図４においてＸ１，Ｘ２はそれぞれ外部接点Ｘ
１，Ｘ２からフォトカプラ１０５や入力ポート１１１を
介して制御回路１２０に入力される指令信号（指令デー
タ）を意味する。またＭＸ１，ＭＸ２は制御回路１２０
内における外部接点判別のための判別データを意味し、
ＭＸ１ないしＭＸ２が０は異常状態を、また１は正常状
態をそれぞれ意味する。異常状態とは、指令入力回路で
あるフォトカプラ１０５が故障等によって異常であるこ
とを指す。
御処理や入力処理のフローチャートの一例を図４に示し
た。尚、図４においてＸ１，Ｘ２はそれぞれ外部接点Ｘ
１，Ｘ２からフォトカプラ１０５や入力ポート１１１を
介して制御回路１２０に入力される指令信号（指令デー
タ）を意味する。またＭＸ１，ＭＸ２は制御回路１２０
内における外部接点判別のための判別データを意味し、
ＭＸ１ないしＭＸ２が０は異常状態を、また１は正常状
態をそれぞれ意味する。異常状態とは、指令入力回路で
あるフォトカプラ１０５が故障等によって異常であるこ
とを指す。
【００２６】次に図４を参照しつつ、実施例２の動作を
説明する。この場合、インバータ装置が運転状態である
時には、制御回路１２０は所定のタイミングで図４にお
けるＰＡＴＨ１とＰＡＴＨ２の処理を順次繰返して行
う。ここで、処理開始時における接点Ｙが例えばＯＦＦ
状態であれば、まずＰＡＴＨ２の処理が行われる。
説明する。この場合、インバータ装置が運転状態である
時には、制御回路１２０は所定のタイミングで図４にお
けるＰＡＴＨ１とＰＡＴＨ２の処理を順次繰返して行
う。ここで、処理開始時における接点Ｙが例えばＯＦＦ
状態であれば、まずＰＡＴＨ２の処理が行われる。
【００２７】ＰＡＴＨ２の処理では、指令データＸ１，
Ｘ２が読込まれ、また判別データＭＸ１，ＭＸ２がそれ
ぞれ１に設定される。次いで読込まれた指令データＸ
１，Ｘ２のＯＮ，ＯＦＦ状態がそれぞれ検知される。こ
の場合、接点ＹがＯＦＦ状態であるから、指令データＸ
１，Ｘ２はそれぞれＯＦＦであるのが正常状態である。
よって、指令データＸ１ないしＸ２がＯＮであれば、フ
ォトカプラ１０５が故障等によって異常であると判断さ
れ、判別データＭＸ１ないしＭＸ２が０に設定される。
そしてＰＡＴＨ２の処理の最後には接点ＹがＯＮに制御
され、次いでＰＡＴＨ１の処理が行われる。
Ｘ２が読込まれ、また判別データＭＸ１，ＭＸ２がそれ
ぞれ１に設定される。次いで読込まれた指令データＸ
１，Ｘ２のＯＮ，ＯＦＦ状態がそれぞれ検知される。こ
の場合、接点ＹがＯＦＦ状態であるから、指令データＸ
１，Ｘ２はそれぞれＯＦＦであるのが正常状態である。
よって、指令データＸ１ないしＸ２がＯＮであれば、フ
ォトカプラ１０５が故障等によって異常であると判断さ
れ、判別データＭＸ１ないしＭＸ２が０に設定される。
そしてＰＡＴＨ２の処理の最後には接点ＹがＯＮに制御
され、次いでＰＡＴＨ１の処理が行われる。
【００２８】ＰＡＴＨ１の処理では、まず指令データＸ
１，Ｘ２が読込まれる。次いで読込まれた指令データＸ
１，Ｘ２と判別データＭＸ１，ＭＸ２とのＡＮＤ条件が
判断される。ここで、指令入力回路が正常状態であれば
上記ＰＡＴＨ２において判別データＭＸ１ないしＭＸ２
が１と設定されているから、指令データＸ１，Ｘ２がＯ
Ｎであれば、上記ＡＮＤ条件が成立し、指令データＸ
１，Ｘ２に基づく所定の制御処理１、２が行われる。一
方、フォトカプラ１０５が故障等によって異常である場
合には、判別データＭＸ１，ＭＸ２が０に設定されるた
め、上記ＡＮＤ条件が不成立となり、制御処理は行われ
ない。ＰＡＴＨ１の処理の最後には接点ＹがＯＦＦに制
御され、次いで上記したＰＡＴＨ２の処理が行われる。
１，Ｘ２が読込まれる。次いで読込まれた指令データＸ
１，Ｘ２と判別データＭＸ１，ＭＸ２とのＡＮＤ条件が
判断される。ここで、指令入力回路が正常状態であれば
上記ＰＡＴＨ２において判別データＭＸ１ないしＭＸ２
が１と設定されているから、指令データＸ１，Ｘ２がＯ
Ｎであれば、上記ＡＮＤ条件が成立し、指令データＸ
１，Ｘ２に基づく所定の制御処理１、２が行われる。一
方、フォトカプラ１０５が故障等によって異常である場
合には、判別データＭＸ１，ＭＸ２が０に設定されるた
め、上記ＡＮＤ条件が不成立となり、制御処理は行われ
ない。ＰＡＴＨ１の処理の最後には接点ＹがＯＦＦに制
御され、次いで上記したＰＡＴＨ２の処理が行われる。
【００２９】このように実施例２のように、接点ＹをＯ
ＦＦ状態として指令信号がＯＦＦであることを確認しつ
つ、接点ＹがＯＮの時に有効な入力のみを指令信号とし
て入力して所定の制御処理をすることで、ハードウエア
を上記従来例のように２重化して冗長構成とすることな
しに、指令入力回路の異常による誤った指令発生を防止
することができる。
ＦＦ状態として指令信号がＯＦＦであることを確認しつ
つ、接点ＹがＯＮの時に有効な入力のみを指令信号とし
て入力して所定の制御処理をすることで、ハードウエア
を上記従来例のように２重化して冗長構成とすることな
しに、指令入力回路の異常による誤った指令発生を防止
することができる。
【００３０】その他、上記した実施例１の方式では外部
接点を制御回路における読込みタイミングに同期させて
ＯＮ，ＯＦＦ制御するための構成を必要とするが、実施
例２の方式では接点のＯＮ，ＯＦＦ制御という簡単な構
成により所望の機能を実現することができ、また１つの
接点の制御により多数の指令入力回路の正しさを判定す
ることができる等の利点もある。
接点を制御回路における読込みタイミングに同期させて
ＯＮ，ＯＦＦ制御するための構成を必要とするが、実施
例２の方式では接点のＯＮ，ＯＦＦ制御という簡単な構
成により所望の機能を実現することができ、また１つの
接点の制御により多数の指令入力回路の正しさを判定す
ることができる等の利点もある。
【００３１】
【発明の効果】以上の通り、本発明によれば、インバー
タ装置におけるハードウェア量を増加することなしに、
指令入力回路の異常による誤った指令の処理動作を防止
することができる。
タ装置におけるハードウェア量を増加することなしに、
指令入力回路の異常による誤った指令の処理動作を防止
することができる。
【図１】本発明の実施例１の指令入力方式における外部
接点と制御回路の動作ないし処理タイミングの説明図。
接点と制御回路の動作ないし処理タイミングの説明図。
【図２】実施例１における処理を示したフローチャー
ト。
ト。
【図３】本発明の実施例２の指令入力方式の回路構成の
要部を例示した説明図。
要部を例示した説明図。
【図４】実施例２における処理を示したフローチャー
ト。
ト。
【図５】インバータ装置における指令入力方式の従来の
一般的な構成を示した説明図。
一般的な構成を示した説明図。
【図６】従来の指令入力方式における処理を示したフロ
ーチャート。
ーチャート。
【図７】（ａ）、（ｂ）はそれぞれ、従来の指令入力方
式の改良例を示した説明図。
式の改良例を示した説明図。
【図８】系統２重化をした従来の指令入力方式の説明
図。
図。
１０１，１０２，１０３…指令入力回路 １１１…入力ポート １１２…出力ポート １２０…制御回路 １３０…ベースドライバ回路 １４０…トランジスタインバータ １５１…フォトカプラ
Claims (2)
- 【請求項１】 少なくとも１つの外部接点からの指令信
号を所定の指令入力回路を介してインバータ装置の制御
回路に入力し、前記制御回路において前記指令信号に基
づく所定の制御処理を行わせるインバータ装置におい
て、前記指令信号をＯＮ，ＯＦＦ，ＯＮと状態変化さ
せ、前記状態変化が正しく入力された時に前記制御回路
は前記制御処理を行なうことを特徴とするインバータ装
置の指令入力方式。 - 【請求項２】 少なくとも１つの外部接点からの指令信
号を所定の指令入力回路を介してインバータ装置の制御
回路に入力し、前記制御回路において前記指令信号に基
づく所定の制御処理を行わせるインバータ装置におい
て、前記指令入力回路を前記外部接点の状態に拘らずＯ
ＦＦ状態とする判別手段を設け、前記ＯＦＦ状態が正し
く入力された時に前記制御回路は前記制御処理を行うこ
とを特徴とするインバータ装置の指令入力方式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5018289A JPH06233550A (ja) | 1993-02-05 | 1993-02-05 | インバータ装置の指令入力方式 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5018289A JPH06233550A (ja) | 1993-02-05 | 1993-02-05 | インバータ装置の指令入力方式 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH06233550A true JPH06233550A (ja) | 1994-08-19 |
Family
ID=11967469
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP5018289A Pending JPH06233550A (ja) | 1993-02-05 | 1993-02-05 | インバータ装置の指令入力方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH06233550A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007202357A (ja) * | 2006-01-30 | 2007-08-09 | Toyo Electric Mfg Co Ltd | 同期制御システム |
| JP2008099525A (ja) * | 2006-10-16 | 2008-04-24 | Denso Corp | 発電制御装置 |
-
1993
- 1993-02-05 JP JP5018289A patent/JPH06233550A/ja active Pending
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007202357A (ja) * | 2006-01-30 | 2007-08-09 | Toyo Electric Mfg Co Ltd | 同期制御システム |
| JP2008099525A (ja) * | 2006-10-16 | 2008-04-24 | Denso Corp | 発電制御装置 |
| JP4662069B2 (ja) * | 2006-10-16 | 2011-03-30 | 株式会社デンソー | 発電制御装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR20060125600A (ko) | 차량용 전자 제어 장치 | |
| JPH06233550A (ja) | インバータ装置の指令入力方式 | |
| JPS6346508A (ja) | シ−ケンス制御装置 | |
| US20040156152A1 (en) | Device for Error Detection and Locking of Power Breakers | |
| JP2799104B2 (ja) | プログラマブルコントローラの二重化切替装置 | |
| JP3630824B2 (ja) | 補助リレー駆動回路 | |
| JP2001078310A (ja) | 電気車の制御装置及びコンタクタ制御方法 | |
| JP4088967B2 (ja) | 出力接点装置の診断回路 | |
| JP3045748B2 (ja) | 電源切り換え方法 | |
| JP2885575B2 (ja) | 補助リレー駆動回路 | |
| JPH01133577A (ja) | インバータ装置 | |
| JP3042930B2 (ja) | 負荷制御装置 | |
| JPS59121519A (ja) | 入出力制御装置におけるクロツク停止制御方式 | |
| JPH0675653A (ja) | 計算機冗長制御方式 | |
| JPH0638495Y2 (ja) | 切替制御方式 | |
| JP3049982B2 (ja) | 車両用多重通信装置 | |
| JPH10253080A (ja) | 給湯暖房機の制御装置 | |
| JPH0965584A (ja) | 電源切換装置 | |
| JPH09184898A (ja) | 制御棒速度不整合検出装置 | |
| JPH0697793A (ja) | 遮断器の操作制御回路 | |
| JPH10312205A (ja) | リモートｉ／ｏ伝送方法 | |
| JPH04128098U (ja) | モータ駆動装置 | |
| JPH05143381A (ja) | 待機冗長方式 | |
| JPH0446584A (ja) | ファンモータの制御方法 | |
| JPH08202474A (ja) | コネクタ接続検出回路 |